CN106356018B - 移位寄存单元、移位寄存器和显示装置 - Google Patents

Abstract

本发明提供一种移位寄存单元，包括多个输入模块，多个所述输入模块包括触发信号输入模块和第一时钟信号输入模块，所述输入模块包括信号输入端、开关元件和信号输出端，其中，至少一个所述输入模块包括滤波子模块，所述滤波子模块能够存储电量，所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述信号输入端与所述开关元件之间，或者所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述开关元件和所述信号输出端之间。本发明还提供一种移位寄存器和一种显示装置。由于输入信号输出的信号稳定，从而可以使得移位寄存单元输出的信号更加稳定，并使得包括所述移位寄存单元的显示装置获得较好的显示效果。

Description

移位寄存单元、移位寄存器和显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及一种移位寄存单元、一种包括该移位寄存单元的移位寄存器和一种包括该移位寄存器的显示装置。

背景技术

在显示装置中，需要利用移位寄存器为显示装置提供扫描信号。移位寄存器包括级联的多级移位寄存单元。为了提供扫描信号，需要向移位寄存单元提供各种输入信号，例如，初始触发信号、时钟信号等，但是，这些输入信号有时会不稳定，从而导致移位寄存单元输出不稳定，进而影响显示装置的显示效果。

因此，如何维持输入信号的稳定性成为本领域亟待解决的技术问题。

发明内容

本发明的目的在于提供一种移位寄存单元、一种包括该移位寄存单元的移位寄存器和一种包括该移位寄存器的显示装置。所述移位寄存单元保证输入信号的稳定性。

为了实现上述目的，作为本发明的一个方面，提供一种移位寄存单元，所述移位寄存单元包括多个输入模块，多个所述输入模块包括触发信号输入模块和第一时钟信号输入模块，所述输入模块包括信号输入端、开关元件和信号输出端，其中，至少一个所述输入模块包括滤波子模块，所述滤波子模块能够在控制端接收到高电平信号时导通，且所述滤波子模块能够存储电量，所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述信号输入端与所述开关元件之间，或者所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述开关元件和所述信号输出端之间。

优选地，所述触发信号输入模块包括串联在所述触发信号输入模块的开关元件与所述触发信号输入模块的输出端之间的滤波子模块，所述触发信号输入模块的开关元件为薄膜晶体管，所述触发信号输入模块的开关元件的第一极和栅极与所述信号输入端相连，所述触发信号输入模块的开关元件的第二极与所述滤波子模块的输入端相连，所述滤波子模块的输出端与所述触发信号输入模块的输出端相连。

优选地，所述触发信号输入模块包括正向信号输入模块和反向信号输入模块，所述信号输入端包括正向信号输入端和反向信号输入端，所述开关晶体管包括正向开关晶体管和反向开关晶体管，

所述正向信号输入模块包括所述正向信号输入端、所述正向开关晶体管，所述正向开关晶体管的第一极和栅极与所述正向信号输入端相连，所述正向开关晶体管的第二极与所述滤波子模块的输入端相连；

所述反向信号输入模块包括所述反向信号输入端、所述反向开关晶体管，所述反向开关晶体管的第一极和栅极与所述反向信号输入端相连，所述反向开关晶体管的第二极与所述滤波子模块的输入端相连。

优选地，所述第一时钟信号输入模块包括串联在第一时钟信号端和所述第一时钟信号输入模块的开关元件之间的滤波子模块，所述第一时钟信号输入模块的开关元件包括开关晶体管，所述第一时钟信号输入模块的开关元件的栅极与所述滤波子模块的输出端相连，所述第一时钟信号输入模块的开关元件的第一极与所述滤波子模块的控制端相连，所述第一时钟信号输入模块的开关元件的第二极与所述第一时钟信号输入模块的输出端相连。

优选地，所述滤波子模块包括高电平信号端和第一滤波晶体管，所述高电平信号端与所述第一滤波晶体管的栅极相连，所述第一滤波晶体管的第一极形成为所述滤波子模块的输入端，所述第一滤波晶体管的第二极形成为所述滤波子模块的输出端。

优选地，所述移位寄存单元包括上拉模块、下拉模块和下拉控制模块，

所述上拉模块的控制端与所述触发信号输入模块的输出端相连，所述上拉模块的输出端与所述移位寄存单元的信号输出端相连，所述上拉模块能够在该上拉模块的控制端接收到高电平信号时，将该上拉模块的输入端和输出端导通；

所述下拉模块的控制端与所述下拉控制模块的输出端相连，所述下拉模块的输入端与低电平信号端相连，所述下拉模块的输出端与所述移位寄存单元的信号输出端相连，所述下拉模块能够在该下拉模块的控制端接收到高电平信号时，将该下拉模块的输入端和输出端导通；

所述下拉控制模块的第一控制端与所述触发信号输入模块的输出端相连，所述下拉控制模块的第二控制端与信号输入端相连，所述下拉控制模块的输入端与低电平信号端相连，所述下拉控制模块的输出端与所述下拉模块的控制端相连，当所述下拉控制模块的第一控制端接收到高电平信号、所述下拉控制模块的第二控制端接收到低电平信号时，所述下拉控制模块向所述下拉模块的控制端输出低电平信号；当所述下拉控制模块的第一控制端接收到低电平信号、所述下拉控制模块的第二控制端接收到低电平信号时，所述下拉控制模块向所述下拉模块的控制端输出低电平信号；当所述下拉控制模块的第一控制端接收到低电平信号、所述下拉控制模块的第二控制端接收到高电平信号时，所述下拉控制模块向所述下拉模块的控制端输出高电平信号。

优选地，所述移位寄存单元还包括稳压模块，所述稳压模块能够在输出阶段向所述输出端提供高电平信号。

优选地，所述稳压模块包括第一稳压晶体管和第二稳压晶体管，所述第一稳压晶体管的栅极和第一极与所述移位寄存单元的信号输出端相连，所述第一稳压晶体管的第二极与高电平信号端相连，所述第二稳压晶体管的栅极与所述第一稳压晶体管的栅极相连，所述第二稳压晶体管的第一极与所述下拉模块的控制端相连，所述第二稳压晶体管的第二极与所述低电平信号端相连。

优选地，所述下拉控制模块包括第一下拉控制晶体管、第二下拉控制晶体管和第三下拉控制晶体管，所述第一下拉控制晶体管的栅极与下拉信号输入端相连，所述第一下拉控制晶体管的第一极与所述低电平信号端相连，所述第一下拉控制晶体管的第二极与所述第二下拉控制晶体管的栅极相连，所述第二下拉控制晶体管的栅极还与所述第一时钟信号输入模块的输出端相连，所述第二下拉控制晶体管的第一极与所述上拉模块的控制端相连，所述第二下拉控制晶体管的第二极与所述低电平信号端相连，所述第三下拉控制晶体管的栅极与上拉模块的控制端相连，所述第三下拉控制晶体管的第一极与所述下拉模块的控制端以及所述第一时钟信号输入模块的输出端相连，所述第三下拉控制晶体管的第二极与所述低电平信号端相连。

优选地，所述下拉控制模块包括第二滤波晶体管，所述第二滤波晶体管的栅极与所述上拉模块的控制端相连，所述第二滤波晶体管的第一极和第二极均与所述低电平信号端相连。

优选地，所述下拉控制模块包括第三滤波晶体管，所述第三滤波晶体管的栅极与所述下拉模块的控制端相连，所述第三滤波晶体管的第一极和第二极均与低电平信号端相连。

优选地，当所述触发信号输入模块包括正向信号输入模块和反向信号输入模块时，所述第一下拉控制晶体管包括第一正向下拉晶体管和第一反向下拉晶体管，所述第一正向下拉晶体管的栅极与所述正向信号输入端相连，所述第一正向下拉晶体管的第一极与所述低电平信号端相连，所述第一正向下拉晶体管的第二极与所述下拉模块的控制端相连，所述第一反向下拉晶体管的栅极与所述反向信号输入端相连，所述第一反向下拉晶体管的第一极与所述低电平信号端相连，所述第一反向下拉晶体管的第二极与所述下拉模块的控制端相连。

优选地，所述上拉模块包括上拉晶体管和存储电容，所述存储电容的一端与所述上拉晶体管的栅极相连，所述存储电容的另一端与所述上拉晶体管的第二极相连，所述上拉晶体管的第一极形成为所述上拉模块的输入端，并与第二时钟信号端相连，所述上拉晶体管的第二极形成为所述上拉模块的输出端，并与所述信号输出端相连。

优选地，所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极形成为所述下拉模块的控制端，所述下拉晶体管的第一极形成所述下拉模块的输入端，所述下拉晶体管的第二极形成为所述下拉模块的输出端。

作为本发明的第二个方面，提供一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其中，至少一级所述移位寄存单元为本发明所提供的上述移位寄存单元。

作为本发明的第三个方面，提供一种显示装置，所述显示装置包括移位寄存器，其中，所述移位寄存器为本发明所提供的上述移位寄存器。

当移位寄存单元工作时，向滤波子模块的控制端提供高电平信号，使得所述滤波子模块处于导通状态，因此，输入信号能够正常的输入所述输入模块，输出信号也能够正常地从所述输出模块输出。由于滤波子模块能够存储电量，意思是说所述滤波子模块中存在寄生电容，而寄生电容本身具有滤波的功能。当滤波子模块串联在所述开关元件与所述信号输入端时，可以对输入信号进行滤波，获得稳定的输入信号，进而使得所述输入模块输出稳定的信号。当所述输入模块设置在所述开关元件与所述输入模块的信号输出端之间时，可以对所述输入模块的输出端输出的信号进行滤波，从而确保所述输入模块能够输出稳定的信号。

由于输入信号输出的信号稳定，从而可以使得移位寄存单元输出的信号更加稳定，并使得包括所述移位寄存单元的显示装置获得较好的显示效果。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明所提供的移位寄存单元的电路示意图；

图2是图1中的移位寄存单元的第一时钟信号、第二时钟信号、上拉模块的控制端、下拉模块的控制端、信号输出端的模拟图；

图3是比较例提供的移位寄存单元的示意图；

图4是图3中的移位寄存单元的第一时钟信号、第二时钟信号、上拉模块的控制端、下拉模块的控制端、信号输出端的模拟图。

附图标记说明

100：触发信号输入模块 110：正向信号输入端

120：反向信号输入端 200：第一时钟信号输入模块

300：上拉模块 400：下拉模块

500：下拉控制模块 600：稳压模块

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

如图1所示，本发明提供一种移位寄存单元，所述移位寄存单元包括多个输入模块，多个所述输入模块包括触发信号输入模块100 和第一时钟信号输入模块200。每个输入模块都包括信号输入端、开关元件和信号输出端，其中，至少一个所述输入模块包括滤波子模块，所述滤波子模块能够在控制端接收到高电平信号时导通，且所述滤波子模块能够存储电量，所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述信号输入端与所述开关元件之间，或者所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述开关元件和所述信号输出端之间。

当移位寄存单元工作时，向滤波子模块的控制端提供高电平信号，使得所述滤波子模块处于导通状态，因此，输入信号能够正常的输入所述输入模块，输出信号也能够正常地从所述输出模块输出。由于滤波子模块能够存储电量，意思是说所述滤波子模块中存在寄生电容，而寄生电容本身具有滤波的功能。当滤波子模块串联在所述开关元件与所述信号输入端时，可以对输入信号进行滤波，获得稳定的输入信号，进而使得所述输入模块输出稳定的信号。当所述输入模块设置在所述开关元件与所述输入模块的信号输出端之间时，可以对所述输入模块的输出端输出的信号进行滤波，从而确保所述输入模块能够输出稳定的信号。

由于输入信号输出的信号稳定，从而可以使得移位寄存单元输出的信号更加稳定，并使得包括所述移位寄存单元的显示装置获得较好的显示效果。

在本发明中，对设置触发信号输入模块100中的滤波子模块的位置并不做特殊的限定，例如，在图1中所示的优选实施方式中，触发信号输入模块100包括串联在该触发信号输入模块100的开关元件 T1与该触发信号输入模块100的输出端之间的滤波子模块。所述触发信号输入模块的开关元件T1为薄膜晶体管，所述触发信号输入模块的开关元件T1的第一极和栅极与所述信号输入端相连，触发信号输入模块100的开关元件T1第二极与所述滤波子模块的输入端相连，所述滤波子模块的输出端与所述触发信号输入模块的输出端相连。

触发信号输入模块100的输出端通常与移位寄存单元的上拉模块的控制端相连，利用触发信号为上拉模块的控制端充电。将滤波子模块设置在信号输入模块的开关元件与信号模块的输出端之间，不仅可以对输入的触发信号进行滤波，还可以维持上拉模块的控制端电压稳定，并确保上拉模块处于比较稳定的导通状态。

在图1中所示的实施方式中，所述移位寄存单元可以实现双向扫描的功能。具体地，触发信号输入模块100包括正向信号输入模块 110和反向信号输入模块120。

正向信号输入模块110包括正向信号输入端IN_N-1，正向开关晶体管T1，该正向开关晶体管T1的第一极和栅极与正向信号输入端 IN_N-1相连，正向开关晶体管T1的第二极与所述滤波子模块的输入端相连。

反向信号输入模块120包括反向开关晶体管T2，该反向开关晶体管T2的第一极和栅极与反向信号输入端IN_N+1相连，反向开关晶体管T2的第二极与所述滤波子模块的输入端相连。

当正向扫描时，正向信号输入端IN_N-1输入高电平信号，反向输入端IN_N+1输入低电平信号，因此，正向开关晶体管T1导通，反向开关晶体管T2截止。信号通过正性开关晶体管T1传递至滤波子模块，该滤波子模块可以对输入信号进行滤波。

当反向扫描时，反向信号输入端IN_N+1输入高电平信号，正向输入端IN_N-1输入低电平信号，因此，反向开关晶体管T2导通，正向开关晶体管T1截止。信号通过反性开关晶体管T2传递至滤波子模块，该滤波子模块可以对输入信号进行滤波。正向输入模块和反向输入模块共用同一个滤波子模块。无论正向扫描还是反向扫描，均能够对输入信号进行滤波。

在图1中所示的实施方式中，第一时钟信号输入模块200包括串联在第一时钟信号端CKB和第一时钟信号输入模块200的开关元件T8之间的滤波子模块。第一时钟信号输入模块200的开关元件T8 包括开关晶体管，第一时钟信号输入模块200的开关元件T8的栅极与所述滤波子模块的输出端相连，第一时钟信号输入模块200的开关元件T8的第一极与所述滤波子模块的控制端相连，第一时钟信号输入模块200的开关元件T8的第二极与第一时钟信号输入模块200的输出端相连。

第一时钟信号端CKB将第一时钟信号输入至开关元件T8之前由所述滤波子模块进行滤波，从而可以得到更加稳定的第一时钟信号。

在本发明中，对滤波子模块的具体结构并没有特殊的限制，优选地，所述滤波子模块包括高电平信号端VGH和第一滤波晶体管，高电平信号端VGH与所述第一滤波晶体管的栅极相连，所述第一滤波晶体管的第一极形成为所述滤波子模块的输入端，所述第一滤波晶体管的第二极形成为所述滤波子模块的输出端。

触发信号输入模块100的滤波子模块中的第一滤波晶体管附图标记为T5、第一时钟信号输入模块200的滤波子模块中的第一滤波晶体管附图标记为T7。第一滤波晶体管T5和第一滤波晶体管T7均为层状结构，因此，第一滤波晶体管T5和第一滤波晶体管T7通电后形成寄生电容。并且，第一滤波晶体管T5和第一滤波晶体管T7 均为有源器件，耗电量低。第一滤波晶体管的栅极和第一极相连，形成为单管传输门，可以利用高电平信号端VGH提供的高电平信号保证第一滤波晶体管T5和第一滤波晶体管T7处于导通的状态。

容易理解的是，当与第一滤波晶体管串联的部分电压降低时，第一滤波晶体管的寄生电容放电，从而可以防止电压降低。

例如，当上拉模块的控制端电压降低时，第一滤波晶体管T5的寄生电容放电，可以重新对上拉模块的控制端进行放电，维持上拉模块的控制端处于较高的电位。

在图1中所示的移位寄存单元包括上拉模块300、下拉模块400 和下拉控制模块500。

上拉模块300的控制端PU与触发信号输入模块100的输出端相连，上拉模块300的输出端与所述移位寄存单元的信号输出端OUT 相连，上拉模块300的控制端PU接收到高电平信号时，上拉模块300 的输入端与该上拉模块300的输出端导通。

下拉模块400的控制端PD与下拉控制模块500 的输出端相连，下拉模块400的输入端与低电平信号端VGL相连，下拉模块400的输出端与所述移位寄存单元的信号输出端OUT相连，当下拉模块400 的控制端PD接收到高电平信号时，下拉模块400的输入端与该下拉模块400的输出端相连。

下拉控制模块500的第一控制端与触发信号输入模块100的输出端相连，下拉控制模块500的第二控制端与信号输入端相连，下拉控制模块500的输入端与低电平信号端VGL相连，下拉控制模块500 的输出端与下拉模块400的控制端相连。

当下拉控制模块500的第一控制端接收到高电平信号、下拉控制模块500的第二控制端接收到低电平信号时(即，输入阶段)，下拉控制模块500向下拉模块400的控制端输PD出低电平信号。

当下拉控制模块500的第一控制端接收到低电平信号、下拉控制模块500的第二控制端接收到低电平信号时(即，输出阶段)，下拉控制模块500向下拉模块400的控制端PD输出低电平信号。

当下拉控制模块500的第一控制端接收到低电平信号、下拉控制模块500的第二控制端接收到高电平信号时(即，下拉阶段)，该下拉控制模块500向下拉模块400的控制端PD输出高电平信号。

下文中将详细描述所述移位寄存单元的工作原理，这里先不赘述。

为了确保移位寄存单元能够在输出阶段输出稳定的高电平信号，优选地，所述移位寄存单元还包括稳压模块600，该稳压模块600 能够在输出阶段向所述输出端提供高电平信号。如图1所示，稳压模块600能够在输出阶段向所述输出端提供高电平信号。

作为一种具体实施方式，稳压模块600包括第一稳压晶体管T15 和第二稳压晶体管T12。第一稳压晶体管T15的栅极和第一极与移位寄存单元的信号输出端OUT相连，所述第一稳压晶体管T15的第二极与高电平信号端VGH相连。第二稳压晶体管T12的栅极与第一稳压晶体管的栅极相连，第二稳压晶体管T12的第一极与下拉模块400 的控制端PD相连，第二稳压晶体管T12的第二极与低电平信号端 VGL相连。

在输出阶段，移位寄存单元的输出端OUT输出高电平信号，此时，第一稳压晶体管T15和第二稳压晶体管T12导通，高电平信号端VGH输出的高电平信号经第一稳压晶体管T15到达信号输出端 OUT。与此同时，第二稳压晶体管T12导通，低电平信号短VGL输入的低电平信号经第二稳压晶体管T12到达下拉模块400的控制端 PD，控制下拉模块400断开。因此，设置了稳压模块之后，可以在输出阶段向信号输出端OUT输出高电平信号，同时防止下拉模块400 漏电，从而可以确保输出稳定的高电平信号。

在本发明中，对下拉控制模块500的具体结构也没有特殊的限制，只要能够实现以下功能即可。在图1中所示的具体实施方式中，下拉控制模块500包括第一下拉控制晶体管、第二下拉控制晶体管 T6和第三下拉控制晶体管T10。所述第一下拉控制晶体管的栅极与下拉信号输入端相连，所述第一下拉控制晶体管的第一极与低电平信号端VGL相连，所述第一下拉控制晶体管的第二极与第二下拉控制晶体管T6的栅极相连。第二下拉控制晶体管T6的栅极还与第一时钟信号输入模块200的输出端相连，第二下拉控制晶体管T6的第一极与上拉模块300的控制端PU相连，第二下拉控制晶体管T6的第二极与低电平信号端VGL相连。第三下拉控制晶体管T10的栅极与上拉模块300的控制端PU相连，第三下拉控制晶体管T10的第一极与下拉模块400的控制端PD以及第一时钟信号输入模块200的输出端相连，第三下拉控制晶体管的第二极与低电平信号端VGL相连。

在本发明中，下拉信号输入端与下一级移位寄存单元的输出端相连。

在输入阶段，信号输入端输入的信号为高电平信号，此时第一时钟信号端CKB输入的第一时钟信号仍然为低电平信号，第一下拉控制晶体管导通，将低电平信号端VGL输入的低电平信号输出至下拉模块400的控制端，从而将下拉模块400导电输入端与输出端截止。

在输出阶段，信号输入端输入的信号为低电平信号，第一下拉控制晶体管截止，第一时钟信号端CKB输入的第一时钟信号为低电平信号，下拉模块400的控制端PD为第一时钟信号端CKB输入的低电平信号，因此，下拉模块400导电输入端与输出端截止。

在下拉阶段，信号输入端输入的信号为低电平信号，第一下拉控制晶体管截止，第一时钟信号输入端CKB输入的第一时钟信号为高电平信号，第二下拉控制晶体管T6导通，从而将上拉模块300的控制端PU与低电平信号端VGL导通，导致上拉模块300的控制端 PD被拉低。与此同时，第一时钟信号输入模块输入的高电平信号将下拉模块400的控制端的信号拉高，从而使得下拉模块400的输入端和输出端导通，并将信号输出端OUT电位拉低。

为了保证下拉模块400中，第三下拉控制晶体管T10的栅极电压稳定，优选地，下拉控制模块500包括第二滤波晶体管T9，该第二滤波晶体管T9的栅极与上拉模块300的控制端相连，第二滤波晶体管T9的第一极和第二极均与低电平信号端VGL相连。

在下拉阶段，当第三下拉控制晶体管T10的栅极电压发生波动时，第二滤波晶体管T9的寄生电容放电，将第三下拉控制晶体管T10 的栅极维持在较高的电位。

由于第二滤波晶体管T9存在寄生电容，且第二滤波晶体管T9 为有源器件，可以降低移位寄存单元的能耗。并且，利用这种连接方式可以获得较大的寄生电容。

为了进一步确保下拉模块400的控制端PD的电压稳定性，优选地，下拉控制模块500包括第三滤波晶体管T11，该第三滤波晶体管 T11的栅极与下拉模块400的控制端PD相连，第三滤波晶体管T11 的第一极和第二极均与低电平信号端VGL相连。

在下拉阶段，由于第三滤波晶体管T11存在寄生电容，当下拉模块400的控制端PD电压发生波动时，第三滤波晶体管T11的寄生电容放电，从而将下拉模块400的控制端PD维持在较高的电平。

第三滤波晶体管T11为有源器件，可以降低移位寄存单元的能耗。并且，利用这种连接方式可以获得较大的寄生电容。

当所述移位寄存单元能够实现双向扫描的功能时，第一下拉控制晶体管包括第一正向下拉控制晶体管T3和第一反向下拉控制晶体管T4。第一正向下拉控制晶体管T3的栅极与正向信号输入端IN_N-1 相连，第一反向下拉控制晶体管T4的栅极与正向信号输入端IN_N+1 相连。在正向扫描时，第一正向下拉控制晶体管T3的第一极形成为下拉控制模块500的第一控制端，在反向扫描时，第一反向下拉控制晶体管T4的第一极形成为下拉控制晶体管500的第一控制端。

在本发明中，对上拉模块300的具体结构并没有特殊的限制，在图1中所示的实施方式中，上拉模块300包括上拉晶体管T13和存储电容C1，该存储电容C1的一端上拉晶体管T13的栅极相连，存储电容C1的另一端与上拉晶体管T13的第二极相连。存储电容 C1的作用在于，在输入阶段存储输入信号，并且在输出阶段通过存储电容C1自身的自举作用将上拉模块T13的控制端耦合至更高的电压，从而可以确保上拉晶体管T13导通。

在图1中所示的实施方式中，下拉模块400包括下拉晶体管T14，该下拉晶体管T14的栅极形成为下拉模块400的控制端，下拉晶体管T14的第一极形成下拉模块400的输入端，下拉晶体管T14的第二极形成为下拉模块400的输出端。

下面结合图1中所示的优选实施方式来介绍本发明所提供的移位寄存单元的工作原理。所述移位寄存单元包括输入模块100、第一时钟信号输入模块200、上拉模块300、下拉模块400、下拉控制模块500和稳压模块600。

输入模块100包括正向输入模块110、反向输入模块120和包括第一滤波晶体管T5的滤波子模块。正向输入模块110包括正向信号输入端IN_N-1，正向开关晶体管T1，该正向开关晶体管T1的第一极和栅极与正向信号输入端IN_N-1相连，正向开关晶体管T1的第二极与第一滤波晶体管T5的第一极相连，第一滤波晶体管T5的第二极与上拉模块300的控制端PU相连。反向信号输入模块120包括反向开关晶体管T2，该反向开关晶体管T2的第一极和栅极与反向信号输入端IN_N+1相连，反向开关晶体管T2的第二极与第一滤波晶体管T5的第一极相连。

第一时钟信号输入模块200包括开关元件T8和具有第一滤波晶体管T7的滤波子模块。第一滤波晶体管T7的栅极与高电平信号端 VGH相连，第一滤波晶体管T7的第一极与第一时钟信号端CKB相连，第一滤波晶体管T7的第二极与开关元件T8的栅极相连，开关元件T8的第一极与第一滤波晶体管T7的栅极相连，开关元件T8的第二极与下拉模块400的控制端相连。

上拉模块300包括上拉晶体管T13和存储电容C1。上拉晶体管 T13的栅极形成为上拉模块300的控制端PU，上拉晶体管T13的第一极形成为上拉模块300的输入端，并与第二时钟信号端CK相连，上拉晶体管T13的第二极形成为上拉模块的输出端，并与信号输出端OUT相连。存储电容C1的一端上拉晶体管T13的栅极相连，存储电容C1的另一端与上拉晶体管T13的第二极相连。

下拉模块400包括下拉晶体管T14，该下拉晶体管T14的栅极形成为下拉模块400的控制端，下拉晶体管T14的第一极形成下拉模块400的输入端，下拉晶体管T14的第二极形成为下拉模块400 的输出端。

下拉控制模块500包括第一正向下拉控制晶体管T3、第一反向下拉控制晶体管T4、第二下拉控制晶体管T6、第二滤波晶体管T9、第三下拉控制晶体管T10和第三滤波晶体管T11。第一第一下拉控制晶体管T4的栅极与反向信号输入端IN_N+1相连，第二第一下拉控制晶体管T3的栅极与正向信号输入端IN_N-1相连。第二下拉控制晶体管T6的栅极与开关元件T8的第二极相连，第二下拉控制晶体管T6的第一极与上拉模块300的控制端PU相连，第二下拉控制晶体管T6的第二极与低电平信号端VGL相连。第二滤波晶体管T9的栅极与第二下拉控制晶体管T6的第一极相连，第二滤波晶体管T9 的第一极和第二极均与低电平信号端VGL相连。第三下拉控制晶体管T10的栅极与上拉模块300的控制端PU相连，第三下拉控制晶体管T10的第一极与下拉模块400的控制端PD相连，第三下拉控制晶体管T10的第二极与低电平信号端VGL相连。第二滤波电容T11的栅极与下拉模块400的控制端PD相连，第二滤波电容T11的第一极和第二极均与低电平信号端VGL相连。

稳压模块600包括第一稳压晶体管T15和第二稳压晶体管T12。第一稳压晶体管T15的栅极和第一极与移位寄存单元的信号输出端 OUT相连，所述第一稳压晶体管T15的第二极与高电平信号端VGH 相连。第二稳压晶体管T12的栅极与第一稳压晶体管的栅极相连，第二稳压晶体管T12的第一极与下拉模块400的控制端PD相连，第二稳压晶体管T12的第二极与低电平信号端VGL相连。

下面介绍正向扫描时，所述移位寄存单元的工作原理。如图2 中所示，在输入阶段，正向信号输入端输入高电平信号，第一时钟信号端CKB和第二时钟信号端CK均输入低电平信号；在输出阶段，正向信号输入端输入低电平信号，第一时钟信号端CKB输入低电平信号，第二时钟信号端CK均输入高电平信号；在下拉阶段，第一时钟信号端CKB输入高电平信号，第二时钟信号端CK均输入低电平信号。

输入阶段，通过正向信号输入端IN_N-1输入高电平的触发信号，将正向开关晶体管T1导通、第一正向下拉控制晶体管T3导通。此时，第一滤波晶体管T5是导通的，高电平的触发信号向存储电容 C1充电，上拉晶体管T13导通。第二时钟信号端CK输入低电平信号，上拉晶体管T13向信号输出端OUT输出低电平信号。同时，由于第一下正向拉控制晶体管T3导通，第一反向下拉控制晶体管T4 截止，因此低电平信号端VGL的低电平信号到达第二下拉控制晶体管T6的栅极，第二下拉控制晶体管T6关闭。此时，第一时钟信号端CKB输入的低电平信号，保证下拉模块400的控制端PD为低电平信号，第三下拉控制晶体管T10的栅极为上拉模块300的控制端电压，因此第三下拉控制晶体管T10导通、第二滤波晶体管T9导通，将下拉模块400的控制端电压PD拉低。由于信号输出端OUT输出低电平信号，因此稳压模块的第一稳压晶体管T15和第二稳压晶体管T14均关闭。

在输出阶段，正向信号输入端IN_N-1输入低电平信号，正向输入晶体管T1截止，第一正向下拉控制晶体管T3、第一反向下拉控制晶体管T4均截止，第一时钟信号端CKB输入低电平信号，第二时钟信号端CK输入高电平信号。第一时钟信号输入模块200的开关元件T8导通，第一滤波晶体管T7导通，第二下拉控制晶体管T6导通，向第三下拉控制晶体管T10的栅极输出低电平信号，确保第三下拉控制晶体管T10截止，第一时钟信号端CKB输入的低电平信号可以将下拉模块400的控制端PD拉低，确保下拉模块400的输入端与输出端断开连接，以维持信号输出端OUT输出稳定的到电平信号。与此同时，移位寄存单元的输出端OUT输出高电平信号，此时，第一稳压晶体管T15和第二稳压晶体管T12导通，高电平信号端VGH输出的高电平信号经第一稳压晶体管T15到达信号输出端OUT。

在下拉阶段，通过反向信号输入端IN_N+1输入高电平信号，第一时钟信号端CKB输入的第一时钟信号为高电平信号，第二时钟信号端CK输入的第二时钟信号为低电平，第二下拉控制晶体管T6导通，从而将下拉第二下拉控制晶体管T6导通，从而将上拉模块300 的控制端PU与低电平信号端VGL导通，导致上拉模块300的控制端被拉低。与此同时，第一时钟信号输入模块输入的高电平信号将下拉模块400的控制端的信号拉高，从而使得下拉模块400的输入端和输出端导通，并将信号输出端OUT电位拉低。与此同时，移位寄存单元的输出端OUT输出低电平信号，此时，第一稳压晶体管T15和第二稳压晶体管T12截止。

通过图2可知，在输出阶段，上拉模块的控制端PU电压稳定台阶式提高，下拉模块的控制端PD电压也稳定，输出端OUT的输出信号也具有稳定的电压。

比较例

图3中所示的是一种移位寄存单元的电路示意图。与图1中所示的寄存单元相比，图3中的移位寄存单元没有设置滤波子模块。

图4中所示的是测试结果，可知，信号输出端电压不稳定，上拉模块的控制端在下拉时也不够快。

作为本发明的另一个方面，提供一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其中，至少一级所述移位寄存单元为本发明所提供的上述移位寄存单元。

移位寄存单元中的滤波子模块可以对输入信号进行滤波，从而可以确保移位寄存单元输出的扫描信号的稳定性，从而可以提高整个移位寄存器输出信号的稳定性，并使得包括所述移位寄存器的显示装置具有良好的显示效果。

作为本发明的一种优选实施方式，所述移位寄存器中所有移位寄存单元均为本发明所提供的上述移位寄存单元，从而可以确保各级移位寄存单元均能够输出稳定的信号。

作为本发明的还一个方面，提供一种显示装置，所述显示装置包括移位寄存器，其中，所述移位寄存器为本发明所提供的上述移位寄存器。

如上文中所述，所述移位寄存器可以输出稳定的扫描信号，因此，本发明所提供的显示装置具有良好的显示效果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种移位寄存单元，所述移位寄存单元包括多个输入模块，多个所述输入模块包括触发信号输入模块和第一时钟信号输入模块，所述输入模块包括信号输入端、开关元件和信号输出端，其特征在于，至少一个所述输入模块包括滤波子模块，所述滤波子模块能够在控制端接收到高电平信号时导通，且所述滤波子模块能够存储电量，所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述信号输入端与所述开关元件之间，或者所述滤波子模块通过该滤波子模块的输入端和输出端串联在所述开关元件和所述信号输出端之间；

所述移位寄存单元包括上拉模块、下拉模块和下拉控制模块，

所述上拉模块的控制端与所述触发信号输入模块的输出端相连，所述上拉模块的输出端与所述移位寄存单元的信号输出端相连，所述上拉模块能够在该上拉模块的控制端接收到高电平信号时，将该上拉模块的输入端和输出端导通；

所述下拉模块的控制端与所述下拉控制模块的输出端相连，所述下拉模块的输入端与低电平信号端相连，所述下拉模块的输出端与所述移位寄存单元的信号输出端相连，所述下拉模块能够在该下拉模块的控制端接收到高电平信号时，将该下拉模块的输入端和输出端导通；

所述下拉控制模块的第一控制端与所述触发信号输入模块的输出端相连，所述下拉控制模块的第二控制端与所述信号输入端相连，所述下拉控制模块的输入端与低电平信号端相连，所述下拉控制模块的输出端与所述下拉模块的控制端相连，

当所述下拉控制模块的第一控制端接收到高电平信号、所述下拉控制模块的第二控制端接收到高电平信号时，所述下拉控制模块向所述下拉模块的控制端输出低电平信号；

当所述下拉控制模块的第一控制端接收到高电平信号、所述下拉控制模块的第二控制端接收到低电平信号时，所述下拉控制模块向所述下拉模块的控制端输出低电平信号；

当所述下拉控制模块的第一控制端接收到低电平信号、所述下拉控制模块的第二控制端接收到低电平信号时，所述下拉控制模块向所述下拉模块的控制端输出高电平信号；

所述下拉控制模块包括第一下拉控制晶体管、第二下拉控制晶体管和第三下拉控制晶体管，所述第一下拉控制晶体管的栅极与下拉信号输入端相连，所述第一下拉控制晶体管的第一极与所述低电平信号端相连，所述第一下拉控制晶体管的第二极与所述第二下拉控制晶体管的栅极相连，所述第二下拉控制晶体管的栅极还与所述第一时钟信号输入模块的输出端相连，所述第二下拉控制晶体管的第一极与所述上拉模块的控制端相连，所述第二下拉控制晶体管的第二极与所述低电平信号端相连，所述第三下拉控制晶体管的栅极与上拉模块的控制端相连，所述第三下拉控制晶体管的第一极与所述下拉模块的控制端以及所述第一时钟信号输入模块的输出端相连，所述第三下拉控制晶体管的第二极与所述低电平信号端相连；

所述下拉控制模块包括第二滤波晶体管，所述第二滤波晶体管的栅极与所述上拉模块的控制端相连，所述第二滤波晶体管的第一极和第二极均与所述低电平信号端相连，所述下拉控制模块还包括第三滤波晶体管，所述第三滤波晶体管的栅极与所述下拉模块的控制端相连，所述第三滤波晶体管的第一极和第二极均与低电平信号端相连。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述触发信号输入模块包括串联在所述触发信号输入模块的开关元件与所述触发信号输入模块的输出端之间的滤波子模块，所述触发信号输入模块的开关元件为薄膜晶体管，所述触发信号输入模块的开关元件的第一极和栅极与所述信号输入端相连，所述触发信号输入模块的开关元件的第二极与所述滤波子模块的输入端相连，所述滤波子模块的输出端与所述触发信号输入模块的输出端相连。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述触发信号输入模块包括正向信号输入模块和反向信号输入模块，所述信号输入端包括正向信号输入端和反向信号输入端，所述开关晶体管包括正向开关晶体管和反向开关晶体管，

所述正向信号输入模块包括所述正向信号输入端、所述正向开关晶体管，所述正向开关晶体管的第一极和栅极与所述正向信号输入端相连，所述正向开关晶体管的第二极与所述滤波子模块的输入端相连；

所述反向信号输入模块包括所述反向信号输入端、所述反向开关晶体管，所述反向开关晶体管的第一极和栅极与所述反向信号输入端相连，所述反向开关晶体管的第二极与所述滤波子模块的输入端相连。

4.根据权利要求1所述的移位寄存单元，其特征在于，所述第一时钟信号输入模块包括串联在第一时钟信号端和所述第一时钟信号输入模块的开关元件之间的滤波子模块，所述第一时钟信号输入模块的开关元件包括开关晶体管，所述第一时钟信号输入模块的开关元件的栅极与所述滤波子模块的输出端相连，所述第一时钟信号输入模块的开关元件的第一极与所述滤波子模块的控制端相连，所述第一时钟信号输入模块的开关元件的第二极与所述第一时钟信号输入模块的输出端相连。

5.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述滤波子模块包括高电平信号端和第一滤波晶体管，所述高电平信号端与所述第一滤波晶体管的栅极相连，所述第一滤波晶体管的第一极形成为所述滤波子模块的输入端，所述第一滤波晶体管的第二极形成为所述滤波子模块的输出端。

6.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述移位寄存单元还包括稳压模块，所述稳压模块能够在输出阶段向所述移位寄存单元的信号输出端提供高电平信号。

7.根据权利要求6所述的移位寄存单元，其特征在于，所述稳压模块包括第一稳压晶体管和第二稳压晶体管，所述第一稳压晶体管的栅极和第一极与所述移位寄存单元的信号输出端相连，所述第一稳压晶体管的第二极与高电平信号端相连，所述第二稳压晶体管的栅极与所述第一稳压晶体管的栅极相连，所述第二稳压晶体管的第一极与所述下拉模块的控制端相连，所述第二稳压晶体管的第二极与所述低电平信号端相连。

8.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，当所述触发信号输入模块包括正向信号输入模块和反向信号输入模块时，所述第一下拉控制晶体管包括第一正向下拉晶体管和第一反向下拉晶体管，所述第一正向下拉晶体管的栅极与所述正向信号输入端相连，所述第一正向下拉晶体管的第一极与所述低电平信号端相连，所述第一正向下拉晶体管的第二极与所述下拉模块的控制端相连，所述第一反向下拉晶体管的栅极与所述反向信号输入端相连，所述第一反向下拉晶体管的第一极与所述低电平信号端相连，所述第一反向下拉晶体管的第二极与所述下拉模块的控制端相连。

9.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述上拉模块包括上拉晶体管和存储电容，所述存储电容的一端与所述上拉晶体管的栅极相连，所述存储电容的另一端与所述上拉晶体管的第二极相连，所述上拉晶体管的第一极形成为所述上拉模块的输入端，并与第二时钟信号端相连，所述上拉晶体管的第二极形成为所述上拉模块的输出端，并与所述移位寄存单元的信号输出端相连。

10.根据权利要求1至4中任意一项所述的移位寄存单元，其特征在于，所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极形成为所述下拉模块的控制端，所述下拉晶体管的第一极形成所述下拉模块的输入端，所述下拉晶体管的第二极形成为所述下拉模块的输出端。

11.一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其特征在于，至少一级所述移位寄存单元为权利要求1至10中任意一项所述的移位寄存单元。

12.一种显示装置，所述显示装置包括移位寄存器，其特征在于，所述移位寄存器为权利要求11所述的移位寄存器。

Images