KR20130135629A

KR20130135629A - 쉬프트 레지스터

Info

Publication number: KR20130135629A
Application number: KR1020120059371A
Authority: KR
Inventors: 장용호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-06-01
Filing date: 2012-06-01
Publication date: 2013-12-11
Also published as: KR101941449B1

Abstract

본 발명은 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, p번째 스테이지는, 세트 노드의 전압에 따라 제어되며, 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 p번째 스테이지의 출력단자간에 접속된 풀업 스위칭소자; 리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 제 1 방전용전압을 전송하는 제 1 방전용전원라인간에 접속된 풀다운 스위칭소자; 상기 제 1 클럭펄스보다 앞선 위상을 가지며, 이 제 1 클럭펄스와 일부 중첩하며, 그리고 p-q번째 스테이지의 풀업 스위칭소자에 공급되는 제 2 클럭펄스에 따라 제어되며, 상기 p-q번째 스테이지의 출력단자와 상기 p번째 스테이지의 세트 노드간에 접속되는 노이즈제거 스위칭소자; 및, p+q번째 스테이지에 구비된 세트 노드의 전압이 로우논리에 해당하는 레벨일 때, 이 p+q번째 스테이지에 구비된 풀업 스위칭소자 및 노이즈제거 스위칭소자로 각각 공급되는 제 1 클럭펄스와 제 2 클럭펄스가 서로 중첩하는 전체 중첩 기간 동안, 또는 이 중첩 기간의 일부를 포함하는 기간 동안, 또는 상기 전체 중첩 기간을 포함하며 상기 전체 중첩 기간보다 더 긴 기간 동안, 상기 p번째 스테이지의 리세트 노드가 하이논리에 해당하는 레벨의 전압을 갖도록 제어하는 리세트제어부를 포함함을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}

본 발명은 쉬프트 레지스터에 관한 것으로, 특히 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.

액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.

여기서, 게이트 라인들은 스캔펄스에 의해 차례로 구동되는데, 이러한 스캔펄스는 쉬프트 레지스터에 의해 발생된다.

이러한 쉬프트 레지스터는, 순차적으로 스캔펄스들을 출력하는 다수의 스테이지들을 포함한다.

종래의 스테이지는 세트 노드 및 리세트 노드의 충전 및 방전 상태를 제어하기 위한 노드 제어부와, 세트 노드의 신호상태에 따라 스캔펄스를 출력하는 풀업 스위칭소자와, 그리고, 리세트 노드의 신호상태에 따라 방전용전압을 출력하는 풀다운 스위칭소자를 구비한다.

여기서, 세트 노드와 리세트 노드는 서로 교번적으로 충전 및 방전되는데, 구체적으로 세트 노드가 충전된 상태일 때에는 리세트 노드가 방전된 상태를 유지하며, 리세트 노드가 충전된 상태일 때에는 세트 노드가 방전된 상태를 유지하게 된다.

이때, 세트 노드가 충전상태 일 때는 풀업 스위칭소자로부터는 스캔펄스(가 출력되고, 리세트 노드가 충전상태 일 때는 출력부의 풀다운 스위칭소자로부터 방전용전압이 출력된다.

풀업 스위칭소자로부터 출력된 스캔펄스 및 풀다운 스위칭소자로부터 출력된 방전용전압은 해당 게이트 라인에 공급된다.

여기서, 풀업 스위칭소자의 게이트전극은 세트 노드에 접속되며, 드레인전극은 클럭펄스가 인가되는 클럭라인에 접속되며, 소스단자는 게이트 라인에 접속된다. 클럭펄스는 주기적으로 하이 상태 및 로우 상태를 가지며 풀업 스위칭소자의 드레인단자에 공급된다. 이때, 풀업 스위칭소자는 매 주기마다 입력되는 하이 상태의 클럭펄스들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스가 게이트 라인을 구동하기 위한 스캔펄스이다.

이 특정 시점이란, 세트 노드가 충전된 이후의 시점을 말한다. 즉, 상기 풀업 스위칭소자는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스들 중, 상기 특정 시점(즉, 상기 세트 노드가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스를 스캔펄스로서 출력하게 된다. 그리고, 스캔펄스의 출력 이후 세트 노드가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 풀업 스위칭소자는 한 프레임에 한 번의 스캔펄스를 출력하게 된다. 그런데, 클럭펄스는 한 프레임 기간동안 여러 번 출력되기 때문에, 풀업 스위칭소자가 턴-오프된 상태에서도, 즉 상기 세트 노드가 방전된 상태에서도 클럭펄스는 상기 풀업 스위칭소자의 드레인전극에 계속해서 입력되게 된다.

다시 말하면, 풀업 스위칭소자는 한 프레임동안 단 한 번 턴-온되며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스를 스캔펄스로 출력한다.

이후, 풀업 스위칭소자는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 이 풀업 스위칭소자는 이 턴-오프된 기간에는 아무리 자신의 드레인전극에 클럭펄스가 입력되어도, 이를 스캔펄스로 출력할 수 없다. 그런데, 이와 같이, 풀업 스위칭소자의 드레인전극에 주기적으로 클럭펄스가 인가됨에 따라, 상기 풀업 스위칭소자의 게이트전극이 접속된 세트 노드와 풀업 스위칭소자의 드레인전극간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 세트 노드에는 클럭펄스에 따른 소정의 전압이 계속해서 충전되게 된다.

그러면, 세트 노드가 어느 순간 충전상태로 유지될 수 있다. 즉, 세트 노드가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 세트 노드가 한 프레임 기간동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 상기 풀업 스위칭소자가 한 프레임 기간동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스를 출력하는 멀티 출력현상이 발생할 수 있다.

이와 같이, 상기 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스를 출력하게 되면, 액정패널에 표시되는 화상의 품질이 떨어지게 된다.

본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 노이즈를 유발시키는 클럭펄스가 해당 스테이지로 인가되는 바로 그 시점에, 그 해당 스테이지의 세트 노드의 전하를 전단 스테이지를 통해 방전시킴으로써 그 해당 스테이지의 세트 노드에 전하가 축적되는 것을 원천적으로 방지할 수 있으며, 그로 인해 멀티 출력을 억제할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.

상술된 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 서로 다른 위상차를 갖는 적어도 2개의 클럭펄스들을 전송하는 적어도 2개의 클럭전송라인들과, 상기 클럭전송라인으로부터 클럭펄스를 공급받아 순차적으로 스캔펄스들을 출력하는 다수의 스테이지들을 포함하며; p번째(p는 자연수) 스테이지는, 세트 노드의 전압에 따라 제어되며, 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 p번째 스테이지의 출력단자간에 접속된 풀업 스위칭소자; 리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 제 1 방전용전압을 전송하는 제 1 방전용전원라인간에 접속된 풀다운 스위칭소자; 상기 제 1 클럭펄스보다 앞선 위상을 가지며, 이 제 1 클럭펄스와 일부 중첩하며, 그리고 p-q번째 스테이지(q는 p보다 작은 자연수)의 풀업 스위칭소자에 공급되는 제 2 클럭펄스에 따라 제어되며, 상기 p-q번째 스테이지의 출력단자와 상기 p번째 스테이지의 세트 노드간에 접속되는 노이즈제거 스위칭소자; 및, p+q번째 스테이지에 구비된 세트 노드의 전압이 로우논리에 해당하는 레벨일 때, 이 p+q번째 스테이지에 구비된 풀업 스위칭소자 및 노이즈제거 스위칭소자로 각각 공급되는 제 1 클럭펄스와 제 2 클럭펄스가 서로 중첩하는 전체 중첩 기간 동안, 또는 이 중첩 기간의 일부를 포함하는 기간 동안, 또는 상기 전체 중첩 기간을 포함하며 상기 전체 중첩 기간보다 더 긴 기간 동안, 상기 p번째 스테이지의 리세트 노드가 하이논리에 해당하는 레벨의 전압을 갖도록 제어하는 리세트제어부를 포함함을 특징으로 한다.

상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간과, 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간이 서로 동일하거나; 또는, 상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간이, 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간보다 더 길거나; 또는, 상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간과 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간이 일부 중첩하는 것을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 스위칭소자; 및, 상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 리세트 노드간에 접속된 커패시터를 포함함을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 및, 충전용전압에 따라 제어되며, 상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자를 포함함을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 및, 충전용전압에 따라 제어되며, 상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 커패시터의 일측 단자간에 접속된 제 2 스위칭소자를 포함하며; 상기 커새피터의 타측 단자가 상기 리세트 노드에 접속된 것을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자; 및, 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자를 포함함을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드간에 접속된 제 2 스위칭소자; 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 공통 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자; 상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드간에 접속된 제 4 스위칭소자; 및, 상기 제 3 스위칭소자에 공급되는 클럭펄스에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 5 스위칭소자를 포함함을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자; 및, 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자를 포함하며; 상기 제 2 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스와 동일하거나 또는 이보다 앞선 위상을 갖는 것을 특징으로 한다.

상기 p번째 스테이지에 구비된 리세트제어부는, 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 공통 노드간에 접속된 제 2 스위칭소자; 상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 공통 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자; 상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전압을 전송하는 충전용전원라인과 상기 리세트 노드간에 접속된 제 4 스위칭소자; 및, 상기 제 3 스위칭소자에 인가되는 클럭펄스와 동일한 클럭펄스에 따라 제어되며, 상기 리세트 노드와 상기 제 2 방전용전원라인간에 접속된 제 5 스위칭소자를 포함하며; 상기 제 2 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스와 동일하거나 또는 이보다 앞선 위상을 갖는 것을 특징으로 한다.

상기 p번째 스테이지는, 상기 p-u번째(u는 p보다 작은 자연수) 스테이지로부터의 스캔펄스에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 세트 노드간에 접속된 세트 스위칭소자; 및, 상기 p+v번째(v는 자연수) 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 리세트 스위칭소자를 더 포함함을 특징으로 한다.

상기 p번째 스테이지는, 외부로부터의 제어펄스신호에 따라 제어되며, 상기 세트 노드와 상기 제 1 방전용전원라인 사이에 접속된 제어 스위칭소자를 더 포함하며; 그리고, 상기 제어펄스신호는 한 프레임 당 한 번 상기 제어 스위칭소자로 인가됨을 특징으로 한다.

상기 p번째 스테이지는, 상기 세트 노드와 상기 p번째 스테이지의 출력단자간에 접속된 커패시터를 더 포함함을 특징으로 한다.

상기 제 3 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스보다 뒤처진 위상을 가짐과 아울러 이 제 1 클럭펄스와 중첩하지 않는 것을 특징으로 한다.

상기 p-q번째 스테이지는, 상기 제 2 클럭펄스를 이용하여 p-q번째 스캔펄스를 생성함을 특징으로 한다.

본 발명에 따르면, 노이즈를 유발시키는 클럭펄스가 해당 스테이지로 인가되는 바로 그 시점에, 그 해당 스테이지의 세트 노드의 전하가 전단 스테이지를 통해 방전된다. 이에 따라, 해당 스테이지의 세트 노드에 전하가 축적되는 것을 원천적으로 방지할 수 있으며, 그로 인해 멀티 출력을 억제할 수 있다. 이에 따라, 이러한 쉬프트 레지스터가 적용된 표시장치의 화상 품질을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호 및 이로부터 출력되는 각종 신호의 출력 타이밍도
도 3은 도 1의 p번째 스테이지에 구비된 회로 구성을 나타낸 도면
도 4는 도 3의 리세트제어부에 대한 제 1 실시예의 구성을 나타낸 도면
도 5는 도 4의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면
도 6은 도 3의 리세트제어부에 대한 제 2 실시예의 구성을 나타낸 도면
도 7은 도 3의 리세트제어부에 대한 제 3 실시예의 구성을 나타낸 도면
도 8은 도 3의 리세트제어부에 대한 제 4 실시예의 구성을 나타낸 도면
도 9는 도 8의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면
도 10은 도 3의 리세트제어부에 대한 제 5 실시예의 구성을 나타낸 도면
도 11은 도 3의 리세트제어부에 대한 제 6 실시예의 구성을 나타낸 도면
도 12는 도 11의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면
도 13은 도 3의 리세트제어부에 대한 제 7 실시예의 구성을 나타낸 도면
도 14는 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면
도 15는 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면
도 16은 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면

도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호 및 이로부터 출력되는 각종 신호의 출력 타이밍도이다.

본 발명에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들(..., ST(N-2), ST(N-1), ST(N), ST(N+1), ST(N+2), ...)을 포함한다. 여기서, 각 스테이지들은 각각의 출력단자(OT)를 통해 한 프레임 기간 동안 한 번의 스캔펄스(..., Vg(N-2), Vg(N-1), Vg(N), Vg(N+1), Vg(N+2), ...)를 출력한다.

각 스테이지(..., ST(N-2), ST(N-1), ST(N), ST(N+1), ST(N+2), ...)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시킨다. 각 스테이지로부터 출력된 스캔펄스는 후단에 위치한 스테이지에도 공급된다. 다시 말하여, 각 스테이지는 전단에 위치한 스테이지들로부터의 스캔펄스들에 의해 제어된다. 예를 들어, N번째 스테이지(ST(N))는 N-1번째 스테이지로부터의 스캔펄스에 의해 제어된다. 단, 1번째 스테이지(도시되지 않음)의 전단에는 스테이지가 존재하지 않으므로, 이 1번째 스테이지는 타이밍 컨트롤러로부터의 스타트 펄스에 의해 제어된다.

스테이지들(..., ST(N-2), ST(N-1), ST(N), ST(N+1), ST(N+2), ...)은 1번째 스테이지부터 차례로 스캔펄스를 출력한다.

이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.

이와 같이 구성된 쉬프트 레지스터의 전체 스테이지는 충전용전압(도 6의 VDD), 방전용전압(제 1 방전용전압(도 3의 VSS1) 또는 제 2 방전용전압(도 3의 VSS2))을 공급받음과 아울러, 또한 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 2개를 공급받는다. 한편, 스테이지들 중 1번째 스테이지는 스타트 펄스를 더 공급받는다.

충전용전압은 각 스테이지의 노드들을 충전시키는데 사용되며, 제 1 및 제 2 방전용전압은 각 스테이지의 노드들 및 출력단자(OT)를 방전시키는데 사용된다.

충전용전압, 그리고 제 1 및 제 2 방전용전압은 모두 직류 전압으로서, 충전용전압은 정극성의 정전압으로 설정될 수 있으며, 제 1 및 제 2 방전용전압은 부극성의 정전압으로 설정될 수 있다. 여기서, 제 1 및 제 2 방전용전압 중 적어도 어느 하나는 접지전압이 될 수 있다. 이때, 제 1 방전용전압은 제 2 방전용전압보다 작거나 같은 값을 가질 수 있다. 다른 한편, 이 제 1 방전용전압은 제 2 방전용전압보다 크거나 같은 값을 가질 수도 있다.

제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지의 세트 동작, 출력 동작 및 리세트 동작에 사용된다. 구체적으로, 도 1에 도시된 바와 같이 각 스테이지에는 서로 다른 위상차를 갖는 2개의 클럭펄스들이 인가되는 바, 각 스테이지로 인가되는 2개의 클럭펄스들 중 상측에 위치한 클럭펄스는 해당 스테이지의 세트 동작 및 리세트 동작을 제어하는데 사용되며, 그리고 하측에 위치한 클럭펄스는 해당 스테이지의 출력 동작을 제어하는데 사용된다. 예를 들어, 도 1에 도시된 바와 같이, N번째 스테이지(ST(N))에는 서로 다른 위상차를 갖는 제 1 클럭펄스(CLK1) 및 제 2 클럭펄스(CLK2)가 공급되는 바, 제 1 클럭펄스(CLK1)는 이 N번째 스테이지(ST(N))의 세트 동작 및 리세트 동작을 제어하는데 사용되며, 제 2 클럭펄스(CLK2)는 이 N번째 스테이지(ST(N))의 출력 동작시 스캔펄스로 사용된다.

예를 들어 도 1 및 2에 도시된 바와 같이 4상의 클럭펄스들이 사용될 때, 4x+1번째(x는 0을 포함한 자연수) 스테이지에는 제 1 클럭펄스(CLK1) 및 제 2 클럭펄스(CLK2)가 순차적으로 인가되며, 그리고 4x+2번째 스테이지에는 제 2 클럭펄스(CLK2) 및 제 3 클럭펄스(CLK3)가 순차적으로 인가되며, 그리고 4x+3번째 스테이지에는 제 3 클럭펄스(CLK3) 및 제 4 클럭펄스(CLK4)가 순차적으로 인가되며, 그리고 4x+4번째 스테이지에는 제 4 클럭펄스(CLK4) 및 제 1 클럭펄스(CLK1)가 순차적으로 인가된다.

도 2에 도시된 바와 같이, 인접한 기간에 출력되는 클럭펄스들의 펄스폭은 일정 기간씩 중첩되어 있다. 예를 들어, 도 2에 도시된 바와 같이, 제 1 클럭펄스(CLK1) 및 제 2 클럭펄스(CLK2)가 각각 3의 펄스폭을 갖는다면, 이 제 1 클럭펄스(CLK1)의 후반 1의 펄스폭과 제 2 클럭펄스(CLK2)의 전반 1의 펄스폭이 서로 중첩하게 된다.

본 발명에 따르면, 현재 스테이지의 출력 동작 이후 이 현재 스테이지의 하측으로 공급되는 클럭펄스가 하이상태가 될 때, 이에 응답하여 바로 이 현재 스테이지의 세트 노드의 전압이 전단 스테이지를 통해 방전된다. 즉, 상기 클럭펄스의 하이에지 시점에 동기되어 이 세트 노드의 전압이 바로 방전되므로, 더욱 효과적으로 세트 노드의 전압을 방전시킬 수 있다. 이를 좀 더 구체적으로 설명한다.

도 3은 도 1의 p번째 스테이지에 구비된 회로 구성을 나타낸 도면이다.

p번째 스테이지는, 도 3에 도시된 바와 같이, 풀업 스위칭소자(Pu), 풀다운 스위칭소자(Pd), 노이즈제거 스위칭소자(NR) 및 리세트제어부(RCB)를 포함한다.

p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는, 세트 노드(Q)의 전압에 따라 제어되며, 어느 하나의 클럭펄스(CLK(n))를 전송하는 클럭전송라인과 p번째 스테이지의 출력단자(OT)간에 접속된다. 즉, 풀업 스위칭소자(Pu)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 어느 하나의 클럭펄스(CLK(n))를 전송하는 클럭전송라인과 p번째 스테이지의 출력단자(OT)를 서로 연결시킨다. 여기서, 이 p번째 스테이지로 공급되는 클럭펄스(CLK(n))는 제 2 클럭펄스(CLK2)가 될 수 있다.

p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는, 리세트 노드(QB)의 전압에 따라 제어되며, 출력단자(OT)와 제 1 방전용전원라인간에 접속된다. 즉, 이 풀다운 스위칭소자(Pd)는 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 출력단자(OT)와 제 1 방전용전원라인을 서로 연결시킨다. 여기서, 제 1 방전용전원라인은 제 1 방전용전압(VSS1)을 전송한다. 즉, 리세트 노드(QB)의 전압이 하이논리의 레벨(충전 레벨)에 해당할 때, 풀다운 스위칭소자(Pd)는 턴-온된다. 반면, 이 리세트 노드(QB)의 전압이 로우논리의 레벨(방전 레벨)에 해당할 때, 풀다운 스위칭소자(Pd)는 턴-오프된다.

p번째 스테이지에 구비된 노이즈제거 스위칭소자(NR)는, 어느 하나의 클럭펄스(CLK(m))에 따라 제어되며, p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자(OT)와 p번째 스테이지의 세트 노드(Q)간에 접속된다. 즉, 이 노이즈제거 스위칭소자(NR)는 상기 클럭펄스(CLK(m))에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째 스테이지의 출력단자(OT)와 p번째 스테이지의 세트 노드(Q)를 서로 연결시킨다.

여기서, 노이즈제거 스위칭소자(NR)로 공급되는 클럭펄스(CLK(m))는, 클럭펄스(CLK(n); 상기 풀다운 스위칭소자(Pd)로 공급되는 클럭펄스)보다 앞선 위상을 가지며, 이 클럭펄스(CLK(n))와 일부 중첩하며, 그리고 p-q번째 스테이지에서 출력된 p-q번째 스캔펄스(Vg(M))로서 사용된다. 예를 들어, p번째 스테이지가 p-1번째 스테이지로부터의 스캔펄스를 공급받으며, 그리고, 도 2에 도시된 바와 같은 4상 클럭펄스가 사용된다면, 이 p번째 스테이지의 노이즈제거 스위칭소자(NR)로 공급되는 클럭펄스(CLK(m))는 제 1 클럭펄스(CLK1)가 될 수 있다.

한편, m은 n-1, n-2, n-3, .... 및 n-y 중 어느 하나가 될 수 있다. 여기서, y는 n보다 작은 자연수이다. 또한, M은 N-1, N-2, N-3, .... 및 N-Y 중 어느 하나가 될 수 있다. 여기서, Y는 N보다 작은 자연수이다.

특히, n의 값은 사실상 N의 값과 동일하나, 이 n의 값은 클럭펄스의 상(phase)에 영향을 받는다. 즉, 이 n의 값이 클럭펄스의 상보다 작거나 같을 때, 이때 n의 값과 N의 값은 동일하다. 그러나, 이 n의 값이 클럭펄스의 상보다 클 경우, 이 n의 값은 이 n을 클럭펄스의 상으로 나누었을 때 발생되는 나머지 값이 된다. 예를 들어, 도 2에 도시된 바와 같이 4상 클럭펄스가 사용될 때, n이 4라면, 이 n은 4의 값으로 그대로 유지된다. 반면, 이 n이 5라면, 이 n은 최종적으로 1의 값을 갖는다. 또 하나의 예로서, 이 n이 6이라면, 이 n은 최종적으로 2의 값을 갖는다.

p번째 스테이지에 구비된 리세트제어부(RCB)는, p번째 스테이지의 세트 노드(Q)가 하이논리에 해당하는 레벨을 가질 때, 로우논리에 해당하는 출력을 발생시킨다. 반면, 이 리세트제어부(RCB)는, p번째 스테이지의 세트 노드(Q)가 로우논리에 해당하는 레벨을 가지는 제 1 조건 및 이 p번째 스테이지의 풀업 스위칭소자(Pu)로 인가되는 클럭펄스(CLK(n))가 하이논리에 해당하는 레벨을 가지는 제 2 조건이 모두 만족될 때, 하이논리에 해당하는 출력을 발생시킨다.

구체적으로, p번째 스테이지에 구비된 리세트제어부(RCB)는, p+q번째 스테이지에 구비된 세트 노드(Q)의 전압이 로우논리에 해당하는 레벨일 때, 이 p+q번째 스테이지에 구비된 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))와 및 이 p+q번째 스테이지에 구비된 노이즈제거 스위칭소자(NR)로 공급되는 클럭펄스(CLK(m))가 서로 중첩하는 전체 중첩 기간 동안, p번째 스테이지의 리세트 노드(QB)가 하이논리에 해당하는 레벨의 전압을 갖도록 제어한다.

한편, 이 p번째 스테이지에 구비된 리세트제어부(RCB)는, 이 중첩 기간의 일부기간 동안, p번째 스테이지의 리세트 노드(QB)가 로우논리에 해당하는 레벨의 전압을 갖도록 제어할 수도 있다. 또는 이 리세트제어부(RCB)는, 전체 중첩 기간을 포함하며 상기 전체 중첩 기간보다 더 긴 기간 동안, p번째 스테이지의 리세트 노드(QB)가 로우논리에 해당하는 레벨의 전압을 갖도록 제어할 수도 있다.

여기서, p번째 스테이지의 리세트 노드(QB)의 전압이 하이논리 레벨의 전압으로 유지되는 시간과, p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))가 하이논리 레벨의 전압으로 유지되는 시간이 서로 동일하거나; 또는 p번째 스테이지의 리세트 노드(QB)의 전압이 하이논리 레벨의 전압으로 유지되는 시간이, p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))가 하이논리 레벨의 전압으로 유지되는 시간보다 더 길거나; 또는, p번째 스테이지의 리세트 노드(QB)의 전압이 하이논리 레벨의 전압으로 유지되는 시간과 p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))가 하이논리 레벨의 전압으로 유지되는 시간이 일부 중첩할 수 있다.

도 4는 도 3의 리세트제어부(RCB)에 대한 제 1 실시예의 구성을 나타낸 도면이다.

제 1 실시예에 따른 리세트제어부(RCB)는, 도 4에 도시된 바와 같이, 스위칭소자 및 커패시터(C)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 스위칭소자는, 세트 노드(Q)의 전압에 따라 제어되며, 리세트 노드(QB)와 제 2 방전용전원라인간에 접속된다. 즉, 스위칭소자는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결시킨다. 여기서, 제 2 방전용전원라인은 제 2 방전용전압(VSS2)을 전송한다. 제 2 방전용전압(VSS2)은, 상술된 바와 같이 직류전압으로서, 부극성의 정전압으로 설정될 수 있다. 이때, 제 1 방전용전압(VSS1)은 제 2 방전용전압(VSS2)보다 작거나 같은 값을 가질 수 있다. 다른 한편, 이 제 1 방전용전압(VSS1)은 제 2 방전용전압(VSS2)보다 크거나 같은 값을 가질 수도 있다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 커패시터(C)는, 풀업 스위칭소자(Pu)로 인가되는 클럭펄스(CLK(m))를 전송하는 클럭전송라인과 리세트 노드(QB)간에 접속된다.

도 4에 도시된 스테이지의 동작을 상세히 설명하면 다음과 같다.

도 5는 도 4의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면이다. 여기서, q는 1로 가정하고, n은 2로 가정하고, m은 n-1로 가정하고, 그리고 N은 M-1로 가정한다.

1) 세트 시점( TS )

p번째 스테이지의 세트 시점(TS)에, p-1번째 스테이지로부터의 스캔펄스(Vg(M)) 및 이 스캔펄스에 동기된 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 노이즈제거 스위칭소자(NR)로 공급된다. 이에 따라, 이 노이즈제거 스위칭소자(NR)가 턴-온되고, 이 턴-온된 노이즈제거 스위칭소자(NR)를 통해 하이상태의 스캔펄스(Vg(M))가 p번째 스테이지의 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)의 전압(V-Q(N))이 상승하고, 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 스위칭소자(Tr)가 턴-온된다.

턴-온된 스위칭소자(Tr)을 통해, 제 2 방전용전압(VSS2)이 p번째 스테이지의 리세트 노드(QB)로 공급된다. 이에 따라 이 p번째 스테이지의 리세트 노드(QB)의 전압(V-QB(N))은 로우상태로 유지된다. 따라서, 이 세트 시점(TS)에, p번째 스테이지의 풀다운 스위칭소자(Pd)는 턴-오프상태이다.

2) 출력 시점( TO )

p번째 스테이지의 출력 시점(TO)에, 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))가 하이상태로 천이하기 시작한다. 이 클럭펄스(CLK(n)는 턴-온 상태인 풀업 스위칭소자(Pu)를 통해 출력단자(OT)로 인가된다. 이 출력단자(OT)로 인가된 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))는, p번째 스테이지의 스캔펄스로서 사용된다.

다른 한편, 이 출력 시점(TO)에, p번째 스테이지의 리세트 노드(QB)의 전압(V-QB(N))은 약하게 상승되어 있으나, 이 리세트 노드(QB)의 전압(V-QB(N))은 p번째 스테이지의 풀다운 스위칭소자(Pd)를 턴-온시키기에는 부족한 값이다.

3) 리세트 시점( TR )

p번째 스테이지의 리세트 시점(TR)에, 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 다시 하이상태로 천이하기 시작한다. 이에 따라, p번째 스테이지의 노이즈제거 스위칭소자(NR)가 다시 턴-온된다. 그러면, 이 턴-온된 노이즈제거 스위칭소자(NR)를 통해 로우상태의 스캔펄스(Vg(M))가 p번째 스테이지의 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)의 전압(V-Q(N))이 하강하고, 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 스위칭소자(Tr)가 턴-오프된다.

상기 스위칭소자(Tr)가 턴-오프됨에 따라, 리세트 노드(QB)의 전압 크기는 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))에 의해 좌우된다. 즉, 이 리세트 시점(TR)에 제 2 클럭펄스(CLK2)가 하이상태이므로, 리세트 노드(QB)의 전압은 상승한다. 따라서, 이 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-온된다. 그러면, 이 턴-온된 풀다운 스위칭소자(Pd)를 통해 제 1 방전용전압(VSS1)이 출력단자(OT)로 인가된다.

이 리세트 시점(TR) 이후, p번째 스테이지에 구비된 풀업 스위칭소자(Pu)로 하이상태의 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))가 주기적으로 인가됨에 따라 이 p번째 스테이지의 세트 노드(Q)의 전압이 증가하는 문제점이 발생될 수 있다. 그러나, 본 발명에서는, p번째 스테이지로 공급되는 클럭펄스(CLK(n))가 하이상태로 되는 순간, 이 p번째 스테이지의 노이즈제거 스위칭소자(NR), 그리고 p-1번째 스테이지의 풀다운 스위칭소자(Pd)가 턴-온 상태를 유지하고 있기 때문에, 이 p번째 스테이지의 세트 노드(Q)의 전압이 상승하지 않고 방전된 상태로 유지된다. 예를 들어, 도 5에 도시된 바와 같이, p번째 스테이지의 출력 시점(TO) 이후에 제 2 클럭펄스(CLK2)가 하이상태로 천이하는 시점(이하, 노이즈 발생시점(TN))에, p번째 스테이지의 리세트 스위칭소자로 공급되는 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 이미 하이상태로 유지되어 있으며, 또한 p-1번째 스테이지에 구비된 리세트 노드(QB)의 전압(V-QB(M))이 고전압으로 천이하기 시작함을 알 수 있다. 따라서, 이 노이즈 발생시점(TN)에 p번째 스테이지의 세트 노드(Q)가 바로 방전되게 된다. 다시 말하여, 제 2 클럭펄스(CLK2)가 p번째 스테이지로 인가되는 순간 이에 응답하여 바로 이 p번째 스테이지의 세트 노드(Q)가 방전된다. 따라서, 노이즈 발생구간에는 어떠한 상승 전압도 발생되지 않는다. 즉, p번째 스테이지에서의 노이즈를 유발시키는 클럭펄스(CLK(n))가 그 p번째 스테이지로 인가되는 순간, 바로 그 p번째 스테이지의 세트 노드(Q)의 전압이 p-1번째 스테이지를 통해 방전됨을 알 수 있다. 이와 같이 본 발명에서는, 노이즈를 유발시키는 클럭펄스가 해당 스테이지로 인가되는 바로 그 시점에, 그 해당 스테이지의 세트 노드(Q)의 전하를 전단 스테이지를 통해 방전시킴으로써 그 해당 스테이지의 세트 노드(Q)에 전하가 축적되는 것을 원천적으로 방지할 수 있다.

도 6은 도 3의 리세트제어부(RCB)에 대한 제 2 실시예의 구성을 나타낸 도면이다.

제 2 실시예에 따른 리세트제어부(RCB)는, 도 6에 도시된 바와 같이, 제 1 스위칭소자(Tr1) 및 제 2 스위칭소자(Tr2)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 1 스위칭소자(Tr1)는, 세트 노드(Q)의 전압에 따라 제어되며, 리세트 노드(QB)와 제 2 방전용전원라인간에 접속된다. 즉, 스위칭소자는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결시킨다. 여기서, 제 2 방전용전원라인은 제 2 방전용전압(VSS2)을 전송한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 충전용전압(VDD)에 따라 제어되며, 풀업 스위칭소자(Pu)로 인가되는 클럭펄스(CLK(n))를 전송하는 클럭전송라인과 리세트 노드(QB)간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 충전용전압(VDD)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상술된 클럭펄스(CLK(n))을 전송하는 클럭전송라인과 리세트 노드(QB)를 서로 연결시킨다. 충전용전압(VDD)은 직류 전압으로서, 이 충전용전압(VDD)은 정극성의 정전압으로 설정될 수 있다. 이 충전용전압(VDD)은 제 1 및 제 2 방전용전압(VSS2)보다 더 큰 값을 갖는다. 따라서, 이 제 2 스위칭소자(Tr2)는 항상 턴-온된 상태를 유지한다.

여기서, 제 1 스위칭소자(Tr1)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 1 스위칭소자(Tr1)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 1 스위칭소자(Tr1)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다.

도 7은 도 3의 리세트제어부(RCB)에 대한 제 3 실시예의 구성을 나타낸 도면이다.

제 3 실시예에 따른 리세트제어부(RCB)는, 도 6에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 커패시터(C)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 충전용전압(VDD)에 따라 제어되며, 풀업 스위칭소자(Pu)로 인가되는 클럭펄스(CLK(n))를 전송하는 클럭전송라인과 커패시터(C)의 일측 단자간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 충전용전압(VDD)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상술된 클럭펄스(CLK(n))을 전송하는 클럭전송라인과 커패시터(C)의 일측 단자를 서로 연결시킨다. 충전용전압(VDD)은 직류 전압으로서, 이 충전용전압(VDD)은 정극성의 정전압으로 설정될 수 있다. 이 충전용전압(VDD)은 제 1 및 제 2 방전용전압(VSS2)보다 더 큰 값을 갖는다. 따라서, 이 제 2 스위칭소자(Tr2)는 항상 턴-온된 상태를 유지한다.

한편, 커패시터(C)의 타측 단자는 리세트 노드(QB)에 접속된다.

도 8은 도 3의 리세트제어부(RCB)에 대한 제 4 실시예의 구성을 나타낸 도면이다.

제 4 실시예에 따른 리세트제어부(RCB)는, 도 8에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 제 3 스위칭소자(Tr3)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 충전용전원라인으로부터의 충전용전압(VDD)에 따라 제어되며, 충전용전원라인과 리세트 노드(QB)간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 충전용전압(VDD)에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결시킨다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 3 스위칭소자(Tr3)는, 클럭펄스들 중 어느 하나(CLK(k))에 따라 제어되며, 리세트 노드(QB)와 제 2 방전용전원라인간에 접속된다. 즉, 이 제 3 스위칭소자(Tr3)는 어느 하나의 클럭펄스(CLK(k))에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결시킨다.

여기서, p번째 스테이지의 제 3 스위칭소자(Tr3)로 공급되는 클럭펄스(CLK(k))는, p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))보다 뒤처진 위상을 가짐과 아울러 이 클럭펄스(CLK(n))와 중첩하지 않는다.

또한, 제 1 스위칭소자(Tr1)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 1 스위칭소자(Tr1)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 1 스위칭소자(Tr1)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 3 스위칭소자(Tr3)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 3 스위칭소자(Tr3)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 3 스위칭소자(Tr3)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다.

도 8에 도시된 스테이지의 동작을 상세히 설명하면 다음과 같다.

도 9는 도 8의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면이다. 여기서, q는 1로 가정하고, n은 2로 가정하고, m은 n-1로 가정하고, N은 M-1로 가정하며, 그리고 k는 (|n-2|+CP)의 값을 의미하는 바, 여기서 CP는 상술된 클럭펄스의 상이다. 이때, 이 k의 값은 이 클럭펄스의 상(phase)에 영향을 받는다. 즉, 이 k의 값이 클럭펄스의 상보다 작거나 같을 때, 이때 k의 값은 그대로 사용된다. 그러나, 이 k의 값이 클럭펄스의 상보다 클 경우, 이 k의 값은 이 k를 클럭펄스의 상으로 나누었을 때 발생되는 나머지 값이 된다. 예를 들어, 도 2에 도시된 바와 같이 4상 클럭펄스가 사용될 때, k가 4라면, 이 k는 4의 값으로 그대로 유지된다. 반면, 이 k가 5라면, 이 k는 최종적으로 1의 값을 갖는다. 또 하나의 예로서, 이 k가 6이라면, 이 k는 최종적으로 2의 값을 갖는다.

1) 세트 시점( TS )

p번째 스테이지의 세트 시점(TS)에, p-1번째 스테이지로부터의 스캔펄스(Vg(M)) 및 이 스캔펄스에 동기된 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 노이즈제거 스위칭소자(NR)로 공급된다. 이에 따라, 이 노이즈제거 스위칭소자(NR)가 턴-온되고, 이 턴-온된 노이즈제거 스위칭소자(NR)를 통해 하이상태의 스캔펄스(Vg(M))가 p번째 스테이지의 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)의 전압(V-Q(N))이 상승하고, 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 제 1 스위칭소자(Tr1)가 턴-온된다.

턴-온된 제 1 스위칭소자(Tr1)를 통해, 제 2 방전용전압(VSS2)이 p번째 스테이지의 리세트 노드(QB)로 공급된다. 이에 따라 이 p번째 스테이지의 리세트 노드(QB)의 전압(V-QB(N))은 로우상태로 유지된다. 따라서, 이 세트 시점(TS)에, p번째 스테이지의 풀다운 스위칭소자(Pd)는 턴-오프상태이다. 여기서, 충전용전압(VDD)에 의해 항상 턴-온 상태를 유지하는 제 2 스위칭소자(Tr2)를 통해 이 리세트 노드(QB)로 충전용전압(VDD)이 공급되지만, 제 1 스위칭소자(Tr1)가 턴-온 상태이기 때문에 이 리세트 노드(QB)의 전압(V-QB(N))은 하강한다.

한편, 이 세트 시점(TS)에 제 3 스위칭소자(Tr3)로 공급되는 클럭펄스(CLK(k); 즉, 제 4 클럭펄스(CLK4))도 하이상태이므로, 이 제 3 스위칭소자(Tr3) 역시 턴-온된다. 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 방전용전압(VSS2)이 리세트 노드(QB)로 공급된다.

2) 출력 시점( TO )

p번째 스테이지의 출력 시점(TO)에, 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))가 하이상태로 천이하기 시작한다. 이 클럭펄스(CLK(n)는 턴-온 상태인 풀업 스위칭소자(Pu)를 통해 출력단자(OT)로 인가된다. 이 출력단자(OT)로 인가된 클럭펄스는, p번째 스테이지의 스캔펄스로서 사용된다.

3) 리세트 시점( TR )

p번째 스테이지의 리세트 시점(TR)에, 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 다시 하이상태로 천이하기 시작한다. 이에 따라, p번째 스테이지의 노이즈제거 스위칭소자(NR)가 다시 턴-온된다. 그러면, 이 턴-온된 노이즈제거 스위칭소자(NR)를 통해 로우상태의 스캔펄스(Vg(M))가 p번째 스테이지의 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)의 전압(V-Q(N))이 하강하고, 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 제 1 스위칭소자(Tr1)가 턴-오프된다.

한편, 이 리세트 시점(TR)에, 클럭펄스(CLK(k); 즉, 제 4 클럭펄스(CLK4))가 하이상태이므로, 제 3 스위칭소자(Tr3)는 턴-온 상태이며, 따라서 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 방전용전압(VSS2)이 p번째 스테이지의 리세트 노드(QB)로 인가된다. 이에 따라, 도 9에 도시된 바와 같이, 이 리세트 시점(TR)에 리세트 노드(QB)의 전압(V-QB(N))이 저전압 상태로 유지된다.

상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 리세트 노드(QB)의 전압 크기는 제 3 스위칭소자(Tr3)에 의해 좌우된다. 즉, 이 리세트 시점(TR)과 노이즈 발생시점(TN) 사이 기간에, 제 4 클럭펄스(CLK4)가 로우상태로 천이하는 바, 이 기간에 리세트 노드(QB)의 전압(V-QB(N))은 상승한다. 따라서, 이 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-온된다. 그러면, 이 턴-온된 풀다운 스위칭소자(Pd)를 통해 제 1 방전용전압(VSS1)이 출력단자(OT)로 인가된다.

이 리세트 시점(TR) 이후, p번째 스테이지에 구비된 풀업 스위칭소자(Pu)로 하이상태의 클럭펄스(CLK(n); 즉, 제 2 클럭펄스(CLK2))가 주기적으로 인가됨에 따라 이 p번째 스테이지의 세트 노드(Q)의 전압이 증가하는 문제점이 발생될 수 있다. 그러나, 본 발명에서는, p번째 스테이지로 공급되는 클럭펄스(CLK(n))가 하이상태로 되는 순간, 이 p번째 스테이지의 노이즈제거 스위칭소자(NR), 그리고 p-1번째 스테이지의 풀다운 스위칭소자(Pd)가 턴-온 상태를 유지하고 있기 때문에, 이 p번째 스테이지의 세트 노드(Q)의 전압이 상승하지 않고 방전된 상태로 유지된다. 예를 들어, 도 9에 도시된 바와 같이, p번째 스테이지의 출력 시점(TO) 이후에 제 2 클럭펄스(CLK2)가 하이상태로 천이하는 시점(이하, 노이즈 발생시점(TN))에, p번째 스테이지의 리세트 스위칭소자로 공급되는 클럭펄스(CLK(m); 즉, 제 1 클럭펄스(CLK1))가 이미 하이상태로 유지되어 있으며, 또한 p-1번째 스테이지에 구비된 리세트 노드(QB)의 전압(V-QB(M))이 고전압으로 유지되어 있음을 알 수 있다. 따라서, 이 노이즈 발생시점(TN)에 p번째 스테이지의 세트 노드(Q)가 바로 방전되게 된다. 다시 말하여, 제 2 클럭펄스(CLK2)가 p번째 스테이지로 인가되는 순간 이에 응답하여 바로 이 p번째 스테이지의 세트 노드(Q)가 방전된다. 따라서, 노이즈 발생구간에는 어떠한 상승 전압도 발생되지 않는다. 즉, p번째 스테이지에서의 노이즈를 유발시키는 클럭펄스(CLK(n))가 그 p번째 스테이지로 인가되는 순간, 바로 그 p번째 스테이지의 세트 노드(Q)의 전압이 p-1번째 스테이지를 통해 방전됨을 알 수 있다.

도 10은 도 3의 리세트제어부(RCB)에 대한 제 5 실시예의 구성을 나타낸 도면이다.

제 5 실시예에 따른 리세트제어부(RCB)는, 도 10에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 제 3 스위칭소자(Tr3), 제 4 스위칭소자(Tr4) 및 제 5 스위칭소자(Tr5)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 충전용전원라인으로부터의 충전용전압(VDD)에 따라 제어되며, 충전용전원라인과 공통 노드(CN)간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 충전용전압(VDD)에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 공통 노드(CN)를 서로 연결시킨다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 3 스위칭소자(Tr3)는, 클럭펄스들 중 어느 하나(CLK(k))에 따라 제어되며, 공통 노드(CN)와 제 2 방전용전원라인간에 접속된다. 즉, 이 제 3 스위칭소자(Tr3)는 어느 하나의 클럭펄스(CLK(k))에 따라 턴-온 또는 턴-오프되며, 턴-온시 공통 노드(CN)와 제 2 방전용전원라인을 서로 연결시킨다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 4 스위칭소자(Tr4)는, 공통 노드(CN)의 전압에 따라 제어되며, 충전용전원라인과 리세트 노드(QB)간에 접속된다. 즉, 이 제 4 스위칭소자(Tr4)는 공통 노드(CN)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결시킨다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 5 스위칭소자(Tr5)는, 제 3 스위칭소자(Tr3)에 공급되는 클럭펄스(CLK(k))에 따라 제어되며, 리세트 노드(QB)와 제 2 방전용전원라인간에 접속된다. 즉, 이 제 5 스위칭소자(Tr5)는 상기 클럭펄스(CLK(k))에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결시킨다.

또한, 제 3 스위칭소자(Tr3)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 3 스위칭소자(Tr3)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 공통 노드(CN)는 상대적으로 사이즈가 더 큰 제 3 스위칭소자(Tr3)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 1 스위칭소자(Tr1)의 사이즈가 제 4 스위칭소자(Tr4)의 사이즈보다 더 크게 설정된다. 따라서, 제 1 스위칭소자(Tr1)와 제 4 스위칭소자(Tr4)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 1 스위칭소자(Tr1)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 5 스위칭소자(Tr5)의 사이즈가 제 4 스위칭소자(Tr4)의 사이즈보다 더 크게 설정된다. 따라서, 제 5 스위칭소자(Tr5)와 제 4 스위칭소자(Tr4)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 5 스위칭소자(Tr5)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다.

도 11은 도 3의 리세트제어부(RCB)에 대한 제 6 실시예의 구성을 나타낸 도면이다.

제 6 실시예에 따른 리세트제어부(RCB)는, 도 11에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 제 3 스위칭소자(Tr3)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 클럭펄스들 중 어느 하나(CLK(j))에 따라 제어되며, 충전용전원라인과 리세트 노드(QB)간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 어느 하나의 클럭펄스(CLK(j))에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결시킨다. 충전용전원라인은 충전용전압(VDD)을 전송한다.

여기서, p번째 스테이지의 제 2 스위칭소자(Tr2)로 공급되는 클럭펄스(CLK(j))는, p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))와 동일하거나 또는 이보다 앞선 위상을 갖는다.

그리고, p번째 스테이지의 제 3 스위칭소자(Tr3)로 공급되는 클럭펄스(CLK(k))는, p번째 스테이지의 풀업 스위칭소자(Pu)로 공급되는 클럭펄스(CLK(n))보다 뒤처진 위상을 가짐과 아울러 이 클럭펄스(CLK(n))와 중첩하지 않는다.

한편, 제 3 스위칭소자(Tr3)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 3 스위칭소자(Tr3)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 3 스위칭소자(Tr3)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 1 스위칭소자(Tr1)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 1 스위칭소자(Tr1)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 1 스위칭소자(Tr1)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다.

도 11에 도시된 스테이지의 동작을 상세히 설명하면 다음과 같다.

도 12는 도 11의 스테이지의 동작을 설명하기 위한 각종 신호들의 파형을 나타낸 도면이다. 여기서, q는 1로 가정하고, n과 j는 2로 가정하고, m은 n-1로 가정하고, N은 M-1로 가정하며, 그리고 k는 (|n-2|+CP)의 값을 의미하는 바, 여기서 CP는 상술된 클럭펄스의 상이다. 이때, 이 k의 값은 이 클럭펄스의 상(phase)에 영향을 받는다. 즉, 이 k의 값이 클럭펄스의 상보다 작거나 같을 때, 이때 k의 값은 그대로 사용된다. 그러나, 이 k의 값이 클럭펄스의 상보다 클 경우, 이 k의 값은 이 k를 클럭펄스의 상으로 나누었을 때 발생되는 나머지 값이 된다. 예를 들어, 도 2에 도시된 바와 같이 4상 클럭펄스가 사용될 때, k가 4라면, 이 k는 4의 값으로 그대로 유지된다. 반면, 이 k가 5라면, 이 k는 최종적으로 1의 값을 갖는다. 또 하나의 예로서, 이 k가 6이라면, 이 k는 최종적으로 2의 값을 갖는다.

한편, j는 2대신 1이 될 수도 있다. 즉, CLK(j)는 제 1 클럭펄스(CLK1)가 될 수도 있다.

1) 세트 시점( TS )

턴-온된 제 1 스위칭소자(Tr1)를 통해, 제 2 방전용전압(VSS2)이 p번째 스테이지의 리세트 노드(QB)로 공급된다. 이에 따라 이 p번째 스테이지의 리세트 노드(QB)의 전압(V-QB(N))은 로우상태로 유지된다. 따라서, 이 세트 시점(TS)에, p번째 스테이지의 풀다운 스위칭소자(Pd)는 턴-오프상태이다.

한편, 이 세트 시점(TS)에 제 2 스위칭소자(Tr2)로 공급되는 클럭펄스(CLK(j); 즉, 제 2 클럭펄스(CLK2))는 로우상태이므로, 이 제 2 스위칭소자(Tr2)는 턴-오프 상태이다.

그리고, 이 세트 시점(TS)에 제 3 스위칭소자(Tr3)로 공급되는 클럭펄스(CLK(k); 즉, 제 4 클럭펄스(CLK4))는 하이상태이므로, 이 제 3 스위칭소자(Tr3)는 턴-온된다. 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 2 방전용전압(VSS2)이 리세트 노드(QB)로 공급된다.

다른 한편, 이 세트 시점(TS)에, p-1번째 스테이지의 리세트 노드(QB)의 전압(V-QB(M))은 약하게 상승되어 있으나, 이 리세트 노드(QB)의 전압(V-QB(M)은 p-1번째 스테이지의 풀다운 스위칭소자(Pd)를 턴-온시키기에는 부족한 값이다.

2) 출력 시점( TO )

또한, p번째 스테이지의 출력 시점(TO)에, 클럭펄스(CLK(j); 즉, 제 2 클럭펄스(CLK2)) 역시 상술된 클럭펄스(CLK(n))와 동일하므로, 이를 공급받는 제 2 스위칭소자(Tr2)도 턴-온된다. 그러면, 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 충전용전압(VDD)이 리세트 노드(QB)로 공급된다. 이 리세트 노드(QB)는, 이 출력 시점(TO)에도 여전히 턴-온된 상태를 유지하는 제 1 스위칭소자(Tr1)에 의해 방전된 상태로 유지된다. 즉, 이 출력 시점(TO)에, 리세트 노드(QB)의 전압(V-QB(N))이 턴-온된 제 2 스위칭소자(Tr2)에 의해 약간 상승하기는 하나, 이 리세트 노드(QB)의 전압(V-QB(N))은 p번째 스테이지의 풀다운 스위칭소자(Pd)를 턴-온시키기에는 부족한 값이다.

3) 리세트 시점( TR )

상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 리세트 노드(QB)의 전압 크기는 제 2 스위칭소자(Tr2)에 의해 좌우된다. 즉, 리세트 시점(TR) 이후의 노이즈 발생시점(TN)에 이 리세트 노드(QB)의 전압(V-QB(N))이 상승한다. 따라서, 노이즈 발생시점(TN)에, 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-온된다. 그러면, 이 턴-온된 풀다운 스위칭소자(Pd)를 통해 제 1 방전용전압(VSS1)이 출력단자(OT)로 인가된다.

도 13은 도 3의 리세트제어부(RCB)에 대한 제 7 실시예의 구성을 나타낸 도면이다.

제 7 실시예에 따른 리세트제어부(RCB)는, 도 13에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 제 3 스위칭소자(Tr3), 제 4 스위칭소자(Tr4) 및 제 5 스위칭소자(Tr5)를 포함한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 2 스위칭소자(Tr2)는, 클럭펄스들 중 어느 하나(CLK(j))에 따라 제어되며, 충전용전원라인과 공통 노드(CN)간에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 어느 하나의 클럭펄스(CLK(j))에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 공통 노드(CN)를 서로 연결시킨다. 충전용전원라인은 충전용전압(VDD)을 전송한다.

p번째 스테이지의 리세트제어부(RCB)에 구비된 제 5 스위칭소자(Tr5)는, 제 3 스위칭소자(Tr3)에 인가되는 클럭펄스(CLK(k))와 동일한 클럭펄스에 따라 제어되며, 리세트 노드(QB)와 제 2 방전용전원라인간에 접속된다. 즉, 이 제 5 스위칭소자(Tr5)는 상기 클럭펄스(CLK(k))에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결시킨다.

한편, 제 3 스위칭소자(Tr3)의 사이즈가 제 2 스위칭소자(Tr2)의 사이즈보다 더 크게 설정된다. 따라서, 제 3 스위칭소자(Tr3)와 제 2 스위칭소자(Tr2)가 모두 턴-온된 상태일 때, 공통 노드(CN)는 상대적으로 사이즈가 더 큰 제 3 스위칭소자(Tr3)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 1 스위칭소자(Tr1)의 사이즈가 제 4 스위칭소자(Tr4)의 사이즈보다 더 크게 설정된다. 따라서, 제 1 스위칭소자(Tr1)와 제 4 스위칭소자(Tr4)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 1 스위칭소자(Tr1)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다. 마찬가지로, 제 5 스위칭소자(Tr5)의 사이즈가 제 4 스위칭소자(Tr4)의 사이즈보다 더 크게 설정된다. 따라서, 제 5 스위칭소자(Tr5)와 제 4 스위칭소자(Tr4)가 모두 턴-온된 상태일 때, 리세트 노드(QB)는 상대적으로 사이즈가 더 큰 제 5 스위칭소자(Tr5)로부터 제공된 제 2 방전용전압(VSS2)에 의해 방전된다.

도 14는 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이다.

p번째 스테이지는, 도 14에 도시된 바와 같이, 풀업 스위칭소자(Pu), 풀다운 스위칭소자(Pd), 노이즈제거 스위칭소자(NR), 리세트제어부(RCB) 및 제어 스위칭소자(cTr)를 포함한다.

즉, 도 14에 도시된 p번째 스테이지는 앞서 설명된 도 3의 스테이지에 비하여 제어 스위칭소자(cTr)를 더 포함한다. 도 14의 나머지 구성 요소들은 도 3의 구성요소들과 동일하다.

p번째 스테이지에 구비된 제어 스위칭소자(cTr)는, 외부로부터의 제어펄스신호(Vext)에 따라 제어되며, 세트 노드(Q)와 제 1 방전용전원라인 사이에 접속된다. 즉, 이 제어 스위칭소자(cTr)는 제어펄스신호(Vext)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전원라인을 서로 연결시킨다. 제 1 방전용전원라인은 제 1 방전용전압(VSS1)을 전송한다. 여기서, 제어펄스신호(Vext)는 한 프레임 당 한 번 제어 스위칭소자(cTr)로 인가된다. 이 제어펄스신호(Vext)는, 첫 번째 스테이지로 공급되는 스타트 펄스가 대신 사용될 수 있다.

한편, 도 14의 리세트제어부(RCB)는, 앞서 설명된 도 4, 도 6, 도 7, 도 8, 도 10, 도 11 및 도 13에 도시된 리세트제어부(RCB)들 중 어느 하나와 동일한 구성을 가질 수 있다.

도 15는 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이다.

p번째 스테이지는, 도 15에 도시된 바와 같이, 풀업 스위칭소자(Pu), 풀다운 스위칭소자(Pd), 노이즈제거 스위칭소자(NR), 리세트제어부(RCB) 및 커패시터(C)를 포함한다.

즉, 도 15에 도시된 p번째 스테이지는 앞서 설명된 도 3의 스테이지에 비하여 커패시터(C)를 더 포함한다. 도 15의 나머지 구성 요소들은 도 3의 구성요소들과 동일하다.

p번째 스테이지에 구비된 커패시터(C)는, 세트 노드(Q)와 p번째 스테이지의 출력단자(OT)간에 접속된다.

한편, 도 15의 리세트제어부(RCB)는, 앞서 설명된 도 4, 도 6, 도 7, 도 8, 도 10, 도 11 및 도 13에 도시된 리세트제어부(RCB)들 중 어느 하나와 동일한 구성을 가질 수 있다.

도 16은 도 1의 p번째 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이다.

p번째 스테이지는, 도 16에 도시된 바와 같이, 풀업 스위칭소자(Pu), 풀다운 스위칭소자(Pd), 노이즈제거 스위칭소자(NR), 리세트제어부(RCB), 세트 스위칭소자(sTr) 및 리세트 스위칭소자(rTr)를 포함한다.

즉, 도 16에 도시된 p번째 스테이지는 앞서 설명된 도 3의 스테이지에 비하여 세트 스위칭소자(sTr) 및 리세트 스위칭소자(rTr)를 더 포함한다. 도 16의 나머지 구성 요소들은 도 3의 구성요소들과 동일하다.

p번째 스테이지에 구비된 세트 스위칭소자(sTr)는, p-u번째(u는 p보다 작은 자연수) 스테이지로부터의 p-u번째 스캔펄스(Vg(p-u))에 따라 제어되며, 충전용전원라인과 세트 노드(Q)간에 접속된다. 즉, 이 세트 스위칭소자(sTr)는 p-u번째 스테이지로부터 출력된 스캔펄스(Vg(p-u))에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 세트 노드(Q)를 서로 연결시킨다. 충전용전원라인은 충전용전압(VDD)을 전송한다.

p번째 스테이지에 구비된 리세트 스위칭소자(rTr)는, p+v번째(v는 자연수) 스테이지로부터의 p+v번째 스캔펄스(Vg(p+v))에 따라 제어되며, 세트 노드(Q)와 제 2 방전용전원라인간에 접속된다. 즉, 이 리세트 스위칭소자(rTr)는 p+v번째 스테이지로부터 출력된 스캔펄스(Vg(p+v))에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 2 방전용전원라인을 서로 연결시킨다. 제 2 방전용전원라인은 제 2 방전용전압(VSS2)을 전송한다.

상술된 u 및 v는, 예를 들어, 모두 1의 값이 될 수 있다. 그때, Vg(p-u)은 p-1번째 스테이지로부터의 스캔펄스를 의미하며, 그리고 Vg(p+v)은 p+1번째 스테이지로부터의 스캔펄스를 의미한다.

한편, 도 16의 리세트제어부(RCB)는, 앞서 설명된 도 4, 도 6, 도 7, 도 8, 도 10, 도 11 및 도 13에 도시된 리세트제어부(RCB)들 중 어느 하나와 동일한 구성을 가질 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

NR: 노이즈제거 스위칭소자 Pu: 풀업 스위칭소자
Pd: 풀다운 스위칭소자 RCB: 리세트제어부
CLK(#): 제 # 클럭펄스 Vg(#): #번째 스캔펄스
Q: 세트 노드 QB: 리세트 노드
VSS#: 제 # 방전용전압 OT: 출력단자

Claims

서로 다른 위상차를 갖는 적어도 2개의 클럭펄스들을 전송하는 적어도 2개의 클럭전송라인들과, 상기 클럭전송라인으로부터 클럭펄스를 공급받아 순차적으로 스캔펄스들을 출력하는 다수의 스테이지들을 포함하며;
p번째(p는 자연수) 스테이지는,
세트 노드의 전압에 따라 제어되며, 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 p번째 스테이지의 출력단자간에 접속된 풀업 스위칭소자;
리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 제 1 방전용전압을 전송하는 제 1 방전용전원라인간에 접속된 풀다운 스위칭소자;
상기 제 1 클럭펄스보다 앞선 위상을 가지며, 이 제 1 클럭펄스와 일부 중첩하며, 그리고 p-q번째 스테이지(q는 p보다 작은 자연수)의 풀업 스위칭소자에 공급되는 제 2 클럭펄스에 따라 제어되며, 상기 p-q번째 스테이지의 출력단자와 상기 p번째 스테이지의 세트 노드간에 접속되는 노이즈제거 스위칭소자; 및,
p+q번째 스테이지에 구비된 세트 노드의 전압이 로우논리에 해당하는 레벨일 때, 이 p+q번째 스테이지에 구비된 풀업 스위칭소자 및 노이즈제거 스위칭소자로 각각 공급되는 제 1 클럭펄스와 제 2 클럭펄스가 서로 중첩하는 전체 중첩 기간 동안, 또는 이 중첩 기간의 일부를 포함하는 기간 동안, 또는 상기 전체 중첩 기간을 포함하며 상기 전체 중첩 기간보다 더 긴 기간 동안, 상기 p번째 스테이지의 리세트 노드가 하이논리에 해당하는 레벨의 전압을 갖도록 제어하는 리세트제어부를 포함함을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간과, 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간이 서로 동일하거나; 또는,
상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간이, 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간보다 더 길거나; 또는,
상기 p번째 스테이지의 리세트 노드의 전압이 하이논리 레벨의 전압으로 유지되는 시간과 상기 p번째 스테이지의 풀업 스위칭소자로 공급되는 제 1 클럭펄스가 하이논리 레벨의 전압으로 유지되는 시간이 일부 중첩하는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 스위칭소자; 및,
상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 리세트 노드간에 접속된 커패시터를 포함함을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 및,
충전용전압에 따라 제어되며, 상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자; 및,
충전용전압에 따라 제어되며, 상기 풀업 스위칭소자로 인가되는 제 1 클럭펄스를 전송하는 클럭전송라인과 커패시터의 일측 단자간에 접속된 제 2 스위칭소자를 포함하며;
상기 커새피터의 타측 단자가 상기 리세트 노드에 접속된 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자;
충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자; 및,
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자를 포함함 을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자;
충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드간에 접속된 제 2 스위칭소자;
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 공통 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자;
상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드간에 접속된 제 4 스위칭소자; 및,
상기 제 3 스위칭소자에 공급되는 클럭펄스에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 5 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자;
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 리세트 노드간에 접속된 제 2 스위칭소자; 및,
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자를 포함하며;
상기 제 2 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스와 동일하거나 또는 이보다 앞선 위상을 갖는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지에 구비된 리세트제어부는,
상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 제 1 스위칭소자;
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 공통 노드간에 접속된 제 2 스위칭소자;
상기 클럭펄스들 중 어느 하나에 따라 제어되며, 상기 공통 노드와 제 2 방전용전원라인간에 접속된 제 3 스위칭소자;
상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전압을 전송하는 충전용전원라인과 상기 리세트 노드간에 접속된 제 4 스위칭소자; 및,
상기 제 3 스위칭소자에 인가되는 클럭펄스와 동일한 클럭펄스에 따라 제어되며, 상기 리세트 노드와 상기 제 2 방전용전원라인간에 접속된 제 5 스위칭소자를 포함하며;
상기 제 2 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스와 동일하거나 또는 이보다 앞선 위상을 갖는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지는,
상기 p-u번째(u는 p보다 작은 자연수) 스테이지로부터의 스캔펄스에 따라 제어되며, 충전용전압을 전송하는 충전용전원라인과 상기 세트 노드간에 접속된 세트 스위칭소자; 및,
상기 p+v번째(v는 자연수) 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인간에 접속된 리세트 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지는,
외부로부터의 제어펄스신호에 따라 제어되며, 상기 세트 노드와 상기 제 1 방전용전원라인 사이에 접속된 제어 스위칭소자를 더 포함하며; 그리고,
상기 제어펄스신호는 한 프레임 당 한 번 상기 제어 스위칭소자로 인가됨을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p번째 스테이지는,
상기 세트 노드와 상기 p번째 스테이지의 출력단자간에 접속된 커패시터를 더 포함함을 특징으로 하는 쉬프트 레지스터.
제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 제 3 스위칭소자로 공급되는 클럭펄스가, 상기 p번째 스테이지로 공급되는 제 1 클럭펄스보다 뒤처진 위상을 가짐과 아울러 이 제 1 클럭펄스와 중첩하지 않는 것을 특징으로 하는 쉬프트 레지스터.
제 1 항에 있어서,
상기 p-q번째 스테이지는, 상기 제 2 클럭펄스를 이용하여 p-q번째 스캔펄스를 생성함을 특징으로 하는 쉬프트 레지스터.