KR101441392B1 - 쉬프트 레지스터를 갖는 표시장치 - Google Patents

쉬프트 레지스터를 갖는 표시장치 Download PDF

Info

Publication number
KR101441392B1
KR101441392B1 KR1020080036006A KR20080036006A KR101441392B1 KR 101441392 B1 KR101441392 B1 KR 101441392B1 KR 1020080036006 A KR1020080036006 A KR 1020080036006A KR 20080036006 A KR20080036006 A KR 20080036006A KR 101441392 B1 KR101441392 B1 KR 101441392B1
Authority
KR
South Korea
Prior art keywords
switching element
output
pulse
supplied
stage
Prior art date
Application number
KR1020080036006A
Other languages
English (en)
Other versions
KR20090110483A (ko
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080036006A priority Critical patent/KR101441392B1/ko
Publication of KR20090110483A publication Critical patent/KR20090110483A/ko
Application granted granted Critical
Publication of KR101441392B1 publication Critical patent/KR101441392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 잔상을 방지할 수 있는 쉬프트 레지스터를 갖는 표시장치에 관한 것으로, 상기 쉬프트 레지스터가 A출력단자를 통해 A출력펄스를 출력하는 A회로부, B출력단자를 통해 B출력펄스를 출력하는 B회로부, 및 상기 A회로부로부터의 A출력펄스와 상기 B회로부로부터의 B출력펄스를 순차적으로 출력하여 해당 게이트 라인에 공급하는 C출력단자를 포함하는 다수의 스테이지들을 포함하며; 각 스테이지의 A출력부는 전단 스테이지로부터의 A출력펄스에 따라 세트되고 후단 스테이지로부터의 A출력펄스에 따라 리세트되며; 각 스테이지의 B출력부는 전단 스테이지로부터의 B출력펄스에 따라 세트되고 후단 스테이지로부터의 B출력펄스에 따라 리세트되며; 상기 스테이지의 C출력단자로부터의 A출력펄스가 게이트 라인에 공급될 때 상기 게이트 라인에 접속된 화소들이 실제 표시하고자 하는 실 데이터를 공급받으며, 상기 스테이지의 C출력단자로부터의 B출력펄스가 상기 게이트 라인에 공급될 때 상기 게이트 라인에 접속된 화소가 블랙화상을 표시하기 위한 블랙 데이터를 공급받는 것을 특징으로 한다.
액정표시장치, 실 데이터, 블랙 데이터, 잔상, 쉬프트 레지스터

Description

쉬프트 레지스터를 갖는 표시장치{A DISPLAY DEVICE HAVING A SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 잔상을 방지할 수 있는 쉬프트 레지스터를 갖는 표시장치에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전극에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 화소들을 1라인분씩 순차적으로 구동한다. 여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
액정표시장치는 그 구동주파수가 높아지면 화면에 잔상이 발생하는 문제점을 갖는다.
종래의 쉬프트 레지스터는 게이트 라인들을 순차적으로 구동시킬 뿐 상기 잔상을 제거하기 위한 구동을 하지 않기 때문에 액정표시장치의 화질을 향상시킬 수 없었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 화소에 순차적으로 실 화상과 블랙 화상을 공급하되, 이 실 화상이 표시되는 기간 및 상기 블랙 화상이 표시되는 기간마다 상기 화소를 구동시킬 수 있는 쉬프트 레지스터를 갖는 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터를 갖는 표시장치는, 상기 쉬프트 레지스터가 A출력단자를 통해 A출력펄스를 출력하는 A회로부, B출력단자를 통해 B출력펄스를 출력하는 B회로부, 및 상기 A회로부로부터의 A출력펄스와 상기 B회로부로부터의 B출력펄스를 순차적으로 출력하여 해당 게이트 라인에 공급하는 C출력단자를 포함하는 다수의 스테이지들을 포함하며; 각 스테이지의 A출력부는 전단 스테이지로부터의 A출력펄스에 따라 세트되고 후단 스테이지로부터의 A출력펄스에 따라 리세트되며; 각 스테이지의 B출력부는 전단 스테이지로부터의 B출력펄스에 따라 세트되고 후단 스테이지로부터의 B출력펄스에 따라 리세트되며; 상기 스테이지의 C출력단자로부터의 A출력펄스가 게이트 라인에 공급될 때 상기 게이트 라인에 접속된 화소들이 실제 표시하고자 하는 실 데이터를 공급받으며, 상기 스테이지의 C출력단자로부터의 B출력펄스가 상기 게이트 라인에 공급될 때 상기 게이트 라인에 접속된 화소가 블랙화상을 표시하기 위한 블랙 데이터를 공급받는 것을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터를 갖는 표시장치는 다음과 같은 효과를 갖는다.
본 발명에 따른 쉬프트 레지스터를 갖는 표시장치는 화소에 실 화상이 공급되는 기간에 상기 화소가 접속된 게이트 라인을 스캐닝하고, 이후 상기 화소에 블랙 화상이 공급되는 기간에 상기 게이트 라인을 한 번 더 스캐닝함으로써 상기 화소에 실 화상과 블랙 화상이 교번적으로 표현되도록 한다. 따라서, 상기 화소들에 의해서 이루어지는 화면에서의 잔상을 방지할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 표시장치의 쉬프트 레지스터를 나타낸 도면이며, 도 2는 도 1의 각 스테이지에 공급되는 클럭펄스 및 세트 노드의 전압을 나타낸 도면이며, 그리고 도 3은 도 1의 각 스테이지로부터의 출력되는 스캔펄스의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, n개의 스테이지들(ST1 내지 STn)을 포함한다.
여기서, 각 스테이지들(STk)은 A회로부(SiA), B회로부(SiB), A출력단자(a), B출력단자(b), 및 C출력단자(c)를 포함한다. 여기서, k 및 i는 자연수이다.
상기 A회로부(SiA)는 A출력단자(a)를 통해 출력펄스를 출력하고, B회로부(SiB)는 B출력단자(b)를 통해 B출력펄스(VgkB)를 출력하며, 상기 C출력단자(c)는 A회로부(SiA)로부터의 A출력펄스(VgkA)와 B회로부(SiB)로부터의 B출력펄스(VgkB)를 순차적으로 출력하고 해당 게이트 라인에 공급한다.
각 스테이지(STk)의 A출력단자(a)를 통해 출력되는 A출력펄스(VgkA)는 각 스테이지(STk)의 A회로부(SiA)를 세트 또는 리세트 시키기 위한 캐리펄스이고, 각 스테이지(STk)의 B출력단자(b)를 통해 출력되는 B출력펄스(VgkB)는 각 스테이지(STk)의 B회로부(SiB)를 세트 또는 리세트 시키기 위한 캐리펄스이며, 각 스테이지(STk)의 C출력단자(c)를 통해 출력되는 A출력펄스(VgkA) 및 B출력펄스(VgkB)는 해당 게이트 라인을 구동하기 위한 스캔펄스이다.
각 스테이지(STk)의 A회로부(SiA)는 전단 스테이지로부터의 A출력펄스(VgkA) 에 따라 세트되고 후단 스테이지로부터의 A출력펄스(VgkA)에 따라 리세트되며, 각 스테이지(STk)의 B회로부(SiB)는 전단 스테이지로부터의 B출력펄스(VgkB)에 따라 세트되고 후단 스테이지로부터의 B출력펄스(VgkB)에 따라 리세트된다.
즉, 제 k 스테이지(STk)에 구비된 A회로부(SiA)는 제 k-2 스테이지에 구비된 A회로부(SiA)로부터의 A출력펄스(VgkA)에 응답하여 세트된 후, A출력펄스(VgkA)를 출력한다. 이에 따라 제 1 스테이지(ST1)부터 제 n 스테이지(STn)에 구비된 제 1 A회로부(S1A) 내지 제 n A회로부(SnA)는 순차적으로 A출력펄스(VgkA)들 출력한다.
그리고, 제 k 스테이지(STk)에 구비된 B회로부(SiB)는 제 k-2 스테이지에 구비된 B회로부(SiB)로부터의 B출력펄스(VgkB)에 응답하여 세트된 후, B출력펄스(VgkB)를 출력한다. 이에 따라 제 1 스테이지(ST1)부터 제 n 스테이지(STn)에 구비된 제 1 B회로부(S1B) 내지 제 n B회로부(SnB)는 순차적으로 B출력펄스(VgkB)들 출력한다.
이때, 제 1 및 제 2 스테이지(ST1, ST2)는 타이밍 콘트롤러로부터의 A스타트 펄스(VstA) 및 B스타트 펄스(VstB)를 공급받아 세트된다. 다시 말하여, 제 1 및 제 2 스테이지(ST1, ST2)에 구비된 각 A회로부(SiA)는 A스타트 펄스(VstA)에 의해 세트되며, 제 1 및 제 2 스테이지(ST1, ST2)에 구비된 각 B회로부(SiB)는 B스타트 펄스(VstB)에 의해 세트된다.
여기서, 상기 A스타트 펄스(VstA)는 B스타트 펄스(VstB)보다 앞서 출력된다. 이에 따라, 각 스테이지(STk)의 A회로부(SiA)가 B회로부(SiB)보다 먼저 구동된다. 한편, 상기 A스타트 펄스(VstA)를 B스타트 펄스(VstB)보다 지연시켜 출력시킴으로 써 각 스테이지(STk)의 B회로부(SiB)가 A회로부(SiA)보다 먼저 구동되게 하는 것도 가능하다.
하나의 스테이지에 구비된 A회로부(SiA)와 B회로부(SiB)의 출력타이밍은 동일하지 않다. 즉, 하나의 스테이지에 구비된 A회로부(SiA) 및 B회로부(SiB)에 있어서, 상기 A회로부(SiA)가 먼저 A출력펄스(VgkA)를 출력하고, 이후 B회로부(SiB)가 B출력펄스(VgkB)를 출력할 수 있으며, 반대로 상기 B회로부(SiB)가 A회로부(SiA)보다 먼저 출력펄스를 출력하는 것도 가능하다.
상기 하나의 스테이지에 구비된 A회로부(SiA)로부터의 A출력펄스(VgkA)와 B회로부(SiB)로부터의 B출력펄스(VgkB)는 그 펄스폭이 서로 중첩되지 않는다. 즉, 상기 B회로부(SiB)로부터의 B출력펄스(VgkB)는 상기 A회로부(SiA)로부터의 A출력펄스(VgkA)가 완전히 하이상태에서 로우상태로 천이된 후 로우상태에서 하이상태로 천이하기 시작한다.
각 스테이지(STk)의 C출력단자(c)에는 상기 A회로부(SiA)로부터의 A출력펄스(VgkA) 및 B회로부(SiB)로부터의 B출력펄스(VgkB)가 순차적으로 공급된다. 이 C출력단자(c)는 게이트 라인에 접속된다. 즉, 제 k 스테이지(STk)의 C출력단자(c)는 제 k 게이트 라인에 접속된다.
제 k 스테이지(STk)의 C출력단자(c)로부터의 A출력펄스(VgkA)가 게이트 라인에 공급될 때 상기 제 k 게이트 라인에 접속된 화소들은 실제 표시하고자 하는 실 데이터(A; real data)를 공급받으며, 상기 제 k 스테이지(STk)의 C출력단자(c)로부터의 B출력펄스(VgkB)가 상기 제 k 게이트 라인에 공급될 때 상기 제 k 게이트 라 인에 접속된 화소들은 블랙화상을 표시하기 위한 블랙 데이터(B; black data)를 공급받는다.
반대로, 제 k 스테이지(STk)의 C출력단자(c)로부터의 B출력펄스(VgkB)가 게이트 라인에 공급될 때 상기 제 k 게이트 라인에 접속된 화소들은 실제 표시하고자 하는 실 데이터(A)를 공급받으며, 상기 제 k 스테이지(STk)의 C출력단자(c)로부터의 A출력펄스(VgkA)가 상기 제 k 게이트 라인에 공급될 때 상기 제 k 게이트 라인에 접속된 화소들이 블랙화상을 표시하기 위한 블랙 데이터(B)를 공급받는 것도 가능하다.
이를 위해, 액정표시장치에 구비된 데이터 드라이버는 상기 각 화소에 접속된 데이터 라인에 실 데이터(A)와 블랙 데이터(B)를 교번적으로 공급한다.
임의의 하나의 게이트 라인에 접속된 화소들 각각은 A출력펄스(VgkA)의 하이상태로의 유지기간동안 3개의 데이터를 순차적으로 공급받는다. 즉, 도 3에 도시된 바와 같이, 하이상태의 유지기간 중 첫 번째 기간(d1)동안 제 1 실 데이터(A)를 공급받으며, 두 번째 기간(d2)동안 블랙 데이터(B)를 공급받으며, 마지막 세 번째 기간(d3)동안 제 2 실 데이터(A)를 공급받는다. 이때 상기 첫 번째 기간(d1)동안에 공급된 제 1 실 데이터(A)는 해당 화소에 대응되는 실 데이터(A)가 아닌 프리 차지(pre-charge)용 데이터로서 각 화소는 이 첫 번째 기간(d1)동안에 공급되는 제 1 실 데이터(A)에 의해 프리 차지되며, 세 번째 기간(d3)동안에 공급되는 제 2 실 데이터(A)를 이용하여 최종적으로 원래의 화상을 표시하게 된다.
또한, 상기 임의의 하나의 게이트 라인에 접속된 화소들 각각은 B출력펄 스(VgkB)의 하이상태로의 유지기간동안 3개의 데이터를 순차적으로 공급받는다. 즉, 도 3에 도시된 바와 같이, 하이상태의 유지기간 중 첫 번째 기간(d1)동안 제 1 블랙 데이터(B)를 공급받으며, 두 번째 기간(d2)동안 실 데이터(A)를 공급받으며, 마지막 세 번째 기간(d3)동안 제 2 블랙 데이터(B)를 공급받는다. 이때 상기 두 번째 기간(d2)동안에 공급된 실 데이터(A)는 세 번째 기간(d3)동안에 공급되는 제 2 블랙 데이터(B)를 이용하여 최종적으로 블랙 화상을 표시하게 된다.
각 스테이지(STk)의 A회로부(SiA)는 펄스폭이 중첩되도록 순차적으로 출력되는 다수의 A클럭펄스(CLKjA)들을 공급받아 상기 A출력펄스(VgkA)를 생성하며, 각 스테이지(STk)의 B회로부(SiB)는 펄스폭이 중첩되도록 순차적으로 출력되는 다수의 B클럭펄스(CLKjB)들을 공급받아 상기 B출력펄스(VgkB)를 생성한다. 여기서, 상기 A클럭펄스(CLKjA)와 B클럭펄스(CLKjB)는 서로 교번적으로 출력된다. 즉, 도 2에 도시된 바와 같이, 제 1 A클럭펄스(CLK1A) -> 제 1 B클럭펄스(CLK1B) -> 제 2 A클럭펄스(CLK2A) -> 제 2 B클럭펄스(CLK2B) -> 제 3 A클럭펄스(CLK3A) -> 제 3 B클럭펄스(CLK3B) -> 제 4 A클럭펄스(CLK4A) -> 제 4 B클럭펄스(CLK4B) 순서로 출력된다. 이 제 4B 클럭펄스 다음에는 다시 제 1 클럭펄스부터 다시 출력된다. 즉, 상기 A클럭펄스(CLKjA)들 및 B클럭펄스(CLKjB)들은 순환하면서 출력된다. 여기서, j는 자연수이다.
각 스테이지(STk)는 상기 4종의 A클럭펄스(CLKjA)들 중 서로 다른 위상을 갖는 3종의 A클럭스들과 4종의 B클럭펄스(CLKjB)들 중 서로 다른 위상을 갖는 3종의 B클럭펄스(CLKjB)들을 공급받는 바, 상기 3종의 A클럭펄스(CLKjA)들은 A회로 부(SiA)에 공급되며, 상기 3종의 B클럭펄스(CLKjB)들은 B회로부(SiB)에 공급된다.
상기 클럭펄스의 수는 스테이지의 구성에 따라 얼마든지 가변 가능하며, 본 발명에서는 설명의 편의상 서로 다른 위상을 갖는 8종의 클럭펄스(제 1 내지 제 4 A클럭펄스(CLK4A), 제 1 내지 제 4 B클럭펄스(CLK4B))를 사용하여 설명하기로 한다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 각 스테이지(STk)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 임의의 스테이지의 회로구성을 나타낸 도면이다.
도 4의 제 k 스테이지(STk)에 공급되는 A클럭펄스(CLKjA) 및 B클럭펄스(CLKjB)는 상기 제 k 스테이지(STk)가 제 3 스테이지(ST3)일 경우의 예를 나타낸 것이다.
제 k 스테이지(STk)에 구비된 A회로부(SkA)는, 도 4에 도시된 바와 같이, 제 1 내지 제 3 A스위칭소자(Tr1A 내지 Tr3A), A풀업 스위칭소자(TrpuA), A캐리출력 스위칭소자(TrcA), 그리고 A풀다운 스위칭소자(TrpdA)를 포함한다.
제 1 A스위칭소자(Tr1A)는 제 k-2 스테이지의 A출력단자(a)로부터의 A출력펄스(VgkA)에 따라 턴-온/오프되며, 턴-온시 충전용 전압(VD)을 전송하는 충전전원라인과 A세트 노드(NA)간을 접속시킨다. 단, 제 1 및 제 2 스테이지(ST1, ST2)에 구 비된 각 제 1 A스위칭소자(Tr1A)는 A출력펄스(VgkA) 대신 타이밍 콘트롤러로부터의 A스타트 펄스(VstA)에 따라 턴-온/오프된다.
제 2 A스위칭소자(Tr2A)는 제 k+2 스테이지의 A출력단자(a)로부터의 A출력펄스(VgkA)에 따라 턴-온/오프되며, 턴-온시 방전용 전압(VL)을 전송하는 방전전원라인과 상기 A세트 노드(NA)간을 접속시킨다. 단, 제 n 및 제 n-1 스테이지에 구비된 각 제 2 A스위칭소자(Tr2A)는 A출력펄스(VgkA) 대신 타이밍 콘트롤러로부터의 A스타트 펄스(VstA)에 따라 턴-온/오프된다.
A풀업 스위칭소자(TrpuA)는 상기 A세트 노드(NA)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스(CLKjA)들 중 어느 하나를 A출력펄스(VgkA)로서 출력하고, 이를 C출력단자(c)를 통해 제 k 게이트 라인에 공급한다.
A캐리출력 스위칭소자(TrcA)는 상기 A세트 노드(NA)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스(CLKjA)들 중 어느 하나를 A출력펄스(VgkA)로서 출력하고, 이를 A출력단자(a)를 통해 제 k+2 스테이지의 A회로부(SiA) 및 제 k-2 스테이지의 A회로부(SiA)에 공급한다.
A풀다운 스위칭소자(TrpdA)는 상기 A클럭펄스(CLKjA)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압(VL)을 출력하고, 이를 상기 C출력단자(c)를 통해 상기 제 k 게이트 라인에 공급한다.
제 3 A스위칭소자(Tr3A)는 상기 A클럭펄스(CLKjA)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k-1 스테이지의 C출력단자(c)에 접속된 제 k-1 게이트 라인과 상기 A세트 노드(NA)간을 접속시킨다. 단, 제 1 및 제 2 스테이지(ST1, ST2)에 구비된 제 3 A스위칭소자(Tr3A)의 드레인단자에는 상기 제 k-1 게이트 라인으로부터의 신호 대신에 상기 타이밍 콘트롤러로부터의 A스타트 펄스(VstA)가 공급된다.
여기서, 상기 제 3 A스위칭소자(Tr3A)에 공급되는 A클럭펄스(CLKjA)와 제 k-1 게이트 라인에 공급된 A출력펄스(VgkA)가 일 기간동안 동기되며; 상기 A풀업 스위칭소자(TrpuA)에 공급되는 A클럭펄스(CLKjA)와 상기 A캐리출력 스위칭소자(TrcA)에 공급되는 A클럭펄스(CLKjA)가 서로 동일한 클럭펄스이며; 상기 제 3 A스위칭소자(Tr3A)에 공급되는 A클럭펄스(CLKjA)와, 상기 A풀다운 스위칭소자(TrpdA)에 공급되는 A클럭펄스(CLKjA)와, 상기 A캐리출력 스위칭소자(TrcA)에 공급되는 A클럭펄스(CLKjA)는 서로 다른 클럭펄스이다.
제 k 스테이지(STk)에 구비된 B회로부(SiB)는 제 1 내지 제 3 B스위칭소자(Tr3B), B풀업 스위칭소자(TrpuB), B캐리출력 스위칭소자(TrcB), 그리고 B풀다운 스위칭소자(TrpdB)를 포함한다.
제 1 B스위칭소자(Tr1B)는 제 k-2 스테이지의 B출력단자(b)로부터의 B출력펄스(VgkB)에 따라 턴-온/오프되며, 턴-온시 상기 충전전원라인과 B세트 노드(NB)간을 접속시킨다. 단, 제 1 및 제 2 스테이지(ST1, ST2)에 구비된 각 제 1 B스위칭소자(Tr1B)는 B출력펄스(VgkB) 대신 타이밍 콘트롤러로부터의 B스타트 펄스(VstB)에 따라 턴-온/오프된다.
제 2 B스위칭소자(Tr2B)는 제 k+2 스테이지의 B출력단자(b)로부터의 B출력펄스(VgkB)에 따라 턴-온/오프되며, 턴-온시 상기 방전전원라인과 상기 B세트 노 드(NB)간을 접속시킨다. 단, 제 n 및 제 n-1 스테이지에 구비된 각 제 2 B스위칭소자(Tr2B)는 B출력펄스(VgkB) 대신 타이밍 콘트롤러로부터의 B스타트 펄스(VstB)에 따라 턴-온/오프된다.
B풀업 스위칭소자(TrpuB)는 상기 B세트 노드(NB)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스(CLKjB)들 중 어느 하나를 B출력펄스(VgkB)로서 출력하고, 이를 C출력단자(c)를 통해 제 k 게이트 라인에 공급한다.
B캐리출력 스위칭소자(TrcB)는 상기 B세트 노드(NB)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스(CLKjB)들 중 어느 하나를 B출력펄스(VgkB)로서 출력하고, 이를 B출력단자(b)를 통해 제 k+2 스테이지의 B회로부(SiB) 및 제 k-2 스테이지의 B회로부(SiB)에 공급한다.
B풀다운 스위칭소자(TrpdB)는 상기 B클럭펄스(CLKjB)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압(VL)을 출력하고, 이를 상기 C출력단자(c)를 통해 상기 제 k 게이트 라인에 공급한다.
제 3 B스위칭소자(Tr3B)는 상기 B클럭펄스(CLKjB)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 제 k-1 게이트 라인과 상기 B세트 노드(NB)간을 접속시킨다. 단, 제 1 및 제 2 스테이지(ST1, ST2)에 구비된 제 3 B스위칭소자(Tr3B)의 드레인단자에는 상기 제 k-1 게이트 라인으로부터의 신호 대신에 상기 타이밍 콘트롤러로부터의 B스타트 펄스(VstB)가 공급된다.
여기서, 상기 제 3 B스위칭소자(Tr3B)에 공급되는 B클럭펄스(CLKjB)와 제 k-1 게이트 라인에 공급된 B출력펄스(VgkB)가 일 기간동안 동기되며; 상기 B풀업 스 위칭소자(TrpuB)에 공급되는 B클럭펄스(CLKjB)와 상기 B캐리출력 스위칭소자(TrcB)에 공급되는 B클럭펄스(CLKjB)가 서로 동일한 클럭펄스이며; 상기 제 3 B스위칭소자(Tr3B)에 공급되는 B클럭펄스(CLKjB)와, 상기 B풀다운 스위칭소자(TrpdB)에 공급되는 B클럭펄스(CLKjB)와, 상기 B캐리출력 스위칭소자(TrcB)에 공급되는 B클럭펄스(CLKjB)가 서로 다른 클럭펄스이며; 상기 A캐리출력 스위칭소자(TrcA)에 공급되는 A클럭펄스(CLKjA)와 B풀다운 스위칭소자(TrpdB)에 공급되는 B클럭펄스(CLKjB)의 펄스폭이 서로 중첩되지 않으며; 상기 B캐리출력 스위칭소자(TrcB)에 공급되는 B클럭펄스(CLKjB)와 A풀다운 스위칭소자(TrpdA)에 공급되는 A클럭펄스(CLKjA)의 펄스폭은 서로 중첩되지 않는다.
각 스테이지(STk)에서의 A회로부(SiA)에 공급되는 세 종류의 A클럭펄스(CLKjA)들 중 순서상 가장 빠른 A클럭펄스(CLKjA)는 제 3 A스위칭소자(Tr3A)의 드레인단자에 공급되는 A클럭펄스(CLKjA)이며, 두 번째로 빠른 A클럭펄스(CLKjA)는 A풀업 스위칭소자(TrpuA)의 드레인단자에 공급되는 A클럭펄스(CLKjA)이며, 세 번째로 빠른 A클럭펄스(CLKjA)는 A풀다운 스위칭소자(TrpdA)의 게이트단자에 공급되는 A클럭펄스(CLKjA)이다.
구체적으로, 제 4k+1 스테이지의 제 3 A스위칭소자(Tr3A)의 게이트단자에는 제 4 A클럭펄스(CLK4A)가 공급되며, 제 4k+2 스테이지의 제 3 A스위칭소자(Tr3A)의 게이트단자에는 제 1 A클럭펄스(CLK1A)가 공급되며, 제 4k+3 스테이지의 제 3 A스위칭소자(Tr3A)의 게이트단자에는 제 2 A클럭펄스(CLK2A)가 공급되며, 제 4k+4 스테이지의 제 3 A스위칭소자(Tr3A)의 게이트단자에는 제 3 A클럭펄스(CLK3A)가 공급 된다.
제 4k+1 스테이지의 A풀업 스위칭소자(TrpuA)의 게이트단자에는 제 1 A클럭펄스(CLK1A)가 공급되며, 제 4k+2 스테이지의 A풀업 스위칭소자(TrpuA)의 게이트단자에는 제 2 A클럭펄스(CLK2A)가 공급되며, 제 4k+3 스테이지의 A풀업 스위칭소자(TrpuA)의 게이트단자에는 제 3 A클럭펄스(CLK3A)가 공급되며, 제 4k+4 스테이지의 A풀업 스위칭소자(TrpuA)의 게이트단자에는 제 4 A클럭펄스(CLK4A)가 공급된다.
제 4k+1 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 3 A클럭펄스(CLK3A)가 공급되며, 제 4k+2 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 4 A클럭펄스(CLK4A)가 공급되며, 제 4k+3 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 1 A클럭펄스(CLK1A)가 공급되며, 제 4k+4 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 2 A클럭펄스(CLK2A)가 공급된다.
이와 마찬가지로, 각 스테이지(STk)에서의 B회로부(SiB)에 공급되는 세 종류의 B클럭펄스(CLKjB)들 중 순서상 가장 빠른 B클럭펄스(CLKjB)는 제 3 B스위칭소자(Tr3B)의 드레인단자에 공급되는 B클럭펄스(CLKjB)이며, 두 번째로 빠른 B클럭펄스(CLKjB)는 B풀업 스위칭소자(TrpuB)의 드레인단자에 공급되는 B클럭펄스(CLKjB)이며, 세 번째로 빠른 B클럭펄스(CLKjB)는 B풀다운 스위칭소자(TrpdB)의 게이트단자에 공급되는 B클럭펄스(CLKjB)이다.
구체적으로, 제 4k+1 스테이지의 제 3 B스위칭소자(Tr3B)의 게이트단자에는 제 4 B클럭펄스(CLK4B)가 공급되며, 제 4k+2 스테이지의 제 3 B스위칭소자(Tr3B)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되며, 제 4k+3 스테이지의 제 3 B스위칭소자(Tr3B)의 게이트단자에는 제 2 B클럭펄스(CLK2B)가 공급되며, 제 4k+4 스테이지의 제 3 B스위칭소자(Tr3B)의 게이트단자에는 제 3 B클럭펄스(CLK3B)가 공급된다.
제 4k+1 스테이지의 B풀업 스위칭소자(TrpuB)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되며, 제 4k+2 스테이지의 B풀업 스위칭소자(TrpuB)의 게이트단자에는 제 2 B클럭펄스(CLK2B)가 공급되며, 제 4k+3 스테이지의 B풀업 스위칭소자(TrpuB)의 게이트단자에는 제 3 B클럭펄스(CLK3B)가 공급되며, 제 4k+4 스테이지의 B풀업 스위칭소자(TrpuB)의 게이트단자에는 제 4 B클럭펄스(CLK4B)가 공급된다.
제 4k+1 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 3 B클럭펄스(CLK3B)가 공급되며, 제 4k+2 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 4 B클럭펄스(CLK4B)가 공급되며, 제 4k+3 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되며, 제 4k+4 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 2 B클럭펄스(CLK2B)가 공급된다.
상기 충전용 전압(VD)은 주로 각 스테이지(STk)(ST1 내지 STn)의 세트 노드들을 충전시키는데 사용되며, 상기 방전용 전압(VL)은 주로 각 스테이지(STk)(ST1 내지 STn)의 세트 노드들 및 C출력단자(c)를 방전시키는데 사용된다.
상기 충전용 전압(VD) 및 방전용 전압(VL)은 모두 직류 전압으로서, 상기 충전용 전압(VD)은 정극성을 나타내며, 상기 방전용 전압(VL)은 부극성을 나타낸다. 한편, 상기 방전용 전압(VL)은 접지전압이 될 수 있다.
이와 같이 구성된 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
먼저, 하이상태의 A스타트 펄스(VstA)가 제 1 스테이지(ST1)의 제 1 A스위칭소자(Tr1A)의 게이트단자에 공급되어, 상기 제 1 A스위칭소자(Tr1A)가 턴-온된다. 그러면, 상기 턴-온된 제 1 A스위칭소자(Tr1A)를 통해 충전용 전압(VD)이 A세트 노드(NA)에 공급된다. 또한, 상기 A스타트 펄스(VstA)가 제 3 A스위칭소자(Tr3A)의 게이트단자에 공급되고, 이 A스타트 펄스(VstA)에 동기된 제 4 A클럭펄스(CLK4A)가 제 3 A스위칭소자(Tr3A)의 드레인단자에 공급됨에 따라 상기 제 3 A스위칭소자(Tr3A)는 턴-온되어 상기 하이상태의 A스타트 펄스(VstA)를 상기 A세트 노드(NA)에 공급한다. 이에 따라 상기 A세트 노드(NA)가 충전되고, 상기 A세트 노드(NA)에 게이트단자를 통해 접속된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)가 턴-온된다. 즉, 상기 제 1 스테이지(ST1)의 A회로부(SiA)가 세트된다.
이와 마찬가지 방식으로, 상기 제 2 스테이지(ST2)의 A회로부(SiA)의 A세트 노드(NA)도 충전되어 상기 제 2 스테이지(ST2)의 A세트 노드(NA)에 게이트단자를 통해 접속된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)가 턴-온된다. 이때, 제 2 스테이지(ST2)의 제 3 A스위칭소자(Tr3A)의 게이트단자에는 제 1 A클럭펄스(CLK1A)가 공급되기 때문에, 상기 제 2 스테이지(ST2)의 제 3 A스위칭소자(Tr3A)는 제 1 스테이지(ST1)의 제 3 A스위칭소자(Tr3A)보다 약간 늦게 턴-온된다.
이후, A스타트 펄스(VstA) 및 제 4 A클럭펄스(CLK4A)가 로우상태로 되어 상 기 제 1 스테이지(ST1)의 A세트 노드(NA)가 플로팅상태로 된다. 그리고, 제 1 스테이지(ST1)의 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)의 각 게이트단자에 제 1 A클럭펄스(CLK1A)가 공급됨에 따라 상기 제 1 스테이지(ST1)의 A세트 노드(NA)의 전압이 부트스트랩핑된다. 이때, 상기 턴-온상태인 제 1 스테이지(ST1)의 A풀업 스위칭소자(TrpuA)는 상기 제 1 A클럭펄스(CLK1A)를 제 1 A출력펄스(VgkA)로서 출력하고, 이를 C출력단자(c)를 통해 제 1 게이트 라인에 공급한다. 이에 따라, 상기 제 1 게이트 라인에 접속된 화소들이 활성화되고, 이 활성화된 화소들은 데이터 드라이버로부터 공급되는 실 데이터(A)에 의해 실 화상을 표시한다. 또한, 상기 턴-온상태인 제 1 스테이지(ST1)의 A캐리출력 스위칭소자(TrcA)는 상기 제 1 A클럭펄스(CLK1A)를 제 1 A출력펄스(VgkA)로서 출력하고, 이를 A출력단자(a)를 통해 제 3 스테이지(ST3)의 A회로부(SiA)에 공급한다. 이에 따라 제 3 스테이지(ST3)의 A세트 노드(NA)가 충전된다. 즉, 상기 제 3 스테이지(ST3)의 A회로부(SiA)가 세트된다.
이후 세트 상태인 제 2 스테이지(ST2)에 구비된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)의 각 게이트 단자에 제 2 A클럭펄스(CLK2A)가 공급됨에 따라, 상기 A풀업 스위칭소자(TrpuA)는 제 2 A출력펄스(VgkA)를 제 2 게이트 라인에 공급한다. 따라서, 제 2 게이트 라인에 접속된 화소들이 실 화상을 표시한다. 또한, 상기 제 2 스테이지(ST2)에 구비된 A캐리출력 스위칭소자(TrcA)는 제 2 A출력펄스(VgkA)를 제 4 스테이지(ST4)에 공급하여 상기 제 4 스테이지(ST4)의 A회로부(SiA)를 세트시킨다.
다음으로, 세트 상태인 제 3 스테이지(ST3)에 구비된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)의 각 게이트 단자에 제 3 A클럭펄스(CLK3A)가 공급됨에 따라, 상기 A풀업 스위칭소자(TrpuA)는 제 3 A출력펄스(VgkA)를 제 3 게이트 라인에 공급한다. 따라서, 제 3 게이트 라인에 접속된 화소들이 실 화상을 표시한다. 또한, 상기 제 3 스테이지(ST3)에 구비된 A캐리출력 스위칭소자(TrcA)는 제 3 A출력펄스(VgkA)를 제 5 스테이지(ST5)에 공급하여 상기 제 5 스테이지(ST5)의 A회로부(SiA)를 세트시킴과 아울러 상기 제 3 A출력펄스(VgkA)를 제 1 스테이지(ST1)의 A회로부(SiA)에 공급하여 상기 제 1 스테이지(ST1)의 A회로부(SiA)를 리세트시킨다. 즉, 상기 제 3 A출력펄스(VgkA)는 제 1 스테이지(ST1)의 제 2 A스위칭소자(Tr2A)의 게이트단자에 공급되어 상기 제 2 A스위칭소자(Tr2A)를 턴-온시킨다. 그러면, 상기 턴-온된 제 2 A스위칭소자(Tr2A)를 통해 방전용 전압(VL)이 상기 제 1 스테이지(ST1)의 A세트 노드(NA)에 공급된다. 또한, 상기 제 3 A출력펄스(VgkA)에 동기된 제 3 A클럭펄스(CLK3A)가 상기 제 1 스테이지(ST1)의 A풀다운 스위칭소자(TrpdA)의 게이트단자에도 공급됨에 따라 상기 A풀다운 스위칭소자(TrpdA)도 턴-온되며, 이 턴-온되 A풀다운 스위칭소자(TrpdA)를 통해 방전용 전압(VL)이 상기 제 1 스테이지(ST1)의 A세트 노드(NA)에 공급된다. 이에 따라 상기 A세트 노드(NA)가 방전되고, 이 방전된 A세트 노드(NA)에 게이트단자를 통해 접속된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)가 턴-오프된다.
다음으로, 세트 상태인 제 4 스테이지(ST4)에 구비된 A풀업 스위칭소 자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)의 각 게이트 단자에 제 4 A클럭펄스(CLK4A)가 공급됨에 따라, 상기 A풀업 스위칭소자(TrpuA)는 제 4 A출력펄스(VgkA)를 제 4 게이트 라인에 공급한다. 따라서, 제 4 게이트 라인에 접속된 화소들이 실 화상을 표시한다. 또한, 상기 제 4 스테이지(ST4)에 구비된 A캐리출력 스위칭소자(TrcA)는 제 4 A출력펄스(VgkA)를 제 6 스테이지(ST6)에 공급하여 상기 제 6 스테이지(ST6)의 A회로부(SiA)를 세트시킴과 아울러 상기 제 4 A출력펄스(VgkA)를 제 1 스테이지(ST1)의 A회로부(SiA)에 공급하여 상기 제 2 스테이지(ST2)의 A회로부(SiA)를 리세트시킨다. 또한, 상기 제 4 A클럭펄스(CLK4A)는 제 1 스테이지(ST1)에 구비된 제 3 A스위칭소자(Tr3A)의 게이트단자에도 공급되어 상기 제 3 A스위칭소자(Tr3A)를 턴-온시킨다. 이때 이 제 3 A스위칭소자(Tr3A)의 드레인단자에는 로우상태의 A스타트 펄스(VstA)가 입력되기 때문에, 상기 턴-온된 제 3 A스위칭소자(Tr3A)를 통해 로우상태의 A스타트 펄스(VstA)를 공급받는 상기 제 1 스테이지(ST1)의 A세트 노드(NA)는 더욱 안정적인 방전상태를 유지할 수 있다.
즉, 이 제 3 A스위칭소자(Tr3A)는 커플링 현상에 의해 상기 A세트 노드(NA)에 원치 않는 전압이 누적되는 것을 방지하기 위한 것으로, 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 스테이지에 구비된 제 3 A스위칭소자(Tr3A)는 A스타트 펄스(VstA) 대신에 이전단 스테이지의 A출력펄스(VgkA)를 사용하여 A세트 노드(NA)를 방전시킨다.
구체적으로, 상기 제 3 A스위칭소자(Tr3A)의 게이트단자에 공급되는 A클럭펄스(CLKjA)는 한 프레임 기간동안 여러번의 하이상태를 가지므로, 상기 제 3 A스위 칭소자(Tr3A)는 한 프레임 기간동안 여러번 턴-온된다. 이때, 상기 제 3 A스위칭소자(Tr3A)에 공급되는 A클럭펄스(CLKjA)와 A출력펄스(VgkA)가 동시에(또는 일 기간 중 얼마동안) 하이 상태를 가지는 세트 기간에, 상기 턴-온된 제 3 A스위칭소자(Tr3A)는 상기 하이상태의 A출력펄스(VgkA)를 자신이 속한 스테이지의 A세트 노드(NA)에 공급한다. 이에 따라 상기 A세트 노드(NA)가 충전된다. 이후, 상기 A출력펄스(VgkA)와 상기 A클럭펄스(CLKjA)가 서로 다른 상태를 갖는 방전기간, 즉 상기 A출력펄스(VgkA)가 로우상태를 나타내고 상기 A클럭펄스(CLKjA)가 하이 상태를 나타내는 기간에, 상기 턴-온된 제 3 A스위칭소자(Tr3A)는 로우상태의 A출력펄스(VgkA)를 자신이 속한 스테이지의 A세트 노드(NA)에 공급한다. 이에 따라 상기 A세트 노드(NA)가 방전된다. 이때, 상기 A클럭펄스(CLKjA)가 주기적으로 하이상태를 나타내므로, 이 A세트 노드(NA)의 방전기간에 상기 인에A세트 노드(NA)는 상기 제 3 A스위칭소자(Tr3A)가 턴-온될 때마다 상기 로우상태의 A출력펄스(VgkA)에 의해서 주기적으로 방전된다. 따라서, 본 발명의 쉬프트 레지스터는, 커플링현상에 의해 상기 A세트 노드(NA)에 원치 않는 전압이 누적되는 것을 방지할 수 있다.
한편, 상기 제 1 내지 제 A클럭펄스(CLKjA)와 제 1 내지 제 B클럭펄스(CLKjB)는 교번하여 출력되지만, 상기 제 1 내지 제 B클럭펄스(CLKjB)를 공급받는 각 스테이지(STk)의 B회로부(SiB)는 상기 제 1 내지 제 B클럭펄스(CLKjB)를 공급받지만 출력을 발생할 수는 없다. 이는 제 1 스테이지(ST1)의 B회로부(SiB)가 아직 B스타트 펄스(VstB)를 공급받지 않았기 때문이다.
그러나, 상기 제 4 A클럭펄스(CLK4A) 출력 이후에 B스타트 펄스(VstB)가 발 생되어 제 1 및 제 2 스테이지(ST1, ST2)의 B회로부(SiB)에 공급됨에 따라 상기 B회로부(SiB)가 동작하기 시작한다. 이 B스타트 펄스(VstB)는, 도 2에 도시된 바와 같이, 제 4 B클럭펄스(CLK4B)와 동기되어 있다.
하이상태의 B스타트 펄스(VstB)는 제 1 스테이지(ST1)의 제 1 B스위칭소자(Tr1B)의 게이트단자에 공급되어, 상기 제 1 B스위칭소자(Tr1B)를 턴-온시킨다. 그러면, 상기 턴-온된 제 1 B스위칭소자(Tr1B)를 통해 충전용 전압(VD)이 B세트 노드(NB)에 공급된다. 또한, 상기 B스타트 펄스(VstB)가 제 3 B스위칭소자(Tr3B)의 게이트단자에 공급되고, 이 B스타트 펄스(VstB)에 동기된 제 4 B클럭펄스(CLK4B)가 제 3 B스위칭소자(Tr3B)의 드레인단자에 공급됨에 따라 상기 제 3 B스위칭소자(Tr3B)는 턴-온되어 상기 하이상태의 B스타트 펄스(VstB)를 상기 B세트 노드(NB)에 공급한다. 이에 따라 상기 B세트 노드(NB)가 충전되고, 상기 B세트 노드(NB)에 게이트단자를 통해 접속된 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)가 턴-온된다. 즉, 상기 제 1 스테이지(ST1)의 B회로부(SiB)가 세트된다.
이와 마찬가지 방식으로, 상기 제 2 스테이지(ST2)의 B회로부(SiB)의 B세트 노드(NB)도 충전되어 상기 제 2 스테이지(ST2)의 B세트 노드(NB)에 게이트단자를 통해 접속된 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)가 턴-온된다. 이때, 제 2 스테이지(ST2)의 제 3 B스위칭소자(Tr3B)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되기 때문에, 상기 제 2 스테이지(ST2)의 제 3 B스위칭소자(Tr3B)는 제 1 스테이지(ST1)의 제 3 B스위칭소자(Tr3B)보다 약간 늦게 턴-온된다.
이후, B스타트 펄스(VstB) 및 제 4 B클럭펄스(CLK4B)가 로우상태로 되어 상기 제 1 스테이지(ST1)의 B세트 노드(NB)가 플로팅상태로 된다. 그리고, 제 1 스테이지(ST1)의 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)의 각 게이트단자에 제 1 B클럭펄스(CLK1B)가 공급됨에 따라 상기 제 1 스테이지(ST1)의 B세트 노드(NB)의 전압이 부트스트랩핑된다. 이때, 상기 턴-온상태인 제 1 스테이지(ST1)의 B풀업 스위칭소자(TrpuB)는 상기 제 1 B클럭펄스(CLK1B)를 제 1 B출력펄스(VgkB)로서 출력하고, 이를 C출력단자(c)를 통해 제 1 게이트 라인에 공급한다. 이에 따라, 상기 제 1 게이트 라인에 접속된 화소들이 활성화되고, 이 활성화된 화소들은 데이터 드라이버로부터 공급되는 블랙 데이터(B)에 의해 블랙 화상을 표시한다. 또한, 상기 턴-온상태인 제 1 스테이지(ST1)의 B캐리출력 스위칭소자(TrcB)는 상기 제 1 B클럭펄스(CLK1B)를 제 1 B출력펄스(VgkB)로서 출력하고, 이를 B출력단자(b)를 통해 제 3 스테이지(ST3)의 B회로부(SiB)에 공급한다. 이에 따라 제 3 스테이지(ST3)의 B세트 노드(NB)가 충전된다. 즉, 상기 제 3 스테이지(ST3)의 B회로부(SiB)가 세트된다.
이후 세트 상태인 제 2 스테이지(ST2)에 구비된 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)의 각 게이트 단자에 제 2 B클럭펄스(CLK2B)가 공급됨에 따라, 상기 B풀업 스위칭소자(TrpuB)는 제 2 B출력펄스(VgkB)를 제 2 게이트 라인에 공급한다. 따라서, 제 2 게이트 라인에 접속된 화소들이 블랙 화상을 표시한다. 또한, 상기 제 2 스테이지(ST2)에 구비된 B캐리출력 스위칭소자(TrcB)는 제 2 B출력펄스(VgkB)를 제 4 스테이지(ST4)에 공급하여 상기 제 4 스테이지(ST4)의 B회 로부(SiB)를 세트시킨다.
다음으로, 세트 상태인 제 3 스테이지(ST3)에 구비된 A풀업 스위칭소자(TrpuA) 및 A캐리출력 스위칭소자(TrcA)의 각 게이트 단자에 제 3 A클럭펄스(CLK3A)가 공급됨에 따라, 상기 A풀업 스위칭소자(TrpuA)는 제 3 B출력펄스(VgkB)를 제 3 게이트 라인에 공급한다. 따라서, 제 3 게이트 라인에 접속된 화소들이 블랙 화상을 표시한다. 또한, 상기 제 3 스테이지(ST3)에 구비된 B캐리출력 스위칭소자(TrcB)는 제 3 B출력펄스(VgkB)를 제 5 스테이지(ST5)에 공급하여 상기 제 5 스테이지(ST5)의 B회로부(SiB)를 세트시킴과 아울러 상기 제 3 B출력펄스(VgkB)를 제 1 스테이지(ST1)의 B회로부(SiB)에 공급하여 상기 제 1 스테이지(ST1)의 B회로부(SiB)를 리세트시킨다. 즉, 상기 제 3 B출력펄스(VgkB)는 제 1 스테이지(ST1)의 제 2 B스위칭소자(Tr2B)의 게이트단자에 공급되어 상기 제 2 B스위칭소자(Tr2B)를 턴-온시킨다. 그러면, 상기 턴-온된 제 2 B스위칭소자(Tr2B)를 통해 방전용 전압(VL)이 상기 제 1 스테이지(ST1)의 B세트 노드(NB)에 공급된다. 또한, 상기 제 3 B출력펄스(VgkB)에 동기된 제 3 B클럭펄스(CLK3B)가 상기 제 1 스테이지(ST1)의 B풀다운 스위칭소자(TrpdB)의 게이트단자에도 공급됨에 따라 상기 B풀다운 스위칭소자(TrpdB)도 턴-온되며, 이 턴-온된 B풀다운 스위칭소자(TrpdB)를 통해 방전용 전압(VL)이 상기 제 1 스테이지(ST1)의 B세트 노드(NB)에 공급된다. 이에 따라 상기 B세트 노드(NB)가 방전되고, 이 방전된 B세트 노드(NB)에 게이트단자를 통해 접속된 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)가 턴-오프된다.
다음으로, 세트 상태인 제 4 스테이지(ST4)에 구비된 B풀업 스위칭소자(TrpuB) 및 B캐리출력 스위칭소자(TrcB)의 각 게이트 단자에 제 4 B클럭펄스(CLK4B)가 공급됨에 따라, 상기 B풀업 스위칭소자(TrpuB)는 제 4 B출력펄스(VgkB)를 제 4 게이트 라인에 공급한다. 따라서, 제 4 게이트 라인에 접속된 화소들이 블랙 화상을 표시한다. 또한, 상기 제 4 스테이지(ST4)에 구비된 B캐리출력 스위칭소자(TrcB)는 제 4 B출력펄스(VgkB)를 제 6 스테이지(ST6)에 공급하여 상기 제 6 스테이지(ST6)의 B회로부(SiB)를 세트시킴과 아울러 상기 제 4 B출력펄스(VgkB)를 제 1 스테이지(ST1)의 B회로부(SiB)에 공급하여 상기 제 2 스테이지(ST2)의 B회로부(SiB)를 리세트시킨다. 또한, 상기 제 4 B클럭펄스(CLK4B)는 제 1 스테이지(ST1)에 구비된 제 3 B스위칭소자(Tr3B)의 게이트단자에도 공급되어 상기 제 3 B스위칭소자(Tr3B)를 턴-온시킨다. 이때 이 제 3 B스위칭소자(Tr3B)의 드레인단자에는 로우상태의 B스타트 펄스(VstB)가 입력되기 때문에, 상기 턴-온된 제 3 B스위칭소자(Tr3B)를 통해 로우상태의 B스타트 펄스(VstB)를 공급받는 상기 제 1 스테이지(ST1)의 B세트 노드(NB)는 더욱 안정적인 방전상태를 유지할 수 있다.
즉, 이 제 3 B스위칭소자(Tr3B)는 커플링 현상에 의해 상기 B세트 노드(NB)에 원치 않는 전압이 누적되는 것을 방지하기 위한 것으로, 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 스테이지에 구비된 제 3 B스위칭소자(Tr3B)는 B스타트 펄스(VstB) 대신에 이전단 스테이지의 B출력펄스(VgkB)를 사용하여 B세트 노드(NB)를 방전시킨다. 이 제 3 B스위칭소자(Tr3B)의 동작은 앞서 설명된 제 3 A스위칭소자(Tr3A)의 동작과 동일하다.
이와 같이, A스타트 펄스(VstA)의 출력에 의해 각 스테이지(STk)의 A회로부(SiA)가 순차적으로 동작하면서 각 게이트 라인의 화소들이 실 화상을 표시하고, 이후 B스타트 펄스(VstB)의 출력에 의해 각 스테이지(STk)의 B회로부(SiB)가 순차적으로 동작하면서 각 게이트 라인의 화소들이 실 화상에서 블랙 화상을 표시하게 된다.
본 발명에 따른 쉬프트 레지스터는 다음과 같은 구조의 회로구성을 가질 수 있다.
도 5는 임의의 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 5에 따르면 제 k 스테이지(STk)는 제 4 A스위칭소자(Tr4A) 및 제 4 B스위칭소자(Tr4B)를 더 포함할 수 있다.
제 4 A스위칭소자(Tr4A)는 A클럭펄스(CLKjA)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압(VL)을 출력하고, 이를 상기 A출력단자(a)에 공급한다.
제 4 B스위칭소자(Tr4B)는 B클럭펄스(CLKjB)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압(VL)을 출력하고, 이를 상기 B출력단자(b)에 공급한다.
여기서, 상기 제 4 A스위칭소자(Tr4A)에 공급되는 A클럭펄스(CLKjA)와 상기 A풀다운 스위칭소자(TrpdA)에 공급되는 A클럭펄스(CLKjA)가 서로 동일한 클럭펄스이며; 상기 제 4 B스위칭소자(Tr4B)에 공급되는 B클럭펄스(CLKjB)와 상기 B풀다운 스위칭소자(TrpdB)에 공급되는 A클럭펄스(CLKjA)는 서로 동일한 클럭펄스이다.
도 6은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 6에 나타난 회로구성은 앞서 설명된 도 5에 나타난 회로구성과 거의 동일하지만, 제 k 스테이지(STk)의 제 A풀다운 스위칭소자(TrpdA), 제 B풀다운 스위칭소자(TrpdB), 제 4 A스위칭소자(Tr4A), 및 제 4 B스위칭소자(Tr4B)의 각 소스단자(또는 드레인단자)에 방전용 전압(VL) 대신에 클럭펄스가 공급된다.
제 4 A스위칭소자(Tr4A)는 상기 A클럭펄스(CLKjA)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스(CLKjA)들 중 어느 하나를 출력하고, 이를 상기 A출력단자(a)에 공급한다. 이 제 4 A스위칭소자(Tr4A)에 공급되는 A클럭펄스(CLKjA)는 A풀업 스위칭소자(TrpuA)에 공급되는 A클럭펄스(CLKjA)와 동일하다.
제 4 B스위칭소자(Tr4B)는 상기 B클럭펄스(CLKjB)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스(CLKjB)들 중 어느 하나를 출력하고, 이를 상기 B출력단자(b)에 공급한다. 이 제 4 B스위칭소자(Tr4B)에 공급되는 B클럭펄스(CLKjB)는 B풀업 스위칭소자(TrpuB)에 공급되는 B클럭펄스(CLKjB)와 동일하다.
도 7은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 7에서의 A풀다운 스위칭소자(TrpdA), B풀다운 스위칭소자(TrpdB), 제 4 A스위칭소자(Tr4A), 및 제 4 B스위칭소자(Tr4B)의 각 게이트단자에 공급되는 클럭펄스는 도 6에서의 클럭펄스와 반대이다.
즉, A풀다운 스위칭소자(TrpdA) 및 제 4 A스위칭소자(Tr4A)의 각 게이트단자에는 A클럭펄스(CLKjA) 대신에 B클럭펄스(CLKjB)가 공급된다. 그리고, B풀다운 스위칭소자(TrpdB) 및 제 4 B스위칭소자(Tr4B)의 각 게이트단자에는 B클럭펄 스(CLKjB) 대신에 A클럭펄스(CLKjA)가 공급된다.
제 4k+1 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 3 B클럭펄스(CLK3B)가 공급되며, 제 4k+2 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 4 B클럭펄스(CLK4B)가 공급되며, 제 4k+3 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되며, 제 4k+4 스테이지의 A풀다운 스위칭소자(TrpdA)의 게이트단자에는 제 2 B클럭펄스(CLK2B)가 공급된다. 제 4 A스위칭소자(Tr4A)도 동일한 B클럭펄스(CLKjB)를 공급받는다.
반면, 제 4k+1 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 3 A클럭펄스(CLK3A)가 공급되며, 제 4k+2 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 4 A클럭펄스(CLK4A)가 공급되며, 제 4k+3 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 1 B클럭펄스(CLK1B)가 공급되며, 제 4k+4 스테이지의 B풀다운 스위칭소자(TrpdB)의 게이트단자에는 제 2 A클럭펄스(CLK2A)가 공급된다. 제 4 B스위칭소자(Tr4B)도 동일한 A클럭펄스(CLKjA)를 공급받는다.
도 8은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 8에 나타난 회로구성은 앞서 설명된 도 7에 나타난 회로구성과 거의 동일하지만, 제 5 A스위칭소자(Tr5A) 및 제 5 B스위칭소자(Tr5B)를 더 포함한다.
제 5 A스위칭소자(Tr5A)는 상기 B세트 노드(NB)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A세트 노드(NA)와 방전전원라인간을 접속시킨다.
제 5 B스위칭소자(Tr5B)는 상기 A세트 노드(NA)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B세트 노드(NB)와 방전전원라인간을 접속시킨다.
상기 제 5 A스위칭소자(Tr5A) 및 제 5 B스위칭소자(Tr5B)는 상술된 도 4 내지 도 7에 도시된 회로구성에도 적용될 수 있다.
또 다른 구성으로서, 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 스테이지들에는 방전용 스위칭소자가 더 구비될 수 있다.
이 방전용 스위칭소자는 A방전용 스위칭소자와 B방전용 스위칭소자로 구분된다. 상기 A방전용 스위칭소자는 상기 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 각 스테이지(STk)의 A회로부(SiA)에 설치되며, 상기 B방전용 스위칭소자는 상기 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 각 스테이지(STk)의 B회로부(SiB)에 설치된다.
상기 A방전용 스위칭소자는 A스타트 펄스(VstA)에 따라 턴-온/오프되며, 턴-온시 자신이 위치한 스테이지의 A세트 노드(NA)와 방전전원라인간을 접속시킨다.
상기 B방전용 스위칭소자는 B스타트 펄스(VstB)에 따라 턴-온/오프되며, 턴-온시 자신이 위치한 스테이지의 B세트 노드(NB)와 방전전원라인간을 접속시킨다.
이 A방전용 스위칭소자를 사용할 경우, 상기 A스타트 펄스(VstA)가 하이상태로 유지되는 기간동안 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 모든 스테이지들의 A세트 노드(NA)들이 동시에 방전된다. 이와 마찬가지로, 이 B방전용 스위칭소자를 사용할 경우, 상기 B스타트 펄스(VstB)가 하이상태로 유지되는 기간동안 제 1 및 제 2 스테이지(ST1, ST2)를 제외한 나머지 모든 스테이지들의 B세트 노드(NB)들이 동시에 방전된다.
한편, 제 k 스테이지(STk)에 구비된 제 1 A스위칭소자(Tr1A)는 이의 게이트 단자와 드레인단자(또는 소스단자)가 서로 연결된 다이오드 형태를 가질 수 있다. 이때, 상기 게이트단자 및 드레인단자(또는 소스단자)에는 충전용 전압(VD) 대신에 전단 스테이지, 예를 들어 제 k-2 스테이지로부터의 A출력펄스(VgkA)가 공급될 수 있다. 물론, 제 1 및 제 2 스테이지(ST1, ST2)의 제 1 A스위칭소자(Tr1A)가 상기와 같은 다이오드 형태를 가질 때, 이의 게이트단자 및 드레인단자(또는 소스단자)에는 A스타트 펄스(VstA)가 공급된다.
이와 마찬가지로 제 k 스테이지(STk)에 구비된 제 1 B스위칭소자(Tr1B)도 상기와 같은 다이오드 형태로 이루어질 수 있으며, 이때 이 제 1 B스위칭소자(Tr1B)의 게이트단자 및 드레인단자(또는 소스단자)에는 B클럭펄스(CLKjB) 또는 B스타트 펄스(VstB)가 공급될 수 있다.
지금까지 설명된 쉬프트 레지스터의 스테이지들은 액정패널의 비표시부 일측에 구성될 수 도 있지만, 상기 액정패널의 비표시부 양측에 나누어 배치될 수도 있다.
도 9는 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이다.
도 9에 도시된 바와 같이, 각 스테이지(STk)내의 A회로부(SiA)는 액정패널의 일측 비표시부에 형성되어 게이트 라인(GLk)의 일측에 접속된다. 반면, 각 스테이지(STk)의 B회로부(SiB)는 액정패널의 타측 비표시부에 형성되어 상기 게이트 라인(GLk)의 타측에 접속된다. 이때, 상기 A회로부(SiA)에 A클럭펄스(CLKjA)들을 공급하기 위한 클럭전송라인들은 상기 일측 비표시부에 형성되며, 상기 B회로부(SiB)에 B클럭펄스(CLKjB)들을 공급하기 위한 클럭전송라인들은 상기 타측 비표시부에 형성된다. 도번 R은 게이트 라인의 저항을 나타내며, 도번 Cp는 상기 게이트 라인(GLk)의 커패시터를 나타낸 것이다.
도 10은 도 9의 구조에서의 임의의 스테이지의 구성을 나타낸 도면이다.
도 10에 도시된 바와 같이, A회로부(SiA)의 회로구조와 B회로부(SiB)의 회로구조는 서로 마주보고 있으며 또한 미러(mirror)구조를 이룬다. 상기 A회로부(SiA) 및 B회로부(SiB)의 회로구성은 도 4 내지 도 8에 개시된 구조들 중 어느 하나가 될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 각 스테이지에 공급되는 클럭펄스 및 세트 노드의 전압을 나타낸 도면
그리고 도 3은 도 1의 각 스테이지로부터의 출력되는 스캔펄스의 타이밍도를 나타낸 도면
도 4는 임의의 스테이지의 회로구성을 나타낸 도면
도 5는 임의의 스테이지의 또 다른 회로구성을 나타낸 도면
도 6은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면
도 7은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면
도 8은 임의의 스테이지의 또 다른 회로구성을 나타낸 도면
도 9는 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 10은 도 9의 구조에서의 임의의 스테이지의 구성을 나타낸 도면

Claims (8)

  1. 다수의 게이트 라인과 일대일로 접속된 다수의 스테이지를 갖는 쉬프트 레지스터를 포함하고,
    상기 다수의 스테이지 각각은, A출력단자 및 C출력단자를 통해 A출력펄스를 출력하는 A회로부와, B출력단자 및 상기 C출력단자를 통해 B출력펄스를 출력하는 B회로부를 포함하고,
    상기 A회로부 및 B회로부가 공유하는 상기 C출력단자는, 상기 A회로부 및 B회로부로부터 시차를 두고 공급되는 상기 A출력펄스 및 B출력펄스를, 상기 C출력단자와 접속된 게이트 라인으로 공급하고,
    상기 A회로부는 전단 스테이지로부터의 A출력펄스에 따라 세트되고 후단 스테이지의 A출력펄스에 따라 리세트되고,
    상기 B회로부는 전단 스테이지로부터의 B출력펄스에 따라 세트되고 후단 스테이지의 B출력펄스에 따라 리세트되고,
    상기 스테이지의 C출력단자로부터의 A출력펄스가 상기 게이트 라인에 공급될 때, 상기 게이트 라인에 접속된 화소들은 복수의 데이터를 공급받고, 공급받은 데이터 중 최종적으로 공급된 실 데이터를 이용하여 실제화상을 표시하고,
    상기 스테이지의 C출력단자로부터의 B출력펄스가 상기 게이트 라인에 공급될 때, 상기 게이트 라인에 접속된 화소들은 복수의 데이터를 공급받고, 공급받은 데이터 중 최종적으로 공급된 블랙 데이터를 이용하여 블랙화상을 표시하며,
    상기 스테이지로부터 출력되는 상기 B출력펄스는 다른 스테이지부터 출력되는 A출력펄스와 일부 중첩되는 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  2. 제 1 항에 있어서,
    각 스테이지의 A회로부는 펄스폭이 중첩되도록 순차적으로 출력되는 다수의 A클럭펄스들을 공급받아 상기 A출력펄스를 생성하며;
    각 스테이지의 B회로부는 펄스폭이 중첩되도록 순차적으로 출력되는 다수의 B클럭펄스들을 공급받아 상기 B출력펄스를 생성하며;
    상기 A클럭펄스와 B클럭펄스가 서로 교번적으로 출력되며;
    하나의 스테이지로부터 출력되는 A출력펄스와 B출력펄스의 펄스폭이 서로 중첩되지 않는 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  3. 제 2 항에 있어서,
    제 k 스테이지에 구비된 A회로부는,
    제 k-2 스테이지의 A출력단자로부터의 A출력펄스에 따라 턴-온/오프되며, 턴-온시 충전용 전압을 전송하는 충전전원라인과 A세트 노드간을 접속시키는 제 1 A스위칭소자;
    제 k+2 스테이지의 A출력단자로부터의 A출력펄스에 따라 턴-온/오프되며, 턴-온시 방전용 전압을 전송하는 방전전원라인과 상기 A세트 노드간을 접속시키는 제 2 A스위칭소자;
    상기 A세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 A출력펄스로서 출력하고, 이를 C출력단자를 통해 제 k 게이트 라인에 공급하는 A풀업 스위칭소자;
    상기 A세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 A출력펄스로서 출력하고, 이를 A출력단자를 통해 제 k+2 스테이지의 A회로부 및 제 k-2 스테이지의 A회로부에 공급하는 A캐리출력 스위칭소자;
    상기 A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압을 출력하고, 이를 상기 C출력단자를 통해 상기 제 k 게이트 라인에 공급하는 A풀다운 스위칭소자;
    상기 A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k-1 스테이지의 C출력단자에 접속된 제 k-1 게이트 라인과 상기 A세트 노드간을 접속시키는 제 3 A스위칭소자를 포함하며;
    상기 제 3 A스위칭소자에 공급되는 A클럭펄스와 제 k-1 게이트 라인에 공급된 A출력펄스가 일 기간동안 동기되며;
    상기 A풀업 스위칭소자에 공급되는 A클럭펄스와 상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 3 A스위칭소자에 공급되는 A클럭펄스와, 상기 A풀다운 스위칭소자에 공급되는 A클럭펄스와, 상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스가 서로 다른 클럭펄스인 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  4. 제 3 항에 있어서,
    제 k 스테이지에 구비된 B회로부는,
    제 k-2 스테이지의 B출력단자로부터의 B출력펄스에 따라 턴-온/오프되며, 턴-온시 상기 충전전원라인과 B세트 노드간을 접속시키는 제 1 B스위칭소자;
    제 k+2 스테이지의 B출력단자로부터의 B출력펄스에 따라 턴-온/오프되며, 턴-온시 상기 방전전원라인과 상기 B세트 노드간을 접속시키는 제 2 B스위칭소자;
    상기 B세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 B출력펄스로서 출력하고, 이를 C출력단자를 통해 제 k 게이트 라인에 공급하는 B풀업 스위칭소자;
    상기 B세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 B출력펄스로서 출력하고, 이를 B출력단자를 통해 제 k+2 스테이지의 B회로부 및 제 k-2 스테이지의 B회로부에 공급하는 B캐리출력 스위칭소자;
    상기 B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압을 출력하고, 이를 상기 C출력단자를 통해 상기 제 k 게이트 라인에 공급하는 B풀다운 스위칭소자;
    상기 B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 제 k-1 게이트 라인과 상기 B세트 노드간을 접속시키는 제 3 B스위칭소자를 포함하며;
    상기 제 3 B스위칭소자에 공급되는 B클럭펄스와 제 k-1 게이트 라인에 공급된 B출력펄스가 일 기간동안 동기되며;
    상기 B풀업 스위칭소자에 공급되는 B클럭펄스와 상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 3 B스위칭소자에 공급되는 B클럭펄스와, 상기 B풀다운 스위칭소자에 공급되는 B클럭펄스와, 상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스가 서로 다른 클럭펄스이며;
    상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스와 B풀다운 스위칭소자에 공급되는 B클럭펄스의 펄스폭이 서로 중첩되지 않으며;
    상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스와 A풀다운 스위칭소자에 공급되는 A클럭펄스의 펄스폭이 서로 중첩되지 않는 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  5. 제 4 항에 있어서,
    A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압을 출력하고, 이를 상기 A출력단자에 공급하는 제 4 A스위칭소자; 및,
    B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 방전용 전압을 출력하고, 이를 상기 B출력단자에 공급하는 제 4 B스위칭소자를 더 포함하며;
    상기 제 4 A스위칭소자에 공급되는 A클럭펄스와 상기 A풀다운 스위칭소자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 4 B스위칭소자에 공급되는 B클럭펄스와 상기 B풀다운 스위칭소자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스인 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  6. 제 2 항에 있어서,
    제 k 스테이지에 구비된 A회로부는,
    제 k-2 스테이지의 A출력단자로부터의 A출력펄스에 따라 턴-온/오프되며, 턴-온시 충전용 전압을 전송하는 충전전원라인과 A세트 노드간을 접속시키는 제 1 A스위칭소자;
    제 k+2 스테이지의 A출력단자로부터의 A출력펄스에 따라 턴-온/오프되며, 턴-온시 방전용 전압을 전송하는 방전전원라인과 상기 A세트 노드간을 접속시키는 제 2 A스위칭소자;
    상기 A세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 A출력펄스로서 출력하고, 이를 C출력단자를 통해 제 k 게이트 라인에 공급하는 A풀업 스위칭소자;
    상기 A세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 A출력펄스로서 출력하고, 이를 A출력단자를 통해 제 k+2 스테이지의 A회로부 및 제 k-2 스테이지의 A회로부에 공급하는 A캐리출력 스위칭소자;
    상기 A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 출력하고, 이를 상기 C출력단자를 통해 상기 제 k 게이트 라인에 공급하는 A풀다운 스위칭소자;
    상기 A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k-1 스테이지의 C출력단자에 접속된 제 k-1 게이트 라인과 상기 A세트 노드간을 접속시키는 제 3 A스위칭소자;
    상기 A클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 출력하고, 이를 상기 A출력단자에 공급하는 제 4 A스위칭소자를 포함하며;
    상기 제 3 A스위칭소자에 공급되는 A클럭펄스와 제 k-1 게이트 라인에 공급된 A출력펄스가 일 기간동안 동기되며;
    상기 A풀업 스위칭소자에 공급되는 A클럭펄스와 상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 3 A스위칭소자에 공급되는 A클럭펄스와, 상기 A풀다운 스위칭소자에 공급되는 A클럭펄스와, 상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스가 서로 다른 클럭펄스이며;
    상기 제 4 A스위칭소자의 게이트단자에 공급되는 A클럭펄스와 상기 A풀다운 스위칭소자의 게이트단자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 4 A스위칭소자의 드레인단자 또는 소스단자에 공급되는 A클럭펄스와 상기 A풀다운 스위칭소자의 드레인단자 또는 소스단자에 공급되는 A클럭펄스가 서로 동일한 클럭펄스인 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  7. 제 6 항에 있어서,
    제 k 스테이지에 구비된 B회로부는,
    제 k-2 스테이지의 B출력단자로부터의 B출력펄스에 따라 턴-온/오프되며, 턴-온시 상기 충전전원라인과 B세트 노드간을 접속시키는 제 1 B스위칭소자;
    제 k+2 스테이지의 B출력단자로부터의 B출력펄스에 따라 턴-온/오프되며, 턴-온시 상기 방전전원라인과 상기 B세트 노드간을 접속시키는 제 2 B스위칭소자;
    상기 B세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 B출력펄스로서 출력하고, 이를 C출력단자를 통해 제 k 게이트 라인에 공급하는 B풀업 스위칭소자;
    상기 B세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 B출력펄스로서 출력하고, 이를 B출력단자를 통해 제 k+2 스테이지의 B회로부 및 제 k-2 스테이지의 B회로부에 공급하는 B캐리출력 스위칭소자;
    상기 B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 출력하고, 이를 상기 C출력단자를 통해 상기 제 k 게이트 라인에 공급하는 B풀다운 스위칭소자;
    상기 B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 제 k-1 게이트 라인과 상기 B세트 노드간을 접속시키는 제 3 B스위칭소자;
    상기 B클럭펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 출력하고, 이를 상기 B출력단자에 공급하는 제 4 B스위칭소자를 포함하며;
    상기 제 3 B스위칭소자에 공급되는 B클럭펄스와 제 k-1 게이트 라인에 공급된 B출력펄스가 일 기간동안 동기되며;
    상기 B풀업 스위칭소자에 공급되는 B클럭펄스와 상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 3 B스위칭소자에 공급되는 B클럭펄스와, 상기 B풀다운 스위칭소자에 공급되는 B클럭펄스와, 상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스가 서로 다른 클럭펄스이며;
    상기 제 4 B스위칭소자의 게이트단자에 공급되는 B클럭펄스와 상기 B풀다운 스위칭소자의 게이트단자에 공급되는 B클럭펄스가 서로 동일한 클럭펄스이며;
    상기 제 4 B스위칭소자의 드레인단자 또는 소스단자에 공급되는 B클럭펄스와 상기 B풀다운 스위칭소자의 드레인단자 또는 소스단자에 공급되는 B클럭펄스가 서로 동일한 클럭펄스이며;
    상기 A캐리출력 스위칭소자에 공급되는 A클럭펄스와 B풀다운 스위칭소자의 게이트단자에 공급되는 B클럭펄스의 펄스폭이 서로 중첩되지 않으며;
    상기 B캐리출력 스위칭소자에 공급되는 B클럭펄스와 A풀다운 스위칭소자의 게이트단자에 공급되는 A클럭펄스의 펄스폭이 서로 중첩되지 않는 것을 특징으로 하는 쉬프트 레지스터를 갖는 표시장치.
  8. 제 4, 제 5, 및 7 항 중 어느 한 항에 있어서,
    상기 제 k 스테이지는,
    상기 B세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 A세트 노드와 방전전원라인간을 접속시키는 제 5 A스위칭소자; 및,
    상기 A세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 B세트 노드와 방전전원라인간을 접속시키는 제 5 B스위칭소자를 더 포함함을 특징으로 쉬프트 레지스터를 갖는 표시장치.
KR1020080036006A 2008-04-18 2008-04-18 쉬프트 레지스터를 갖는 표시장치 KR101441392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036006A KR101441392B1 (ko) 2008-04-18 2008-04-18 쉬프트 레지스터를 갖는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036006A KR101441392B1 (ko) 2008-04-18 2008-04-18 쉬프트 레지스터를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20090110483A KR20090110483A (ko) 2009-10-22
KR101441392B1 true KR101441392B1 (ko) 2014-09-17

Family

ID=41538330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036006A KR101441392B1 (ko) 2008-04-18 2008-04-18 쉬프트 레지스터를 갖는 표시장치

Country Status (1)

Country Link
KR (1) KR101441392B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679855B1 (ko) * 2010-05-07 2016-12-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101840181B1 (ko) * 2010-05-21 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
KR101394939B1 (ko) 2012-09-07 2014-05-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR101407740B1 (ko) * 2012-10-19 2014-06-13 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR102089319B1 (ko) * 2013-08-30 2020-03-16 엘지디스플레이 주식회사 쉬프트 레지스터
CN105976751A (zh) * 2016-07-28 2016-09-28 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
KR102509115B1 (ko) * 2018-06-05 2023-03-10 엘지디스플레이 주식회사 표시장치와 그 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005161A (ko) * 2004-07-12 2006-01-17 삼성전자주식회사 액정 표시 장치 및 그의 구동방법
KR20070000122A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 표시패널 구동방법
KR20070068181A (ko) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 액정표시장치
KR20080027620A (ko) * 2006-09-25 2008-03-28 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005161A (ko) * 2004-07-12 2006-01-17 삼성전자주식회사 액정 표시 장치 및 그의 구동방법
KR20070000122A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 표시패널 구동방법
KR20070068181A (ko) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 액정표시장치
KR20080027620A (ko) * 2006-09-25 2008-03-28 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
KR20090110483A (ko) 2009-10-22

Similar Documents

Publication Publication Date Title
US8041000B2 (en) Shift register
KR101385478B1 (ko) 게이트 드라이버
US7873140B2 (en) Shift register
US7738622B2 (en) Shift register
JP5473686B2 (ja) 走査線駆動回路
JP4619996B2 (ja) ゲートドライバー及びゲートドライバー駆動方法
TWI497478B (zh) 一種閘極驅動單元及具有此閘極驅動單元的液晶顯示裝置
KR101441392B1 (ko) 쉬프트 레지스터를 갖는 표시장치
KR20150001267A (ko) 쉬프트 레지스터
KR20140098880A (ko) 쉬프트 레지스터
KR20100096656A (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR20110110502A (ko) 쉬프트 레지스터
KR101830607B1 (ko) 쉬프트 레지스터
KR102329977B1 (ko) 게이트구동부 및 이를 포함하는 표시장치
KR20180057975A (ko) 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
KR101658150B1 (ko) 쉬프트 레지스터
US9117512B2 (en) Gate shift register and flat panel display using the same
KR20140014746A (ko) 쉬프트 레지스터
KR100769970B1 (ko) 쉬프트 레지스터
KR101941449B1 (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20150014619A (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5