KR101941451B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101941451B1
KR101941451B1 KR1020120091041A KR20120091041A KR101941451B1 KR 101941451 B1 KR101941451 B1 KR 101941451B1 KR 1020120091041 A KR1020120091041 A KR 1020120091041A KR 20120091041 A KR20120091041 A KR 20120091041A KR 101941451 B1 KR101941451 B1 KR 101941451B1
Authority
KR
South Korea
Prior art keywords
voltage
switching element
node
compensation
reset node
Prior art date
Application number
KR1020120091041A
Other languages
English (en)
Other versions
KR20140025030A (ko
Inventor
유재용
최승찬
김지하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120091041A priority Critical patent/KR101941451B1/ko
Publication of KR20140025030A publication Critical patent/KR20140025030A/ko
Application granted granted Critical
Publication of KR101941451B1 publication Critical patent/KR101941451B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명은 풀다운 스위칭소자의 신뢰성을 증가시켜 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부; 적어도 다른 하나의 스테이지로부터의 스캔펄스, 프레임 기간 단위로 고전압 및 저전압 중 어느 하나의 전압을 갖는 제 1 교류전압, 동일 프레임 기간에 상기 제 1 교류전압과 상반된 전압을 갖는 제 2 교류전압, 충전용전압 및 방전용전압에 따라 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부; 상기 제 1 리세트 노드의 전압에 따라 제어되며, 출력단자와 상기 방전용전압을 전송하는 방전용전원라인 사이에 접속된 제 1 풀다운 스위칭소자; 상기 제 2 리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 상기 방전용전원라인 사이에 접속된 제 2 풀다운 스위칭소자; 상기 제 1 교류전압 및 제 2 교류전압 중 적어도 어느 하나에 근거하여 상기 제 1 리세트 노드 및 제 2 리세트 노드 중 어느 하나를 선택하고, 선택된 리세트 노드로 상기 방전용전압보다 더 작은 값을 갖는 열화보상전압을 공급하는 열화보상부를 포함함을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 풀다운 스위칭소자의 문턱전압 변화를 최소화할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
이 구동회로는, 액정패널내의 게이트 라인들을 순차적으로 구동하기 위한 쉬프트 레지스터를 구비한다. 종래의 쉬프트 레지스터는 차례로 스캔펄스를 출력하는 다수의 스테이지들을 포함하는 바, 각 스테이지는 풀다운 스위칭소자를 포함한다. 이 풀다운 스위칭소자는, 출력 기간에 이 게이트 라인으로 인가된 스캔펄스가 로우전압으로 빠르게 떨어질 수 있도록 유도하기 위해, 리세트 기간에 게이트 라인으로 저전압을 공급하는 역할을 한다. 이를 위해, 이 풀다운 스위칭소자는 전술된 리세트 기간 동안 계속 턴-온된 상태를 유지하여야 하는 바, 이로 인해 이 풀다운 스위칭소자의 게이트전극은 매 프레임 기간의 거의 모든 시간동안 고전압으로 유지될 수밖에 없다. 예를 들어, 이 풀다운 스위칭소자가 N타입의 트랜지스터이면, 이의 게이트전극으로 정극성의 고전압이 유지되어야 한다. 이에 따라, 이 풀다운 스위칭소자가 양의 방향으로 바이어스 스트레스를 받게 되며, 따라서 이 풀다운 스위칭소자의 문턱전압이 점차적으로 증가하게 된다. 만약 이 풀다운 스위칭소자가 P타입이라면, 이 풀다운 스위칭소자의 문턱전압이 점차적으로 증가하게 된다.
이로 인해, 쉬프트 레지스터의 구동 시간이 늘어나면, 풀다운 스위칭소자로 정상적인 게이트 전압이 인가되어도 이 풀다운 스위칭소자가 턴-온되지 않을 수도 있다. 그러면, 게이트 라인이 제때 방전되지 못하여, 세트 노드와 풀업 스위칭소자간의 커플링 현상에 의해 그 게이트 라인으로 또 한 번의 스캔펄스가 발생될 수 있다. 그로 인해 한 프레임 기간에 어떤 스테이지가 두 번 이상 스캔펄스를 출력할 수 있는 문제점이 발생될 수 있다. 게다가, 스테이지들이 캐스캐이드 방식으로 연결되어 있기 때문에, 어떤 하나의 스테이지로부터 멀티 출력이 발행할 경우, 그 밑에 위치한 하위 스테이지들 역시 멀티 출력을 발생시킬 수 있다. 이 멀티 출력은 결국 액정패널의 표시 품질을 저하시키는 원인이 된다.
본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 2개의 풀다운 스위칭소자들을 프레임 단위로 번갈아 가며 구동시키되, 프레임을 단위로 각 풀다운 스위칭소자가 번갈아 가며 양의 방향 및 음의 방향으로 바이어스 스트레스를 받도록 함으로써 풀다운 스위칭소자의 문턱전압이 어느 한쪽 방향으로 증가하는 것을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부; 적어도 다른 하나의 스테이지로부터의 스캔펄스, 프레임 기간 단위로 고전압 및 저전압 중 어느 하나의 전압을 갖는 제 1 교류전압, 동일 프레임 기간에 상기 제 1 교류전압과 상반된 전압을 갖는 제 2 교류전압, 충전용전압 및 방전용전압에 따라 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부; 상기 제 1 리세트 노드의 전압에 따라 제어되며, 출력단자와 상기 방전용전압을 전송하는 방전용전원라인 사이에 접속된 제 1 풀다운 스위칭소자; 상기 제 2 리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 상기 방전용전원라인 사이에 접속된 제 2 풀다운 스위칭소자; 상기 제 1 교류전압 및 제 2 교류전압 중 적어도 어느 하나에 근거하여 상기 제 1 리세트 노드 및 제 2 리세트 노드 중 어느 하나를 선택하고, 선택된 리세트 노드로 상기 방전용전압보다 더 작은 값을 갖는 열화보상전압을 공급하는 열화보상부를 포함함을 특징으로 한다.
상기 열화보상부는, 제 1 교류전압에 대하여 반전된 형태를 갖는 제 1 제어신호에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및, 제 2 교류전압에 대하여 반전된 형태를 갖는 제 2 제어신호에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 한다.
상기 열화보상부는, 상기 제 2 교류전압에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및, 상기 제 1 교류전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 한다.
상기 열화보상부는, 상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및, 상기 제 1 보상 스위칭소자에 공급되는 것과 동일한 교류전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함하며; 상기 제 1 보상 스위칭소자와 제 2 보상 스위칭소자가 서로 상반된 타입인 것을 특징으로 한다.
상기 열화보상부는, 상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나를 반전시켜 출력하는 반전기; 및, 상기 반전기로부터의 출력에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 한다.
상기 열화보상전압은 상기 방전용전압의 10% 내지 90%에 해당하는 값을 갖는 것을 특징으로 한다.
상기 적어도 하나의 스테이지에 구비된 노드 제어부는, 전단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 충전용전압을 전송하는 충전용전원라인과 상기 세트 노드에 사이에 접속된 제 1 스위칭소자; 다음단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 세트 노드와 상기 방전용전압을 전송하는 방전용전원라인 사이에 접속된 제 2 스위칭소자; 상기 제 1 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 3 스위칭소자; 상기 제 2 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 4 스위칭소자; 상기 제 1 교류전압에 따라 제어되며, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 제 1 리세트 노드 사이에 접속된 제 5 스위칭소자; 상기 제 2 교류전압에 따라 제어되며, 상기 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 제 2 리세트 노드 사이에 접속된 제 6 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자를 포함함을 특징으로 한다.
상기 적어도 하나의 스테이지는, 상기 세트 노드의 전압에 따라 제어되며, 서로 다른 위상을 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 상기 출력단자 사이에 접속된 풀업 스위칭소자를 더 포함함을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터는 다음과 같은 효과를 갖는다.
본 발명에 따르면, 풀다운 스위칭소자가 정극성과 부극성의 바이어스 스트레스를 주기적으로 받기 때문에 이 풀다운 스위칭소자의 게이트-소스 전압이 거의 변화하지 않고 일정하게 된다. 즉, 이는 이 풀다운 스위칭소자의 문턱전압의 변화 정도가 상당히 작기 때문이다. 따라서, 본 발명에 따르면, 쉬프트 레지스터가 오랜 시간 동안 구동되더라도 제 1 및 제 2 풀다운 스위칭소자의 신뢰성이 확보될 수 있는 바, 결국 멀티 출력이 발생되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호 및 이로부터 출력되는 각종 신호의 출력 타이밍도
도 3은 도 1의 n번째 스테이지에 대한 제 1 실시예의 구성을 나타낸 도면
도 4는 도 1의 n번째 스테이지에 대한 제 2 실시예의 구성을 나타낸 도면
도 5는 도 1의 n번째 스테이지에 대한 제 3 실시예의 구성을 나타낸 도면
도 6은 도 1의 n번째 스테이지에 대한 제 4 실시예의 구성을 나타낸 도면
도 7은 본 발명에서의 제 1 리세트 노드의 전압에 따른 바이어스 스트레스 방향을 설명하기 위한 도면
도 8은 정극성의 바이어스 스트레스하에서 시간에 따른 스위칭소자의 열화 방향을 설명하기 위한 도면
도 9는 부극성의 바이어스 스트레스하에서 시간에 따른 스위칭소자의 열화 방향을 설명하기 위한 도면
도 10은 본 발명에서의 열화보상부에 의해 스위칭소자의 열화가 특정 방향으로 진행되지 않음을 보여주기 위한 도면
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호 및 이로부터 출력되는 각종 신호의 출력 타이밍도이다.
본 발명에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들(ST_n-2 내지 ST_n+2)을 포함한다. 여기서, 각 스테이지는 자신의 출력단자(OT)를 통해 한 프레임 기간 동안 한 번씩 스캔펄스(Vg_n-2 내지 Vg_n+2)를 출력한다.
각 스테이지(ST_n-2 내지 ST_n+2)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시킨다. 각 스테이지로부터 출력된 스캔펄스는 후단에 위치한 스테이지에도 공급된다. 다시 말하여, 각 스테이지는 전단에 위치한 스테이지로부터의 스캔펄스 및 후단에 위치한 스테이지로부터의 스캔펄스에 의해 제어된다. 다시 말하여, 각 스테이지는 전단 스테이지로부터의 스캔펄스에 의해 그 세트 동작이 제어되는 반면, 후단 스테이지로부터의 스캔펄스에 의해 그 리세트 동작이 제어된다. 예를 들어, 도 1에 도시된 바와 같이 n번째 스테이지(ST_n)는 n-1번째 스테이지(ST_n-1)로부터의 스캔펄스(Vg_n-1) 및 n+1번째 스테이지(ST_n+1)로부터의 스캔펄스(Vg_n+1)에 의해 제어된다.
단, 한 프레임 기간에서 가장 먼저 스캔펄스를 출력하는 1번째 스테이지(도시되지 않음)의 전단에는 스테이지가 존재하지 않으므로, 이 1번째 스테이지는 타이밍 컨트롤러(도시되지 않음)로부터의 스타트 펄스에 의해 그 세트 동작이 제어된다.
스테이지들(ST_n-2 내지 ST_n+2)은 1번째 스테이지부터 마지막 번째 스테이지(도시되지 않음)까지 차례로 스캔펄스를 출력한다.
한편, 이 마지막 번째 스테이지는 한 프레임 기간에서 가장 늦게 스캔펄스를 출력하는 스테이지로서, 이의 후단에는 스테이지가 존재하지 않으므로 이 마지막 번째 스테이지는 타이밍 컨트롤러로부터의 스타트 펄스에 의해 그 리세트 동작이 제어된다. 한편, 마지막 번째 스테이지의 후단에 더미 스테이지를 더 구성할 경우, 이 마지막 번째 스테이지는 스타트 펄스 대신, 이 더미 스테이지로부터의 더미 스캔펄스를 공급받아 리세트 될 수 있다. 더미 스캔펄스는 마지막 번째 스테이지로부터 스캔펄스가 출력된 바로 이후에 출력되는 스캔펄스로서, 이 더미 스캔펄스는 게이트 라인으로 공급되지 않고 오직 마지막 번째 스테이지로만 공급된다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지는 충전용전압(도 3의 Vdd), 방전용전압(도 3의 Vss), 제 1 교류전압(Vac1), 제 2 교류전압(Vac2)을 공급받음과 아울러, 또한 서로 순차적인 위상차를 갖고 순환하는 다수의 클럭펄스들(예를 들어, 제 1 내지 제 4 클럭펄스들(CLK_1 내지 CLK_4)) 중 어느 하나를 공급받는다. 한편, 스테이지들 중 1번째 스테이지 및 마지막 번째 스테이지는 상술된 바와 같은 스타트 펄스를 더 공급받는다.
충전용전압(Vdd)은 앞으로 설명할 스위칭소자들을 턴-온시킬 수 있는 값으로 설정된 전압을 의미하며, 방전용전압(Vss)은 상기 스위칭소자들을 턴-오프시킬 수 있는 값으로 설정된 전압을 의미한다. 예를 들어, 스위칭소자들이 N타입일 경우, 충전용전압(Vdd)은 이 스위칭소자의 문턱전압보다 큰 값으로 설정된 정극성의 전압이 될 수 있고, 그리고 방전용전압(Vss)은 이 스위칭소자의 문턱전압보다 작은 값으로 설정된 부극성의 전압 또는 그라운드 전압이 될 수 있다.
제 1 교류전압(Vac1) 및 제 2 교류전압(Vac2)은, 프레임 기간 단위로 고전압 및 저전압 중 어느 하나의 전압을 갖는 교류전압이다. 구체적으로, 제 1 교류전압(Vac1)과 제 2 교류전압(Vac2)은 동일 프레임 기간에 서로 상반된 전압을 갖도록 설정되는 바, 이때 이들은 각각 i프레임 기간(i는 자연수)을 주기로 고전압과 저전압을 번갈아가며 가질 수 있다. 하나의 예로서, 홀수 번째 프레임 기간에는 제 1 교류전압(Vac1)이 고전압으로 유지되고, 반면 짝수 번째 프레임 기간에는 제 2 교류전압(Vac2)이 고전압으로 유지될 수 있다. 이때, 전술된 바와 같이, 제 2 교류전압(Vac2)은, 동일 프레임 기간에 상기 제 1 교류전압(Vac1)과 상반된 전압을 갖는다. 예를 들어, 도 2에 도시된 바와 같이, 어느 특정 프레임 기간에 제 1 교류전압(Vac1)이 고전압으로 유지된다면, 그때 제 2 교류전압(Vac2)은 저전압으로 유지된다.
한편, 전술된 제 1 및 제 2 교류전압(Vac1, Vac2)의 각 고전압은 충전용전압(Vdd)과 동일한 값을 가질 수 있으며, 그리고 이들의 각 저전압은 방전용전압(Vss)과 동일한 값을 가질 수 있다.
제 1 내지 제 4 클럭펄스(CLK_1 내지 CLK_4)는 각 스테이지의 출력 동작에 사용된다. 예를 들어 도 1에 도시된 바와 같이 4상의 클럭펄스들이 사용될 때, 4x+1번째(x는 0을 포함한 자연수) 스테이지는 제 1 클럭펄스(CLK_1)를 공급받아 4x+1번째 스캔펄스를 출력하고, 4x+2번째 스테이지는 제 2 클럭펄스(CLK_2)를 공급받아 4x+2번째 스캔펄스를 출력하고, 4x+3번째 스테이지는 제 3 클럭펄스(CLK_3)를 공급받아 4x+3번째 스캔펄스를 출력하고, 그리고 4x+4번째 스테이지는 제 4 클럭펄스(CLK_4)를 공급받아 4x+4번째 스캔펄스를 출력한다.
도 2에는 4상(phase)의 클럭펄스들이 도시되어 있는 바, 이는 하나의 예일 뿐, 본 발명에서 사용되는 클럭펄스는 4상 이상 또는 4상 이하의 클럭펄스들이 될 수도 있다. 예를 들어, 3상 클럭펄스, 또는 6상 클럭펄스, 또는 8상 클럭펄스가 사용될 수도 있다.
각 클럭펄스(CLK_1 내지 CLK_4)는 한 프레임 기간 동안 여러 번 출력되지만, 상기 스타트 펄스는 한 프레임 기간 동안 단 한번 출력된다. 다시 말하면, 각 클럭펄스(CLK_1 내지 CLK_4)는 한 프레임 기간 동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 스타트 펄스는 한 프레임 기간 동안 단 한 번의 액티브 상태를 나타낸다. 이 스타트 펄스는 한 프레임 기간 중 어떠한 클럭펄스들(CLK_1 내지 CLK_4)보다도 가장 먼저 출력된다. 여기서, 액티브 상태가 하이 상태일 때, 이 액티브 상태는 전술된 충전용전압(Vdd)과 동일한 값을 가질 수 있다. 그리고 비액티브 상태가 로우 상태일 때, 이 비액티브 상태는 전술된 방전용전압(Vss)과 동일한 값을 가질 수 있다. 물론, 액티브 상태 및 비액티브 상태에서의 전압이 충전용전압(Vdd) 및 방전용전압(Vss)과 다를 수도 있다.
한편, 도면에 도시되지 않았지만, 인접한 기간에 출력되는 클럭펄스는 서로 일정기간 중첩되어 출력될 수도 있다. 예를 들어, 제 1 클럭펄스(CLK1)의 펄스폭(하이 상태의 펄스폭) 중 후반 1/2에 대응되는 폭과, 제 2 클럭펄스(CLK2)의 펄스폭 중 전반 1/2에 대응되는 폭이 서로 동일한 기간에 출력되도록, 제 1 클럭펄스와 제 2 클럭펄스가 중첩되어 출력될 수 있다. 다른 클럭펄스들 역시 이와 같은 방식으로 중첩되어 출력될 수 있다.
상술된 본 발명의 쉬프트 레지스터에 구비된 스테이지는 다음과 같은 구성을 가질 수 있다.
도 3은 도 1의 n번째 스테이지에 대한 제 1 실시예의 구성을 나타낸 도면이다.
n번째 스테이지(ST_n)는, 도 3에 도시된 바와 같이, 노드 제어부(NC), 출력부(OU) 및 열화보상부(DCU)를 포함한다.
n번째 스테이지(ST_n)의 세트 기간(TS) 및 출력 기간(TO)에, 노드 제어부(NC)는 세트 노드(Q)를 충전시키고, 제 1 및 제 2 리세트 노드(Qb1, Qb2)를 방전시킨다. 그리고 n번째 스테이지(ST_n)의 리세트 기간(TR)에, 노드 제어부(NC)는 세트 노드(Q)를 방전시키고, 제 1 및 제 2 리세트 노드(Qb1, Qb2) 중 어느 하나를 충전시킴과 아울러 다른 하나를 방전시킨다. 예를 들어, 제 1 교류전압(Vac1)이 고전압으로 유지되고 제 2 교류전압(Vac2)이 저전압으로 유지되는 프레임 기간에 속한 리세트 기간(TR)에는, 제 1 리세트 노드(Qb1)가 충전되고 제 2 리세트 노드(Qb2)가 방전된다. 반면, 제 1 교류전압(Vac1)이 저전압으로 유지되고 제 2 교류전압(Vac2)이 고전압으로 유지되는 프레임 기간에 속한 리세트 기간(TR)에는, 제 1 리세트 노드(Qb1)가 방전되고 제 2 리세트 노드(Qb2)가 충전된다.
출력부(OU)는 출력 기간(TO)에 자신에게 입력된 클럭펄스를 스캔펄스로서 출력하고, 리세트 기간(TR)에는 스캔펄스 대신 방전용전압(Vss)을 출력한다.
열화보상부(DCU)는 제 1 교류전압(Vac1) 및 제 2 교류전압(Vac2) 중 적어도 어느 하나에 근거하여 제 1 리세트 노드(Qb1) 및 제 2 리세트 노드(Qb2) 중 어느 하나를 선택한다. 그리고 이 선택된 리세트 노드로 열화보상전압(LVss)을 공급한다. 여기서, 이 열화보상전압(LVss)은 방전용전압(Vss)보다 더 작은 값을 갖는다. 예를 들어, 열화보상전압(LVss)은 방전용전압(Vss)의 10% 내지 90%에 해당하는 값을 가질 수 있다.
이때, n번째 스테이지(ST_n)의 노드 제어부(NC)는, 도 3에 도시된 바와 같이, 제 1 스위칭소자 내지 제 8 스위칭소자(Tr1 내지 Tr8)를 포함한다. 그리고, n번째 스테이지(ST_n)의 출력부(OU)는, 도 3에 도시된 바와 같이, 풀업 스위칭소자(Pu), 제 1 풀다운 스위칭소자(Pd1) 및 제 2 풀다운 스위칭소자(Pd2)를 포함한다. 그리고, n번째 스테이지(ST_n)의 열화보상부(DCU)는, 도 3에 도시된 바와 같이, 제 1 보상 스위칭소자(CTr1) 및 제 2 보상 스위칭소자(CTr2)를 포함한다.
여기서, 전술된 각 부의 스위칭소자들에 대하여 좀 더 구체적으로 설명한다.
n번째 스테이지(ST_n)에 구비된 제 1 스위칭소자(Tr1)는, n-1번째 스테이지(ST_n-1)로부터의 스캔펄스(Vg_n-1)에 따라 제어되며, 충전용전원라인과 세트 노드(Q)에 사이에 접속된다. 즉, 이 제 1 스위칭소자(Tr1)는 n-1번째 스테이지(ST_n-1)로부터의 스캔펄스(Vg_n-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 세트 노드(Q)를 서로 연결시킨다. 여기서, 충전용전원라인으로는 충전용전압(Vdd)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 2 스위칭소자(Tr2)는, n+2번째 스테이지(ST_n+2)로부터의 스캔펄스(Vg_n+2)에 따라 제어되며, 세트 노드(Q)와 방전용전라인 사이에 접속된다. 즉, 이 제 2 스위칭소자(Tr2)는 n+1번째 스테이지(ST_n+1)로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용전원라인과 세트 노드(Q)를 서로 연결시킨다. 여기서, 방전용전원라인으로는 방전용전압(Vss)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 3 스위칭소자(Tr3)는, 제 1 리세트 노드(Qb1)의 전압에 따라 제어되며, 세트 노드(Q)와 방전용전원라인 사이에 접속된다. 즉, 이 제 3 스위칭소자(Tr)는 제 1 리세트 노드(Qb1)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 4 스위칭소자(Tr4)는, 제 2 리세트 노드(Qb2)의 전압에 따라 제어되며, 세트 노드(Q)와 방전용전원라인 사이에 접속된다. 즉, 이 제 4 스위칭소자(Tr4)는 제 2 리세트 노드(Qb2)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 5 스위칭소자(Tr5)는, 제 1 교류전압(Vac1)에 따라 제어되며, 제 1 교류전원라인과 제 1 리세트 노드(Qb1) 사이에 접속된다. 즉, 이 제 5 스위칭소자(Tr5)는 제 1 교류전압(Vac1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 교류전원라인과 제 1 리세트 노드(Qb1)를 서로 연결시킨다. 여기서, 제 1 교류전원라인으로는 제 1 교류전압(Vac1)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 6 스위칭소자(Tr6)는, 제 2 교류전압(Vac2)에 따라 제어되며, 제 2 교류전원라인과 제 2 리세트 노드(Qb2) 사이에 접속된다. 즉, 이 제 6 스위칭소자(Tr6)는 제 2 교류전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 교류전원라인과 제 2 리세트 노드(Qb2)를 서로 연결시킨다. 여기서, 제 2 교류전원라인으로는 제 2 교류전압(Vac2)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 7 스위칭소자(Tr7)는, 세트 노드(Q)의 전압에 따라 제어되며, 제 1 리세트 노드(Qb1)와 방전용전원라인 사이에 접속된다. 즉, 이 제 7 스위칭소자(Tr7)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(Qb1)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 8 스위칭소자(Tr8)는, 세트 노드(Q)의 전압에 따라 제어되며, 제 2 리세트 노드(Qb2)와 방전용전원라인 사이에 접속된다. 즉, 이 제 8 스위칭소자(Tr8)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(Qb2)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 풀업 스위칭소자(Pu)는, 세트 노드(Q)의 전압에 따라 제어되며, 서로 다른 위상을 갖는 다수의 클럭펄스들(CLK1 내지 CLK4) 중 어느 하나를 전송하는 클럭전송라인과 출력단자(OT) 사이에 접속된다. 즉, 이 풀업 스위칭소자(Pu)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 해당 클럭전송라인과 n번째 스테이지(ST_n)의 출력단자(OT)를 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 1 풀다운 스위칭소자(Pd1)는, 제 1 리세트 노드(Qb1)의 전압에 따라 제어되며, 출력단자(OT)와 방전용전원라인 사이에 접속된다. 즉, 이 제 1 풀다운 스위칭소자(Pd1)는 제 1 리세트 노드(Qb1)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 n번째 스테이지(ST_n)의 출력단자(OT)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 2 풀다운 스위칭소자(Pd2)는, 제 2 리세트 노드(Qb2)의 전압에 따라 제어되며, 출력단자와 방전용전원라인 사이에 접속된다. 즉, 이 제 2 풀다운 스위칭소자(Pd2)는 제 2 리세트 노드(Qb2)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 n번째 스테이지(ST_n)의 출력단자(OT)와 방전용전원라인을 서로 연결시킨다.
n번째 스테이지(ST_n)에 구비된 제 1 보상 스위칭소자(CTr1)는, 제 1 교류전압(Vac1)에 대하여 반전된 형태를 갖는 제 1 제어신호(CS1)에 따라 제어되며, 제 1 리세트 노드(Qb1)와 열화보상전원라인 사이에 접속된다. 즉, 제 1 보상 스위칭소자(CTr1)는 제 1 제어신호(CS1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(Qb1)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 2 보상 스위칭소자(CTr2)는, 제 2 교류전압(Vac2)에 대하여 반전된 형태를 갖는 제 2 제어신호(CS2)에 따라 제어되며, 제 2 리세트 노드(Qb2)와 열화보상전원라인 사이에 접속된다. 즉, 제 2 보상 스위칭소자(CTr2)는 제 2 제어신호(CS2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(Qb2)와 열화보상전원라인을 서로 연결시킨다.
이와 같이 구성된 쉬프트 레지스터의 동작을 설명하기로 한다. 여기서, 쉬프트 레지스터에 구비된 스테이지들의 구성은 모두 동일하며, 또한 그 구동 동작 역시 동일하므로, 도 2 및 도 3을 참조하여, n번째 스테이지(ST_n)의 동작을 대표적으로 설명한다.
1) 세트 기간( TS )
n번째 스테이지(ST_n)의 세트 시점(TS)에, n-1번째 스테이지로부터 하이 상태의 스캔펄스(Vg_n-1)가 n번째 스테이지(ST_n)의 제 1 스위칭소자(Tr1)로 공급된다. 이에 따라, 이 제 1 스위칭소자(Tr1)가 턴-온되고, 이 턴-온된 제 1 스위칭소자(Tr1)를 통해 충전용전압(Vdd)이 n번째 스테이지(ST_n)의 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)의 전압(도 2의 V_Q)이 충전되고, 이 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu), 제 7 스위칭소자(Tr7) 및 제 8 스위칭소자(Tr8)가 턴-온된다.
턴-온된 제 7 스위칭소자(Tr7)를 통해, 방전용전압(Vss)이 n번째 스테이지(ST_n)의 제 1 리세트 노드(Qb1)로 공급된다. 또한, 턴-온된 제 8 스위칭소자(Tr8)를 통해, 방전용전압(Vss)이 n번째 스테이지(ST_n)의 제 2 리세트 노드(Qb2)로 공급된다. 여기서, 도 2에 도시된 바와 같이, 이 프레임 기간 동안 제 1 교류전압(Vac1)이 고전압으로, 그리고 제 2 교류전압(Vac2)이 저전압으로 유지되므로, 제 1 교류전원라인에 다이오드연결방식으로 접속된 제 5 스위칭소자(Tr5)는 이 프레임 기간 동안 항상 턴-온 상태를 유지하는 반면, 제 2 교류전원라인에 다이오드연결방식으로 접속된 제 6 스위칭소자(Tr6)는 항상 턴-오프 상태를 유지한다. 이에 따라, 제 1 리세트 노드(Qb1)는 제 5 스위칭소자(Tr5)를 통해 제공되는 하이 상태의 제 1 교류전압(Vac1)과, 그리고 제 7 스위칭소자(Tr7)를 통해 제공되는 로우 상태의 방전용전압(Vss)이 함께 공급되게 된다. 그런데, 제 7 스위칭소자(Tr7)가 제 5 스위칭소자(Tr5)보다 더 큰 사이즈(즉, 더 큰 채널폭)를 가지므로, 이 세트 기간에 제 1 리세트 노드(Qb1)는 보다 큰 사이즈를 갖는 제 7 스위칭소자(Tr7)를 통해 인가되는 방전용전압(Vss)에 의해 방전 상태를 유지한다. 마찬가지 방식으로, 제 8 스위칭소자(Tr8)가 제 6 스위칭소자(Tr6)보다 더 큰 사이즈(즉, 더 큰 채널폭)를 갖는다.
따라서, 이 세트 기간(TS)에 제 1 및 제 2 리세트 노드(Qb1, Qb2)가 모두 방전되며, 이 방전된 제 1 리세트 노드(Qb1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Pd1), 그리고 방전된 제 2 리세트 노드(Qb2)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4) 및 제 2 풀다운 스위칭소자(Pd2)가 모두 턴-오프된다.
한편, 이 세트 기간(TS)에 n+1번째 스테이지(ST_n+1)로부터는 스캔펄스가 로우 상태이므로(즉, n+1번째 스테이지(ST_n+1)로부터 방전용전압(Vss)이 출력되므로), 이를 공급받는 n번째 스테이지(ST_n)의 제 2 스위칭소자(Tr2)는 턴-오프된다.
특히, 이 프레임 기간 동안 제 1 교류전압(Vac1)이 고전압으로, 그리고 제 2 교류전압(Vac2)이 저전압으로 유지되므로, 결국 제 1 제어신호(CS1)는 저전압으로, 그리고 제 2 제어신호(CS2)는 고전압으로 유지된다. 따라서, 제 1 보상 스위칭소자(CTr1)는 턴-오프되는 반면, 제 2 보상 스위칭소자(CTr2)는 턴-온된다. 그러면, 이 턴-온된 제 2 보상 스위칭소자(CTr2)를 통해, 열화보상전압(LVss)이 제 2 리세트 노드(Qb2)로 공급된다. 이에 따라, 제 2 리세트 노드(Qb2)의 전압이 제 1 리세트 노드(Qb1)의 전압보다 더 낮아지게 된다. 즉, 제 1 리세트 노드(Qb1)의 전압이 방전용전압(Vss)의 수준으로 유지되며, 제 2 리세트 노드(Qb2)의 전압은 이보다 더 낮은 열화보상전압(LVss)의 수준으로 유지된다. 따라서, 제 2 풀다운 스위칭소자(Pd2)의 게이트전극(제 2 리세트 노드(Qb2))의 전압이 이의 소스전극(방전용전원라인)의 전압보다 더 낮아지게 되며, 그로 인해 n타입 스위칭소자인 제 2 풀다운 스위칭소자(Pd2)의 게이트전극과 소스전극간의 전압(이하, 게이트-소스 전압)이 부극성이 되어, 이 제 2 풀다운 스위칭소자(Pd2)는 역방향으로 바이어스 된다. 다시 말하여, 음의 방향으로 바이어스 스트레스(bias stress)를 받는다.
이와 같이, 이 n번째 스테이지(ST_n)의 세트 기간에, 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(Qb1, Qb2)는 방전된다. 특히, 제 2 리세트 노드(Qb2)가 열화보상전압(LVss)의 수준으로 방전됨에 따라, 제 2 풀다운 스위칭소자(Pd2)가 음의 방향으로 바이어스 스트레스를 받는다.
2) 출력 기간( TO )
n번째 스테이지(ST_n)의 출력 기간(TO)에, 제 1 클럭펄스(CLK1)가 풀업 스위칭소자(Pu)의 드레인전극으로 인가된다. 이 출력 기간에는 n-1번째 스테이지(ST_n-1)로부터 로우 상태의 스캔펄스가 출력되므로(즉, n-1번째 스테이지(ST_n-1)로부터 방전용전압(Vss)이 출력되므로) 제 1 스위칭소자(Tr1)가 턴-오프되며, 이에 의해 세트 노드(Q)가 플로팅(floating) 상태로 된다. 따라서, 이 출력 기간(TO)에 풀업 스위칭소자(Pu)는 여전히 턴-온 상태이다. 이때, 풀업 스위칭소자(Pu)로 인가된 클럭펄스(CLK1)에 의해 발생된 커플링(coupling) 현상에 의해, 도 2에 도시된 바와 같이, 플로팅 상태의 세트 노드(Q)의 전압이 부트스트랩핑(bootstrapping)된다. 이에 따라 풀업 스위칭소자(Pu)가 거의 완전히 턴-온된 상태를 유지하고, 이 턴-온된 풀업 스위칭소자(Pu)를 통해 클럭펄스(CLK1)가 스캔펄스(Vg_n)로서 출력된다. 이때 이 스캔펄스(Vg_n)는 n번째 스테이지(ST_n)의 출력단자(OT)를 통해 n번째 게이트 라인, n+1번째 스테이지(ST_n+1)의 제 1 스위칭소자(Tr1), 그리고 n-1번째 스테이지(ST_n-1)의 제 2 스위칭소자(Tr2)로 공급된다.
3) 리세트 기간( TR )
n번째 스테이지(ST_n)의 리세트 기간(TR)에, n+1번째 스테이지(ST_n+1)로부터의 스캔펄스(Vg_n+1)가 하이 상태가 된다. 이에 따라 이 스캔펄스(Vg_n+1)를 공급받는 n번째 스테이지(ST_n)의 제 2 스위칭소자(Tr2)가 턴-온된다. 그러면, 이 턴-온된 제 2 스위칭소자(Tr2)를 통해, 방전용전압(Vss)이 세트 노드(Q)로 공급된다. 따라서, 이 세트 노드(Q)가 방전되며, 이 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu), 제 7 스위칭소자(Tr7) 및 제 8 스위칭소자(Tr8)가 턴-오프된다.
이때, 제 7 스위칭소자(Tr7)가 턴-오프됨에 따라 제 1 리세트 노드(Qb1)로 더 이상 방전용전압(Vss)이 인가되지 못하는 바, 이에 따라 이 제 1 리세트 노드(Qb1)는 이 프레임 기간 동안 항상 턴-온 상태인 제 5 스위칭소자(Tr5)로부터의 제 1 교류전압(Vac1)(고전압 상태의 제 1 교류전압(Vac1))에 의해 충전된다. 반면, 제 2 리세트 노드(Qb2)는 방전된 상태 그대로 유지된다. 즉, 이 제 2 리세트 노드(Qb2)는, 이 프레임 기간 동안 항상 턴-온 상태인 제 2 보상 스위칭소자(CTr2)로부터의 열화보상전압(LVss)에 의해 방전된 상태이다. 따라서, 이 리세트 기간(TR)에 열화보상전압을 공급받는 제 2 풀다운 스위칭소자(Pd2)는 여전히 음의 방향으로 바이어스 스트레스를 받는다. 반면, 이 리세트 기간(TR)에, 제 1 리세트 노드(Qb1)는 고전압(제 1 교류전압(Vac1)의 고전압)으로 유지되므로, 이 제 1 리세트 노드(Qb1)에 접속된 제 1 풀다운 스위칭소자(Pd1)는 양의 방향으로 바이어스 스트레스를 받는다.
전술된 바와 같이 제 1 리세트 노드(Qb1)가 충전됨에 따라, 이 충전된 제 1 리세트 노드(Qb1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Pd1)가 턴-온된다. 그러면, 턴-온된 제 3 스위칭소자(Tr3)를 통해 방전용전압(Vss)이 세트 노드(Q)로 인가되며, 또한 턴-온된 제 1 풀다운 스위칭소자(Pd1)를 통해 방전용전압(Vss)이 출력된다. 이 제 1 풀다운 스위칭소자(Pd1)를 통해 출력된 방전용전압(Vss)은 n번째 스테이지(ST_n)의 출력단자(OT)를 통해 n번째 게이트 라인, n+1번째 스테이지(ST_n+1)의 제 1 스위칭소자(Tr1), 그리고 n-1번째 스테이지(ST_n-1)의 제 2 스위칭소자(Tr2)로 공급된다.
나머지 스테이지들 역시 전술된 바와 같은 n번째 스테이지(ST_n)와 동일한 방식으로 동작한다. 단, 1번째 스테이지 및 마지막 번째 스테이지는, 전단 스캔펄스 및 후단 스캔펄스 대신 스타트 펄스를 공급 받아 동작한다.
한편, 제 1 교류전압(Vac1)이 저전압으로 유지되고, 제 2 교류전압(Vac2)이 고전압으로 유지되는 다음 프레임 기간 동안에는, 제 1 보상 스위칭소자(CTr1)가 턴-온되는 반면 제 2 보상 스위칭소자(CTr2)는 턴-오프된다. 이는 제 1 제어신호(CS1)가 고전압으로 되고 제 2 제어신호(CS2)가 저전압으로 되기 때문이다. 따라서, 이와 같은 경우, 제 1 세트 노드(Q)로 열화보상전압(LVss)이 인가되고, 제 2 세트 노드(Q)로 방전용전압(Vss)이 인가된다. 이에 따라, 이러한 다음 프레임 기간에는 제 1 풀다운 스위칭소자(Pd1)가 음의 방향으로 바이어스 스트레스를 받는다. 반면, 음의 방향으로 바이어스 스트레스를 받았던 제 2 풀다운 스위칭소자(Pd2)는, 상술된 다음 프레임 기간에 양의 방향으로 바이어스 스트레스를 받는다. 이는 다음 프레임 기간의 리세트 기간(TR)에 제 2 리세트 노드(Qb2)가 고전압(제 2 교류전압(Vac2)의 고전압)으로 유지되기 때문이다.
도 4는 도 1의 n번째 스테이지(ST_n)에 대한 제 2 실시예의 구성을 나타낸 도면이다.
n번째 스테이지(ST_n)는, 도 4에 도시된 바와 같이, 노드 제어부(NC), 출력부(OU) 및 열화보상부(DCU)를 포함한다.
제 2 실시예에서의 노드 제어부(NC) 및 출력부(OU)는, 전술된 제 1 실시예에서의 그것들과 동일하므로 이에 대한 설명은 앞선 설명을 참조한다.
한편, 제 2 실시예에 따른 열화보상부(DCU)에 포함된 제 1 보상 스위칭소자(CTr1) 및 제 2 보상 스위칭소자(CTr2)는 다음과 같은 구성을 갖는다.
n번째 스테이지(ST_n)에 구비된 제 1 보상 스위칭소자(CTr1)는, 도 4에 도시된 바와 같이, 제 2 교류전압(Vac2)에 따라 제어되며, 제 1 리세트 노드(Qb1)와 열화보상전원라인 사이에 접속된다. 즉, 제 1 보상 스위칭소자(CTr1)는 제 2 교류전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(Qb1)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 2 보상 스위칭소자(CTr2)는, 도 4에 도시된 바와 같이, 제 1 교류전압(Vac1)에 따라 제어되며, 제 2 리세트 노드(Qb2)와 열화보상전원라인 사이에 접속된다. 즉, 제 2 보상 스위칭소자(CTr2)는 제 1 교류전압(Vac1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(Qb2)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
도 5는 도 1의 n번째 스테이지(ST_n)에 대한 제 3 실시예의 구성을 나타낸 도면이다.
n번째 스테이지(ST_n)는, 도 5에 도시된 바와 같이, 노드 제어부(NC), 출력부(OU) 및 열화보상부(DCU)를 포함한다.
제 3 실시예에서의 노드 제어부(NC) 및 출력부(OU)는, 전술된 제 1 실시예에서의 그것들과 동일하므로 이에 대한 설명은 앞선 설명을 참조한다.
한편, 제 3 실시예에 따른 열화보상부(DCU)에 포함된 제 1 보상 스위칭소자(CTr1) 및 제 2 보상 스위칭소자(CTr2)는 다음과 같은 구성을 갖는다.
n번째 스테이지(ST_n)에 구비된 제 1 보상 스위칭소자(CTr1)는, 도 5에 도시된 바와 같이, 제 2 교류전압(Vac2)에 따라 제어되며, 제 1 리세트 노드(Qb1)와 열화보상전원라인 사이에 접속된다. 즉, 제 1 보상 스위칭소자(CTr1)는 제 2 교류전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(Qb1)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
n번째 스테이지(ST_n)에 구비된 제 2 보상 스위칭소자(CTr2)는, 도 5에 도시된 바와 같이, 제 2 교류전압(Vac2)에 따라 제어되며, 제 2 리세트 노드(Qb2)와 열화보상전원라인 사이에 접속된다. 즉, 제 2 보상 스위칭소자(CTr2)는 제 2 교류전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(Qb2)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
여기서, 제 1 보상 스위칭소자(CTr1)와 제 2 보상 스위칭소자(CTr2)는 서로 상반된 타입의 스위칭소자이다. 예를 들어, 도 4에 도시된 바와 같이, 제 1 보상 스위칭소자(CTr1)는 N타입의 스위칭소자인 반면, 제 2 보상 스위칭소자(CTr2)는 P타입의 스위칭소자이다. 따라서, 제 2 교류전압(Vac2)이 고전압으로 유지될 때 N타입인 제 1 보상 스위칭소자(CTr1)는 턴-온되는 반면, P타입인 제 2 보상 스위칭소자(CTr2)는 턴-오프된다.
한편, 도시되지 않았지만, 도 5에서의 제 1 보상 스위칭소자(CTr1)를 P타입으로 구성하고, 제 2 보상 스위칭소자(CTr2)를 N타입으로 구성하여도 무방하다.
도 6은 도 1의 n번째 스테이지(ST_n)에 대한 제 4 실시예의 구성을 나타낸 도면이다.
n번째 스테이지(ST_n)는, 도 6에 도시된 바와 같이, 노드 제어부(NC), 출력부(OU) 및 열화보상부(DCU)를 포함한다.
제 4 실시예에서의 노드 제어부(NC) 및 출력부(OU)는, 전술된 제 1 실시예에서의 그것들과 동일하므로 이에 대한 설명은 앞선 설명을 참조한다.
한편, 제 4 실시예에 따른 열화보상부(DCU)는 제 1 보상 스위칭소자(CTr1), 제 2 보상 스위칭소자(CTr2) 및 반전기(INV)를 포함한다.
n번째 스테이지(ST_n)에 구비된 제 1 보상 스위칭소자(CTr1)는, 도 6에 도시된 바와 같이, 제 2 교류전압(Vac2)에 따라 제어되며, 제 1 리세트 노드(Qb1)와 열화보상전원라인 사이에 접속된다. 즉, 제 1 보상 스위칭소자(CTr1)는 제 2 교류전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(Qb1)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
n번째 스테이지(ST_n)에 구비된 반전기(INV)는, 도 6에 도시된 바와 같이, 제 2 교류전압(Vac2)을 반전시킨다.
n번째 스테이지(ST_n)에 구비된 제 2 보상 스위칭소자(CTr2)는, 도 6에 도시된 바와 같이, 반전기(INV)로부터의 출력에 따라 제어되며, 제 2 리세트 노드(Qb2)와 열화보상전원라인 사이에 접속된다. 즉, 제 2 보상 스위칭소자(CTr2)는 반전기(INV)로부터 반전된 전압(즉, 제 1 교류전압(Vac1))에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(Qb2)와 열화보상전원라인을 서로 연결시킨다. 여기서, 열화보상전원라인으로는 열화보상전압(LVss)이 공급된다.
한편, 도면에 도시되지 않았지만, 도 6에서의 제 1 교류전압(Vac1)을 제 2 보상 스위칭소자(CTr2)의 게이트전극으로 공급하고, 반전기(INV)가 제 1 교류전압(Vac1)을 반전시키도록 구성하고, 그리고 이 반전기(INV)로부터의 출력(즉, 제 2 교류전압(Vac2))을 제 1 보상 스위칭소자(CTr1)의 게이트전극으로 공급하는 방식으로 회로를 변경하여도 무방하다.
도 7은 본 발명에서의 제 1 리세트 노드(Qb1)의 전압에 따른 바이어스 스트레스 방향을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 제 1 제어신호(CS1)가 고전압일 때 이의 전압값이 0[V]이고, 그리고 이 제 1 제어신호(CS1)가 저전압일 때 이의 전압값이 -30[V]일 수 있다. 여기서, 이 제 1 제어신호(CS1)의 고전압 및 저전압은 전술된 제 1 교류전압(Vac1)(또는 제 2 교류전압(Vac2))의 고전압 및 저전압과 동일할 수도 있으며, 서로 다를 수도 있다. 예를 들어, 도 7에 도시된 바와 같이, 제 1 교류전압(Vac1)은 이의 고전압이 13[V]로, 그리고 이의 저전압이 -10[V]로 설정될 수 있다.
이때, 열화보상전압(LVss)은 전술된 제 1 제어신호(CS1)의 저전압과 동일한 -30[V]이다. 물론, 이 열화보상전압(LVss)은 제 1 제어신호(CS1)의 저전압과 다르게 설정될 수도 있다.
그리고, 방전용전압(Vss)은 -10[V]로 설정될 수 있다. 즉, 열화보상전압(LVss)은 이 방전용전압(Vss)보다 작다.
한편, 도시되지 않았지만, 제 2 제어신호(CS2)의 고전압 및 저전압 역시 상술된 바와 같이 각각 0[V] 및 -30[V]로 설정될 수 있으며, 제 2 교류전압(Vac2)의 고전압 및 저전압 역시 상술된 바와 같이 각각 13[V] 및 0[V]로 설정될 수 있으며, 그리고 클럭펄스들(CLK1 내지 CLK4)의 액티브 상태 및 비액티브 상태 역시 상술된 바와 같이 13[V] 및 0[V]로 설정될 수 있다. 또한, 충전용전압(Vdd)은 상술된 바와 같이 13[V]로 설정될 수 있다.
이와 같이 제 1 제어신호(CS1), 제 1 교류전압(Vac1), 열화보상전압(LVss) 및 방전용전압(Vss)이 전술된 바와 같은 수치로 설정된 조건 하에서, 제 1 리세트 노드(Qb1)가 충전(On) 상태이면 제 1 풀다운 스위칭소자(Pd1)의 게이트-소스 전압이 23[V]가 되고, 반면 제 1 리세트 노드(Qb1)가 방전(Off) 상태이면 제 1 풀다운 스위칭소자(Pd1)의 게이트-소스 전압이 -20[V]가 된다. 다시 말하여, 제 1 리세트 노드(Qb1)가 충전 상태일 때 이 제 1 풀다운 스위칭소자(Pd1)는 정극성의 바이어스 스트레스를 받으며, 반면 제 2 리세트 노드(Qb2)가 방전 상태일 때 이 제 1 풀다운 스위칭소자(Pd1)는 부극성의 바이어스 스트레스를 받게 된다.
이와 같이 본 발명의 제 1 풀다운 스위칭소자(Pd1)는 주기적으로 정극성과 부극성의 바이어스 스트레스를 받기 때문에, 특정 방향으로 열화되지 않는다. 한편, 제 2 풀다운 스위칭소자(Pd2) 역시 동일한 이유로 인해 특정 방향으로 열화되지 않는다. 따라서, 이들의 문턱전압이 거의 일정하게 유지되어 쉬프트 레지스터가 안정적으로 동작될 수 있다.
도 8은 정극성의 바이어스 스트레스하에서 시간에 따른 스위칭소자의 열화 방향을 설명하기 위한 도면으로서, 동 도면에 도시된 바와 같이, 그 정극성의 바이어스 스트레스가 가해지는 시간이 증가할수록 이에 비례하여 정의 방향으로 열화가 진행하고 있음을 알 수 있다. 즉, 스위칭소자의 게이트-소스 전압이 증가하는 방향으로 열화가 진행되고 있는 바, 이는 이 스위칭소자의 문턱전압이 증가하는 방향으로 이의 열화가 진행되고 있음을 의미한다.
도 9는 부극성의 바이어스 스트레스하에서 시간에 따른 스위칭소자의 열화 방향을 설명하기 위한 도면으로서, 동 도면에 도시된 바와 같이, 그 부극성의 바이어스 스트레스가 가해지는 시간이 증가할수록 이에 비례하여 부의 방향으로 열화가 진행하고 있음을 알 수 있다. 즉, 스위칭소자의 게이트-소스 전압이 감소하는 방향으로 열화가 진행되고 있는 바, 이는 이 스위칭소자의 문턱전압이 감소하는 방향으로 이의 열화가 진행되고 있음을 의미한다.
도 10은 본 발명에서의 열화보상부(DCU)에 의해 스위칭소자의 열화가 특정 방향으로 진행되지 않음을 보여주기 위한 도면으로서, 동 도면에 도시된 바와 같이, 스위칭소자(풀다운 스위칭소자)가 정극성과 부극성의 바이어스 스트레스를 주기적으로 받기 때문에 스위칭소자의 게이트-소스 전압이 거의 변화하지 않고 일정함을 알 수 있다. 즉, 이는 이 스위칭소자의 문턱전압의 변화 정도가 상당히 작다는 것을 의미한다. 따라서, 본 발명에 따르면, 쉬프트 레지스터가 오랜 시간 동안 구동되더라도 제 1 및 제 2 풀다운 스위칭소자(Pd1, Pd2)의 신뢰성이 확보될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Tr#: 제 # 스위칭소자 NC: 노드 제어부
OU: 출력부 DCU: 열화보상부
Pu: 풀업 스위칭소자 Pd#: 제 # 풀다운 스위칭소자
CTr#: 제 # 보상 스위칭소자 Vdd: 충전용전압
Vss: 방전용전압 Vac#: 제 # 교류전압
CLK1: 제 1 클럭펄스 CS#: 제 # 제어신호
LVss: 열화보상전압 Q: 세트 노드
Qb#: 제 # 리세트 노드 OT: 출력단자
Vg_#: 제 # 스캔펄스

Claims (8)

  1. 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    적어도 하나의 스테이지가,
    세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부;
    적어도 다른 하나의 스테이지로부터의 스캔펄스, 프레임 기간 단위로 고전압 및 저전압 중 어느 하나의 전압을 갖는 제 1 교류전압, 동일 프레임 기간에 상기 제 1 교류전압과 상반된 전압을 갖는 제 2 교류전압, 충전용전압 및 방전용전압에 따라 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드의 전압을 제어하는 노드 제어부;
    상기 제 1 리세트 노드의 전압에 따라 제어되며, 출력단자와 상기 방전용전압을 전송하는 방전용전원라인 사이에 접속된 제 1 풀다운 스위칭소자;
    상기 제 2 리세트 노드의 전압에 따라 제어되며, 상기 출력단자와 상기 방전용전원라인 사이에 접속된 제 2 풀다운 스위칭소자;
    상기 제 1 교류전압 및 제 2 교류전압 중 적어도 어느 하나에 근거하여 상기 제 1 리세트 노드 및 제 2 리세트 노드 중 어느 하나를 선택하고, 선택된 리세트 노드로 상기 방전용전압보다 더 작은 값을 갖는 열화보상전압을 공급하는 열화보상부를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 열화보상부는,
    상기 제 1 교류전압에 대하여 반전된 형태를 갖는 제 1 제어신호에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및,
    상기 제 2 교류전압에 대하여 반전된 형태를 갖는 제 2 제어신호에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    상기 열화보상부는,
    상기 제 2 교류전압에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및,
    상기 제 1 교류전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 열화보상부는,
    상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자; 및,
    상기 제 1 보상 스위칭소자에 공급되는 것과 동일한 교류전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함하며;
    상기 제 1 보상 스위칭소자와 제 2 보상 스위칭소자가 서로 상반된 타입인 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    상기 열화보상부는,
    상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나에 따라 제어되며, 상기 제 1 리세트 노드와 상기 열화보상전압을 전송하는 열화보상전원라인 사이에 접속된 제 1 보상 스위칭소자;
    상기 제 1 교류전압 및 제 2 교류전압 중 어느 하나를 반전시켜 출력하는 반전기; 및,
    상기 반전기로부터의 출력에 따라 제어되며, 상기 제 2 리세트 노드와 상기 열화보상전원라인 사이에 접속된 제 2 보상 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  6. 제 1 항에 있어서,
    상기 열화보상전압은 상기 방전용전압의 10% 내지 80%에 해당하는 값을 갖는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 1 항에 있어서,
    상기 적어도 하나의 스테이지에 구비된 노드 제어부는,
    전단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 충전용전압을 전송하는 충전용전원라인과 상기 세트 노드에 사이에 접속된 제 1 스위칭소자;
    다음단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 세트 노드와 상기 방전용전압을 전송하는 방전용전원라인 사이에 접속된 제 2 스위칭소자;
    상기 제 1 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 3 스위칭소자;
    상기 제 2 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 4 스위칭소자;
    상기 제 1 교류전압에 따라 제어되며, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 제 1 리세트 노드 사이에 접속된 제 5 스위칭소자;
    상기 제 2 교류전압에 따라 제어되며, 상기 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 제 2 리세트 노드 사이에 접속된 제 6 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 상기 제 2 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 스테이지는,
    상기 세트 노드의 전압에 따라 제어되며, 서로 다른 위상을 갖는 다수의 클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 상기 출력단자 사이에 접속된 풀업 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
KR1020120091041A 2012-08-21 2012-08-21 쉬프트 레지스터 KR101941451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120091041A KR101941451B1 (ko) 2012-08-21 2012-08-21 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091041A KR101941451B1 (ko) 2012-08-21 2012-08-21 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20140025030A KR20140025030A (ko) 2014-03-04
KR101941451B1 true KR101941451B1 (ko) 2019-01-23

Family

ID=50640368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091041A KR101941451B1 (ko) 2012-08-21 2012-08-21 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101941451B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238636B1 (ko) * 2014-08-05 2021-04-12 엘지디스플레이 주식회사 표시장치
CN105096863B (zh) * 2015-08-05 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示装置及其栅极驱动电路
CN106782365B (zh) * 2016-12-15 2019-05-03 武汉华星光电技术有限公司 一种栅极驱动电路及驱动方法、显示装置
CN109036307B (zh) * 2018-07-27 2019-06-21 深圳市华星光电技术有限公司 包括goa电路的液晶面板及其驱动方法
CN109859670A (zh) * 2019-03-28 2019-06-07 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN114171537A (zh) * 2021-12-02 2022-03-11 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터

Also Published As

Publication number Publication date
KR20140025030A (ko) 2014-03-04

Similar Documents

Publication Publication Date Title
KR102066083B1 (ko) 쉬프트 레지스터
KR101992889B1 (ko) 쉬프트 레지스터
KR101296645B1 (ko) 쉬프트 레지스터
KR101768485B1 (ko) 쉬프트 레지스터
US8953737B2 (en) Shift register
KR101568258B1 (ko) 쉬프트 레지스터
KR101920752B1 (ko) 게이트 구동회로
KR101941451B1 (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR20100096656A (ko) 쉬프트 레지스터
KR20100071387A (ko) 게이트 드라이버
KR20110110502A (ko) 쉬프트 레지스터
KR101830607B1 (ko) 쉬프트 레지스터
KR20120011765A (ko) 쉬프트 레지스터
KR101908508B1 (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR102034046B1 (ko) 쉬프트 레지스터
KR20140014746A (ko) 쉬프트 레지스터
KR101192791B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20140095209A (ko) 쉬프트 레지스터
KR101941449B1 (ko) 쉬프트 레지스터
KR102056675B1 (ko) 쉬프트 레지스터
KR101481661B1 (ko) 쉬프트 레지스터
KR20070002913A (ko) 쉬프트 레지스터 및 이의 구동방법
KR101630324B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant