CN114679055A

CN114679055A - 开关电源电路及终端设备

Info

Publication number: CN114679055A
Application number: CN202210041695.2A
Authority: CN
Inventors: 王朝; 吉庆
Original assignee: Honor Device Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2022-01-14
Filing date: 2022-01-14
Publication date: 2022-06-28
Anticipated expiration: 2042-01-14
Also published as: WO2023134381A1; CN114679055B

Abstract

本申请提供了开关电源电路及终端设备，该开关电源电路利用第二开关管代替异步开关电源电路中的二极管。开关管的导通阻抗非常小，只有几十毫欧姆，因此开关电源电路中的导通压降从几百毫伏减小至几十毫伏，极大地降低了开关电源电路的功率损耗，提高了输出效率。而且，该方案利用分立元件构成控制电路控制第二开关管的开关状态，无需额外设置PWM控制器，分立元件的成本远低于PWM控制器的成本，从而降低了开关电源的硬件成本，简化了电路设计。

Description

开关电源电路及终端设备

技术领域

本申请涉及电力电子技术领域，尤其涉及开关电源电路及终端设备。

背景技术

开关电源利用现代电力电子技术，控制开关晶体UAN导通和截止的时间比率，维持稳定输出电压。开关电源一般由脉冲宽度调制(Pulse Width Modulation，PWM)控制集成电路 (Integrated Circuit，IC)芯片和金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)构成。例如，常用的开关电源电路包括boost电路、buck 电路等。

但是，目前的部分开关电源电路存在损耗大、工作效率低的问题。

发明内容

有鉴于此，本申请提供了开关电源电路及终端设备，以解决上述技术问题，其公开的技术方案如下：

第一方面，本申请提供了一种boost开关电源电路，包括：第一电感、第一开关管、第二开关管、控制电路和输出电容；第一电感的一端连输boost开关电源电路的正输入端，第一电感的另一端连接第一开关管的第一端；第一开关管的第二端连接接地端，第一开关管的控制端连接驱动信号控制器；第二开关管的第一端连接第一电感与第一开关管的公共节点，第二开关管的第二端连接boost开关电源电路的正输出端，第二开关管的控制端连接控制电路；控制电路包括第一分压电路和第二分压电路，输出用于控制第二开关管的开关状态的控制信号；第一分压电路并联于第一开关管的第一端与第二端之间；第二分压电路连接于输出第二开关管的第二端与接地端之间，第二分压电路包括至少两个串联的电阻，以及串联在至少两个电阻之间的第三开关管，第三开关管的第一端连接第二开关管的控制端，第三开关管的控制端连接第一分压电路的中间节点；输出电容并联于正输出端与接地端之间。该方案利用第二开关管代替异步boost开关电源电路中的二极管，开关管的导通压降远低于二极管的导通压降，因此降低了boost开关电源电路的功率损耗。而且，第二开关管的控制电路由分立元件构成，最终实现当第一开关管(即主回路开关管)导通时，该第二开关管截止，以及，当第一开关管截止时，第二开关管导通。分立元件的成本远低于PWM控制器的成本，因此，采用分立元件组成的控制电路降低了boost开关电源电路的硬件成本，同时，简化了boost开关电源电路的电路设计。

在第一方面的一种可能的实现方式中，第一分压电路包括至少两个串联的电阻。

在第一方面的另一种可能的实现方式中，第一分压电路包括串联连接的第一电阻和第二电阻，第一电阻与所述第二电阻的公共节点为所述第一分压电路的中间节点。

在第一方面的又一种可能的实现方式中，第二分压电路包括串联连接的第三电阻和第四电阻，以及串联于第三电阻与第四电阻之间的第三开关管；第三开关管的第一端连接第三电阻，第三开关管的第二端连接第四电阻，第三开关管的控制端连接第一分压电路的中间节点，第三开关管的第一端还连接第二开关管的控制端。可见，该方案的第一分压电路根据输入端主路上的SW节点处的电压，产生控制第二分压电路中第三开关管导通和截止的控制信号，进一步，第二分压电路为第二开关管提供导通和截止的控制信号，最终实现通过分立元件构成的控制电路控制第二开关管的导通和截止，节省了boost开关电源电路的硬件成本。

在第一方面的再一种可能的实现方式中，第一开关管、第二开关管和第三开关管均为金属-氧化物半导体场效应晶体管MOS管；第一端为MOS管的漏极、第二端为MOS管的源极，控制端为MOS管的栅极。

在第一方面的另一种可能的实现方式中，第一开关管和第三开关管均为NMOS管，第二开关管为PMOS管。

第二方面，本申请还提供了一种buck开关电源电路，包括：第一电感、第一开关管、第二开关管、控制电路和输出电容；第一开关管的第一端连接buck开关电源电路的正输入端，第一开关管的第二端连接第一电感的一端，第一开关管的控制端连接驱动信号控制器；第一电感的另一端连接buck开关电源电路的正输出端；第二开关管的第一端连接第一开关管与第一电感的第一公共节点，第二开关管的第二端连接接地端，第二开关管的控制端连接控制电路；控制电路包括第一分压电路和第二分压电路，输出用于控制第二开关管的开关状态的控制信号；第一分压电路并联于第二开关管的第一端与第二端之间；第二分压电路连接于第一电感的另一端与接地端之间，第二分压电路包括至少两个串联的电阻，以及串联在至少两个电阻之间的第三开关管，第三开关管的第一端连接第二开关管的控制端，第三开关管的控制端连接第一分压电路的中间节点；输出电容并联于正输出端与接地端之间。可见，该buck开关电源电路，利用第二开关管代替续流二极管，开关管的导通阻抗非常小，只有几十毫欧姆，续流电流通常为几安培，因此，第二开关管的导通压降为几十毫伏，而续流二极管的导通压降为几百毫伏，因此，利用开关管代替续流二极管后，极大地降低了buck开关电源电路的功率损耗，提高了输出效率。而且，该方案利用分立元件组成的控制电路控制第二开关管的导通与截止状态，以实现当第一开关管导通时，第二开关管截止；当第一开关管截止时，第二开关管导通。即该方案无需额外设置PWM控制器，分立元件的成本远低于PWM控制器的成本，从而降低了buck开关电源电路的硬件成本，简化了电路设计。

在第二方面的一种可能的实现方式中，第一分压电路包括第一电阻和第二电阻，第一电阻与第二电阻；第一电阻与第二电阻的公共节点为第一分压电路的中间节点。

在第二方面的另一种可能的实现方式中，第二分压电路包括串联连接的第三电阻和第四电阻，以及串联于第三电阻与第四电阻之间的第三开关管；第三开关管的第一端连接第三电阻，第三开关管的第二端连接第四电阻，第三开关管的控制端连接第一分压电路的中间节点，第三开关管的第一端还连接第二开关管的控制端。

在第二方面的又一种可能的实现方式中，第一开关管、第二开关管和第三开关管均为金属-氧化物半导体场效应晶体管MOS管；第一端为MOS管的漏极、第二端为MOS管的源极，控制端为MOS管的栅极。

在第二方面的再一种可能的实现方式中，第一开关管、第二开关管和第三开关管均为 NMOS管。

第三方面，本申请还提供了一种终端设备，所述终端设备包括：第一方面任一项所述的 boost开关电源电路，或者，第二方面任一项所述的buck开关电源电路；所述boost开关电源电路或所述buck开关电源电路用于为所述终端设备中的待供电模块供电，所述待供电模块包括扬声器功率放大器或LCD背光模块。

应当理解的是，本申请中对技术特征、技术方案、有益效果或类似语言的描述并不是暗示在任意的单个实施例中可以实现所有的特点和优点。相反，可以理解的是对于特征或有益效果的描述意味着在至少一个实施例中包括特定的技术特征、技术方案或有益效果。因此，本说明书中对于技术特征、技术方案或有益效果的描述并不一定是指相同的实施例。进而，还可以任何适当的方式组合本实施例中所描述的技术特征、技术方案和有益效果。本领域技术人员将会理解，无需特定实施例的一个或多个特定的技术特征、技术方案或有益效果即可实现实施例。在其他实施例中，还可在没有体现所有实施例的特定实施例中识别出额外的技术特征和有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A是一种异步boost电路的电路原理示意图；

图1B是一种同步boost电路的电路原理示意图；

图2是本申请实施例提供的一种boost开关电源的电路原理示意图；

图3是图2所示的boost开关电源在电感储能阶段对应的电流方向示意图；

图4是图2所示的boost开关电源的电感放电阶段对应的电流方向示意图；

图5是一种异步buck电路的电路原理示意图；

图6是本申请实施例提供的一种buck开关电源的电路原理示意图；

图7是图6所示buck开关电源在电感储能阶段对应的电流方向示意图；

图8是图6所示buck开关电源在电感放电阶段对应的电流方向示意图。

具体实施方式

本申请说明书和权利要求书及附图说明中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而不是用于限定特定顺序。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

开关电源电路包括同步开关电源电路、异步开关电源电路，如包括同步boost电路、异步boost电路、同步buck电路、异步buck电路。其中，异步boost电路和异步buck电路通过二极管连接输出端，与同步开关电源电路相比，异步开关电源电路的电路结构和控制逻辑简单，因此异步开关电源电路得到广泛应用。

但是，本申请发明人在研究过程中发现，异步开关电源电路的功率损耗大、工作效率低。

例如，图1A所示的异步boost电路，电感L1和第一开关管Q1串联后与输入电源Vin并联，L1与Q1的连接的一端还通过二极管D1连接正输出端。

当Q1导通时，输入电源Vin与L1形成闭合回路，L1储能，此时D1反向偏置，处于截止状态。当Q1截止时，由于电感L1的电流不能突变，L1中产生左负右正的感应电压，该感应电压叠加至输入电源上。此时，D1正向偏置导通，输入电源和感应电压经由D1、负载形成回路。由于D1的导通电压较高，导致异步boost电路的功率损耗较大、工作效率低。

如果采用同步boost电路，如图1B所示，与图1A的不同之处是，输出主回路上的D1替换为第二开关管Q2，但是，Q1及其PWM控制IC通常集成在开关电源芯片内，无法向外部提供控制信号，换言之，无法通过Q1的PWM控制IC控制Q2的开关状态。因此，采用同步boost电路需要额外设置PWM控制器(即PWM控制IC)来控制Q2的导通和截止，导致硬件成本升高。

为了解决上述技术问题，发明人经研究提出了本申请的开关电源电路，利用第二开关管代替异步开关电源电路中的二极管。开关管的导通压降远低于二极管的导通压降，因此降低了开关电源电路的功率损耗。以及，利用分立元件组成的控制电路控制该第二开关管的导通和截止状态，从而实现当第一开关管(即主回路开关管)导通时，该第二开关管截止，以及，当第一开关管截止时，第二开关管导通。分立元件的成本远低于PWM控制器的成本，因此，采用分立元件组成的控制电路降低了开关电源电路的硬件成本，同时，简化了开关电源电路的电路设计。

下面将结合图2～图5，介绍本申请提供的基于异步boost电路的开关电源电路的电路结构和工作过程。

请参见图2，示出了本申请实施例提供的一种boost开关电源的电路原理图，如图2所示，该boost开关电源电路包括电感L1、第一开关管Q1、第二开关管Q2，输出电容Co，负载R_L，以及控制电路。

电感L1与第一开关管Q1串联后并联连接输入电源Vin，其中，L1的一端连接输入电源 Vin的正极，L1的另一端连接Q1的第一端，Q1的第二端连接Vin的负极，Q1的控制端连接PWM控制器。

第二开关管Q2的第一端连接L1与Q1的公共节点SW，Q2的第二端连接该开关电源的正输出端(即，输出电源的正极)，Q2的控制端连接控制电路。

输出电容Co并联于正输出端与GND之间，用于对输出电压Vout进行滤波，保证输出电压的稳定性。

控制电路包括第一分压电路和第二分压电路。其中，第一分压电路并联于Q1的第一端与第二端之间，用于对节点SW对地(GND)的电压进行分压。第二分压电路与输出电容Co并联，也即与输出侧Vout并联，用于提供控制Q2导通和截止的控制电压。

第一分压电路包括至少两个串联的分压电阻，如图2所示，可以包括串联的R1和R2，其中，R1与R2的公共节点A连接第二分压电路。

第二分压电路包括至少两个分压电阻和一个开关管，例如，如图2所示，可以包括电阻 R3、R4，以及第三开关管Q3。Q3的第一端和第二端串联于R3和R4之间，Q3的控制端连接第一分压电路的公共节点A。而且，Q3的第一端与R3连接的公共节点A连接Q2的控制端。

在一示例性实施例中，如图2所示，Q1为NMOS管，Q2为PMOS管。Q1和Q2的第一端、第二端、控制端依次为NMOS管的漏极、源极和栅极。

在本申请的其他实施例中，Q1可以采用其他类型的开关管，同理，Q2也可以采用其他类型的开关管，本申请对Q1和Q2的类型不做特殊限定。

在本申请的其他实施例中，第一分压电路中分压电阻的数量可以多于两个，如3个或3 个以上，同理，第二分压电路中分压电路的数量也可以多于两个，如3个或3个以上。第一分压电路及第二分压电路中分压电阻的数量及各个电阻的阻值可以根据实际情况确定。

下面将结合图3和图4介绍本申请实施例提供的boost开关电源的不同阶段的工作过程：

(1)电感L1储能阶段

参见图3，Q1处于导通状态。输入电源Vin经电感L1和Q1形成闭合回路，由于电感L1具有通直流隔交流的特性，闭合回路中产生电流，L1将电能转化为磁能进行储存，电流方向如图3箭头所示。

同时，由于Q1导通，SW节点与GND等电势，第一分压电路中没有电流，即B节点的电压为0V。Q3的栅极电压为0V，Q3处于截止状态。Q3处于截止状态，因此A节点与Vout 的正极电压相等，即Q2的栅极和源极电压相等，处于截止状态。

(2)电感L1放电阶段

参见图4，Q1处于截止状态，L1的储能电流消失，电感L1的自感特性产生左负右正的感应电压V_L，节点SW的电压升高。同时，在L1内部产生从左至右的感应电流，感应电流方向如图4中箭头方向所示，从而阻止储能电流减小。此时，输入电源Vin、电感L1和第一分压电路形成闭合回路，L1的感应电流流经第一分压电路，节点B的电压V_B升高。

在一示例性实施例中，Q3为NMOS管，Q3的源极连接GND，Q3的栅极连接节点B，即Q2的栅极与源极的电压差V_GS为V_B。当V_B大于等于NMOS管的栅极与源极的门限电压值V_GSth1时，Q3导通，V_GSth1约为0.7V。即，当V_B大于等于0.7V后，Q3导通。

在一示例性实施例中，Q2为PMOS管，当PMOS管的栅极与源极的电压差V_GS2大于等于门限电压值V_GSth2时导通。V_GSth2约为-2V，即，PMOS管的栅极电压比源极电压低2V及以上时，PMOS管导通。

如图4所示，Q2的栅极连接节点A，源极连接开关电源的正输出端，即Vout的正极。Q3导通时，节点A的电压被拉低为0V，即Q2的栅极电压V_G为0V。此时Q2的栅极与源极的电压差V_GS为-Vout，-Vout小于V_GSth2，触发Q2导通。输入电源Vin和电感L1的感应电压V_L叠加后为负载RL供电。

需要注意的是，触发Q2和Q3导通的过程很短暂。在Q2和Q3都导通后，第一分压电路和第二分压电路并联于节点SW与接地端GND之间，通过合理配置R1、R2、R3和R4的阻值比例，确保Q2和Q3在Q1处于截止状态的阶段保持导通状态。

在一示例性实施例中，R1和R2的阻值比例约为1:500，R3和R4的阻值比例约为1:4，R1～R4的阻值满足上述比例即可，不限定R1～R4的具体阻值。

输入电压Vin＝4V，输出电压Vout＝15V，Q2和Q3导通后，Q2的体二极管存在导通压降，因此节点SW的电压约为15.5V。以R1＝1kΩ、R2＝510kΩ、R3＝10kΩ、R4＝39kΩ为例，节点V_A和V_B的电压如下：

R1和R2串联连接于节点SW与GND之间，即R1和R2对节点SW的电压进行分压，而且，R2上的压降V_B约为15.46V，即Q3的栅极电压约为15.46V。R3和R4对Vout＝15V 进行分压，R4上的压降约为12V，即Q3的源极电压约为12V。因此，Q3的栅极与源极的压差V_GS约为3.46V，大于NMOS管的导通门限值0.7V，因此Q3保持导通状态。

Q3的导通电阻只有几十毫欧姆，与R3和R4的千欧级阻值相比，可以忽略不计，因此，节点A的电压与R4上的压降相等，约为12V，即Q2的栅极电压约为12V。Q2的源极电压为输出电压Vout＝15V，因此，Q2的栅极与源极的压差V_GS约为-3V，大于PMOS管的导通门限值-2V，因此Q2能够保持导通状态。

当Q1从截止状态切换至导通状态后，节点SW的电压变为0V，Q3的栅极与源极的电压差不满足NMOS管的导通门限值0.7V，因此Q3截止。进一步，Q3截止后，节点A的电压变为Vout，此时Q2的栅极电压与源极电压相等，因此Q2也截止。

本实施例提供的boost开关电源电路，利用第二开关管Q2代替连接在电感与正输出端之间的二极管D1。开关管的导通阻抗非常小，只有几十毫欧姆，输出电流通常为几安培，因此，导通压降从几百毫伏减小至几十毫伏，因此，利用第二开关管Q2代替二极管D1后，极大地降低了boost开关电源电路的功率损耗，提高了输出效率。而且，该方案利用分立元件构成控制电路控制第二开关管Q2的导通和截止状态，从而实现当第一开关管(即主回路开关管) 导通时，该开关管截止，因此，该方案无需额外设置PWM控制器，分立元件的成本远低于 PWM控制器的成本，从而降低了boost开关电源电路的硬件成本，简化了电路设计。

与异步boost电路相似，异步buck电路同样存在功率损耗大、工作效率低的问题，如图 5所示，开关电源电路的两个输入端通过Q1连接电感L1的一端，L1的另一端连接输出端， Q1与L1的公共节点与接地端(GND)之间反向连接续流二极管D1。输出电容Co并联于输出端，确保输出端的输出电压稳定，负载R_L并联于Co两端。

Q1导通时，L1储能，D1截止。Q1截止时，L1通过D1放电，D1导通，但是，D1的导通压降较大，达到几百毫伏，导致整个开关电源电路的功率损耗较大、输出效率较低。

为了解决基于异步buck电路的开关电源存在的功率损耗大、输出效率低的问题，本申请发明人提供了基于buck电路的开关电源电路，利用开关管代替续流二极管D1，降低功率损耗。同时，利用分立元件组成的控制电路驱动该开关管的导通和截止状态，无需额外增加PWM 控制器，降低了硬件成本，并简化了电路设计。

如图6所示，本申请实施例提供的buck开关电源电路包括：第一开关管Q1、储能电感 L1、第二开关管Q2、输出电容Co，负载R_L，以及由分立元件构成的控制电路。可见，该方案采用第二开关管Q2代替图5中的续流二极管D1，以及，通过分立元件构成的控制电路驱动控制Q2导通和截止。

Q2的第一端连接Q1的第二端，Q2的第二端连接接地端GND，控制端连接控制电路。

输出电容Co并联于两个输出端之间，确保输出电压Vout稳定性。负载R_L并联于输出电容Co两端。

在本申请的一个实施例中，控制电路包括第一分压电路和第二分压电路，其中，第二分压电路包括第三开关管Q3。

第一分压电路的一端连接Q1与L1的公共节点SW，第一分压电路的另一端连接接地端 GND。第一分压电路的中间节点(即第一中间节点)连接第三开关管Q3的控制端。第一分压电路通过对SW节点的电压进行分压，为Q3提供驱动控制电压。

在一示例性实施例中，第一分压电路可以包括依次串联的至少两个分压电阻，以两个分压电阻R1和R2为例进行说明，R1与R2的公共节点B(即第一中间节点)连接Q3的控制端。

第二分压电路的一端与L1连接正输出端的一端连接，第二分压电路的另一端连接GND。第二分压电路的中间节点(即第二中间节点)连接第二开关管Q2的控制端。第二分压电路用于为Q2提供驱动控制电压。

第二分压电路可以包括至少两个分压电阻和第三开关管Q3，以R3和R4两个分压电阻为例。R3、Q3和R4依次串联，R3的一端作为第二分压电路的一端连接L1，R3的另一端连接Q3的第一端，Q3的第二端连接R4的一端，R4的另一端连接GND。Q3与R3的公共节点A(即第二节点)连接Q2的控制端。

在一示例性实施例中，如图6所示，Q1、Q2和Q3均为NMOS管，第一端、第二端和控制端依次为漏极、源极和栅极。

在本申请的其他实施例中，Q1、Q2和Q3还可以采用其他类型的开关管，本申请对此不做限定。

此外，在本申请的其他实施例中，第一分压电路包含的分压电阻的数量可以多于两个，同理，第二分压电路包含的分压电阻的数量也可以多于两个，本申请对此不做限定。

下面将结合图7和图8介绍本申请实施例提供的buck开关电源的工作过程：

(1)电感L1储能阶段

参见图7，Q1处于导通状态时，输入电源Vin、电感L1、输出电容Co、负载R_L构成闭合回路，L1储能，流经L1的电流线性增加，同时向Co充电，为R_L供电。

Q3为NMOS管，Q3的源极通过电阻R4连接GND，Q3的栅极连接节点B，当Q3的栅极与源极的电压差大于NMOS管的导通门限值，约为0.7V，Q3导通。

Q1导通后，节点SW为高电平，第一分压电路内有电流流过，节点B的电压V_B为电阻R2上的压降，即高电平，大于NMOS管的导通门限值，因此Q3导通。

Q3导通后，第二分压电路中的节点A被拉低为低电平，Q2的栅极连接节点A，Q2源极连接GND，Q2的栅极与源极的电压差基本为0，因此，Q2截止。

(2)电感L1放电阶段

参见图8，Q1处于截止状态时，节点SW为0V，此时第一分压电路中没有电流流过，电阻R2上没有压降，节点B的电压为0V，Q3截止。Q3截止后，第二分压电路中没有电流流过，因此，节点A的电压与正输出端的电压相等，即节点A为高电平。

Q2栅极连接节点A，源极连接GND，当Q3截止后，节点A为高电平，此时Q2的栅极与源极的电压差大于NMOS管的导通门限值，因此Q2导通。

电感L1、输出电容Co、负载RL、第二开关管Q2构成闭合回路，L1通过Q2放电，流经L1的电流线性减小，通过输出电容Co及电感电流维持输出电压稳定。

通过合理配置R1～R4的阻值比例，确保L1储能时Q2截止，在L1放电时Q2导通。

在一示例性实施例中，R1与R2的阻值比例约为1:3，R3与R4的阻值比例约为6:1，例如，R1＝100kΩ、R2＝330kΩ、R3＝330kΩ、R4＝51kΩ。以输入电压Vin＝4V，输出电压Vout＝1.8V 为例进行说明。

如图7所示，当Q1导通时，节点SW的电压等于输入电压，为4V，第一分压电路对节点SW的电压进行分压，电阻R2上的压降为3.07V，即Q3的栅极电压为3.07V。Q3的源极经R4连接GND，Q3的源极电压近似为0V，因此，Q3的栅极与源极的电压差近似为3.07V，满足Q3的导通条件。

Q3导通后，节点A的电压近似等于R4上的压降约为0.24V(R3和R4对输出电压Vout分压，R4上的压降约为0.24V)，此时Q2的栅极与源极的电压差约为0.24V，因此Q2截止。即，Q1处于导通状态时，Q3导通、Q2截止。

如图8所示，当Q1截止时，节点SW的电压为0V，节点B的电压为0V，因此Q3截止。 Q3截止后，节点A的电压被电阻R3上拉至输出电压1.8V，即Q2的栅极电压为1.8V。Q2 的源极连接GND，Q2的栅极与源极的电压差为1.8V，因此Q2导通。即，Q1处于截止状态时，Q3截止、Q2导通。

本实施例提供的buck开关电源电路，利用第二开关管Q2代替续流二极管D1，开关管的导通阻抗非常小，只有几十毫欧姆，续流电流通常为几安培，因此，Q2的导通压降为几十毫伏，而续流二极管D1的导通压降为几百毫伏，因此，利用开关管代替续流二极管后，极大地降低了buck开关电源电路的功率损耗，提高了输出效率。而且，该方案利用分立元件组成的控制电路控制第二开关管的导通与截止状态，以实现当第一开关管导通时，第二开关管截止；当第一开关管截止时，第二开关管导通。即该方案无需额外设置PWM控制器，分立元件的成本远低于PWM控制器的成本，从而降低了buck开关电源电路的硬件成本，简化了电路设计。

另一方面，本申请实施例还提供了应用上述开关电源电路的终端设备，该终端设备可以包括：处理器、存储器、显示屏和扬声器。

可以理解的是，本实施例示意的结构并不构成对终端设备的具体限定。在另一些实施例中，终端设备可以包括比上述更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。上述部件可以以硬件，软件或软件和硬件的组合实现。

显示屏用于显示图像、视频等。显示屏可以采用液晶显示屏(liquid crystaldisplay，LCD)、有机发光二极管(organic light-emitting diode，OLED)等，当显示屏采用LCD时，LCD的背光电源采用上述实施例提供的boost开关电源或buck开关电源。

扬声器用于将音频电信号转换为声音信号，扬声器通过功率放大器驱动运行，在本申请实施例中，扬声器的功率放大器的驱动电源采用上述实施例的boost开关电源或buck开关电源。

存储器用于存储计算机可以执行程序代码，可执行程序代码包括指令。处理器通过运行存储在存储器的指令，从而执行终端设备的各种功能应用以及数据处理。

本实施例提供的终端设备，采用上述的开关电源作为终端设备内LCD或扬声器的功率放大器的驱动电源，上述的开关电源采用第二开关管代替二极管，开关管的导通阻抗非常小，只有几十毫欧姆，因此导通压降从几百毫伏减小至几十毫伏，极大地降低了开关电源电路的功率损耗，提高了输出效率。而且，该方案利用分立元件构成控制电路控制第二开关管的开关状态，无需额外设置PWM控制器，分立元件的成本远低于PWM控制器的成本，从而降低了开关电源的硬件成本，简化了电路设计。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实施例各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器执行各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种boost开关电源电路，其特征在于，包括：第一电感、第一开关管、第二开关管、控制电路和输出电容；

所述第一电感的一端连输所述boost开关电源电路的正输入端，所述第一电感的另一端连接所述第一开关管的第一端；

所述第一开关管的第二端连接接地端，所述第一开关管的控制端连接驱动信号控制器；

所述第二开关管的第一端连接所述第一电感与所述第一开关管的公共节点，所述第二开关管的第二端连接所述boost开关电源电路的正输出端，所述第二开关管的控制端连接所述控制电路；

所述控制电路包括第一分压电路和第二分压电路，输出用于控制所述第二开关管的开关状态的控制信号；

所述第一分压电路并联于所述第一开关管的第一端与第二端之间；

所述第二分压电路连接于所述输出所述第二开关管的第二端与所述接地端之间，所述第二分压电路包括至少两个串联的电阻，以及串联在所述至少两个电阻之间的第三开关管，所述第三开关管的第一端连接所述第二开关管的控制端，所述第三开关管的控制端连接所述第一分压电路的中间节点；

所述输出电容并联于所述正输出端与所述接地端之间。

2.根据权利要求1所述的boost开关电源电路，其特征在于，所述第一分压电路包括至少两个串联的电阻。

3.根据权利要求2所述的boost开关电源电路，其特征在于，所述第一分压电路包括串联连接的第一电阻和第二电阻，所述第一电阻与所述第二电阻的公共节点为所述第一分压电路的中间节点。

4.根据权利要求1所述的boost开关电源电路，其特征在于，所述第二分压电路包括串联连接的第三电阻和第四电阻，以及串联于所述第三电阻与所述第四电阻之间的第三开关管；

所述第三开关管的第一端连接所述第三电阻，所述第三开关管的第二端连接所述第四电阻，所述第三开关管的控制端连接所述第一分压电路的中间节点，所述第三开关管的第一端还连接所述第二开关管的控制端。

5.根据权利要求1至4任一项所述的boost开关电源电路，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管均为金属-氧化物半导体场效应晶体管MOS管；

所述第一端为MOS管的漏极、所述第二端为MOS管的源极，所述控制端为MOS管的栅极。

6.根据权利要求5所述的boost开关电源电路，其特征在于，所述第一开关管和所述第三开关管均为NMOS管，所述第二开关管为PMOS管。

7.一种buck开关电源电路，其特征在于，包括：第一电感、第一开关管、第二开关管、控制电路和输出电容；

所述第一开关管的第一端连接所述buck开关电源电路的正输入端，所述第一开关管的第二端连接所述第一电感的一端，所述第一开关管的控制端连接驱动信号控制器；

所述第一电感的另一端连接所述buck开关电源电路的正输出端；

所述第二开关管的第一端连接所述第一开关管与所述第一电感的第一公共节点，所述第二开关管的第二端连接接地端，所述第二开关管的控制端连接所述控制电路；

所述第一分压电路并联于所述第二开关管的第一端与第二端之间；

所述第二分压电路连接于所述第一电感的另一端与所述接地端之间，所述第二分压电路包括至少两个串联的电阻，以及串联在所述至少两个电阻之间的第三开关管，所述第三开关管的第一端连接所述第二开关管的控制端，所述第三开关管的控制端连接所述第一分压电路的中间节点；

所述输出电容并联于所述正输出端与所述接地端之间。

8.根据权利要求7所述的buck开关电源电路，其特征在于，所述第一分压电路包括第一电阻和第二电阻，所述第一电阻与所述第二电阻；

所述第一电阻与所述第二电阻的公共节点为所述第一分压电路的中间节点。

9.根据权利要求7所述的buck开关电源电路，其特征在于，所述第二分压电路包括串联连接的第三电阻和第四电阻，以及串联于所述第三电阻与所述第四电阻之间的第三开关管；

10.根据权利要求7至9任一项所述的buck开关电源电路，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管均为金属-氧化物半导体场效应晶体管MOS管；

11.根据权利要求10所述的buck开关电源电路，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管均为NMOS管。

12.一种终端设备，其特征在于，所述终端设备包括：权利要求1至6任一项所述的boost开关电源电路，或者，权利要求7至11任一项所述的buck开关电源电路；

所述boost开关电源电路或所述buck开关电源电路用于为所述终端设备中的待供电模块供电，所述待供电模块包括扬声器功率放大器或LCD背光模块。