CN103023469B - 一种栅压自举开关电路 - Google Patents

Abstract

本发明公开了一种具有衬偏补偿的栅压自举开关电路，通过栅压自举电路消除了采样开关管由于源-衬电压V_SB随输入信号变化而导致其阈值电压随输入信号改变的特性，提高了采样开关管的线性度。通过引入衬偏补偿电路，保证在采样过程中不会出现开关管PN结正向导通的现象，保证采样开关管的正常工作。通过引入一个PMOS管，与NMOS管形成互补采样开关对管，以减小电荷注入效应对输出信号的影响。本发明自举开关电路具有高线性度，安全可靠且电荷注入效应小的特点，将其应用到采样保持电路中，可以精确地采样输入信号。

Description

一种栅压自举开关电路

技术领域

本发明涉及模拟电路领域，尤其涉及一种具有衬偏补偿的栅压自举开关电路。

背景技术

在现有的采样保持电路中，采样开关的性能决定了信号的采样精度和采样速度。采样开关一般由MOS开关管实现，MOS开关管的导通电阻由式(1)决定。

$R_{\mathrm{on}}=\frac{1}{u{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_{\mathrm{th}})}---\left(1\right)$

从式(1)可看出，导通电阻R_on与栅源电压V_GS有关。一般MOS开关管的源端接输入信号，当输入信号变化时，其栅源电压发生变化，从而使其导通电阻不为一恒定值，降低了MOS开关管的线性度，最终导致输出信号产生谐波失真。

为了消除上述因素导致MOS开关管的非线性，通常采用栅压自举开关电路结构。参照图1，传统的栅压自举开关电路由两部分组成，分别是采样开关管MN0和栅压自举电路T1。图1中的采样开关管为NMOS管，理论上也可以采用PMOS管，但需要相应微调栅压自举电路T1的结构，在实际电路中一般采用NMOS管比较多见。采样开关管MN0的源端接输入信号V_in，漏端产生输出信号V_out，衬底接地电位GND。栅压自举电路T1的输入端1接输入时钟信号clk1，输入端2和输出端3分别连接至采样开关管MN0的源端和栅端。此电路使MN0管的栅源电压V_GS保持为一恒定电压V1，根据式(1)即保证MN0管的导通电阻R_on不随栅源电压V_GS的变化而改变。

但是上述栅压自举开关电路仅考虑了式(1)中栅源电压V_GS随输入信号的变化，并未考虑阈值电压V_th与输入信号的关系。由式(2)可看出，MOS管阈值电压V_th与源-衬电压V_SB有关，当输入信号变化时，源-衬电压V_SB发生变化，从而导致阈值电压V_th随输入信号改变，即MN0管也存在由衬偏效应引入的非线性。

$V_{\mathrm{th}}=V_{\mathrm{th}0}+\mathrm{\γ}(\sqrt{|2{\mathrm{\φ}}_F+V_{\mathrm{SB}}|}-\sqrt{\left|2{\mathrm{\φ}}_F\right|})---\left(2\right)$

其中，V_th0为源-衬电压V_SB为0时的阈值电压，γ为体效应系数。

传统消除衬偏效应的栅压自举开关电路如图2所示。其在图1的栅压自举开关电路的基础上增加了两个补偿开关管MN1和MA，开关管MN1的源端和栅端分别连接至采样开关管MN0的源端和栅端，漏端与MA管的漏端短接至MN0管的衬底；开关管MA的栅端接输入时钟信号clk1，源端接地电位GND。其中，MN1管用于采样输入信号V_in，并将V_in传递至MN0管的衬底，使得MN0管在采样输入信号V_in时，源-衬电压V_SB为0，从而消除了由衬偏效应引入的MN0管的非线性；MA管用以保证MN0管断开时，其衬底电压接地电位GND。

如图2所示的电路由于CMOS工艺的特性，在特定条件下电路将不能正常工作。如采样过程中，当采样的输入信号V_in比输出端初始电压V_out0高时，开关管MN0连接输入信号的一端变为漏端，产生输出信号的一端将变为源端，此时衬-漏电压V_BD＝0，衬-源电压V_BS＝V_in-V_out0＞0，导致MN0管的衬-源PN结正向导通，产生正向寄生电流，使MN0管偏离正常工作状态。

此外，传统的栅压自举开关电路中，通常只有一个NMOS管或仅有一个PMOS管采样输入信号，使得采样开关管断开时，存在沟道中的电荷会注入到采样开关管的源、漏端，即信号输入端和信号输出端，从而引入电荷注入效应，影响输出信号的精度。

综上所述，传统的自举开关电路存在以下三方面的不足：

1、传统的栅压自举开关电路的采样开关管，其源-衬电压V_SB不为恒定值，使得衬偏效应降低了开关管的线性度。

2、传统的消除衬偏效应的栅压自举开关电路，在特定条件下会使开关管的PN结正向导通，产生正向寄生电流，使开关管不能正常工作。

3、传统的栅压自举开关电路，通常只有一个NMOS管或仅有一个PMOS管采样输入信号，电荷注入效应会影响输出信号的精度。

发明内容

本发明解决的技术问题是提出了一种改进的消除衬偏效应的栅压自举开关电路，在确保开关电路高线性度的同时，还可避免采样开关管PN结的正向导通，确保采样开关管处于正常的工作状态。

本发明提出的栅压自举开关电路，包括：第一采样开关管、栅压自举电路、输入电压端、输出电压端、输入时钟信号端、衬偏补偿电路和参考电压端；其中栅压自举电路输入端分别与输入电压端、输入时钟信号端相连，其输出端分别与第一采样开关管、衬偏补偿电路相连；衬偏补偿电路输入端分别与输入电压端、输入时钟信号端、参考电压端相连，其输出端与第一采样开关管的衬底相连，用于控制所述第一采样开关管的衬源电压保持不变；第一采样开关管分别与输入电压端、输出电压端相连。

进一步的，第一采样开关管为NMOS管，其源端与输入电压端相连，栅端与栅压自举电路的输出端相连，漏端与输出电压端相连，衬底与衬偏补偿电路的输出端相连。其中衬偏补偿电路包括：第一补偿开关管、第二补偿开关管、第三补偿开关管和补偿电容；第一、二、三补偿开关管均为NMOS管；第一补偿开关管的源端与输入电压端相连，栅端与第一采样开关管的栅端相连，漏端与第二补偿开关管的漏端相连；第二补偿开关管的栅端与输入时钟信号端相连，源端与参考电压端相连；第三补偿开关管的栅端与输入时钟信号端相连，源端接地，漏端与第一采样开关管的衬底相连；补偿电容一端与第一、二补偿开关管的两漏端相连，另一端与第一采样开关管的衬底相连。

进一步的，还包括第二采样开关管，第二采样开关管为PMOS管，第二采样开关管的源端与输入电压端相连，漏端与输出电压端相连，栅端与输入时钟信号经过第一反向器和第二反相器后的输出信号相连。

进一步的，参考电压端的电压值大于输入电压端电压值的摆幅。

本发明与现有技术相比，具有如下技术效果：

1)本发明由于采用衬偏补偿的开关电路设计，通过栅压自举电路消除了采样开关管由于源-衬电压V_SB随输入信号变化而导致其阈值电压随输入信号改变的特性，提高了采样开关管的线性度。

2)本发明的自举开关电路通过引入衬偏补偿电路，保证在采样过程中不会出现开关管PN结正向导通的现象，保证采样开关管的正常工作。

3)本发明通过引入一个PMOS管，与NMOS管形成互补采样开关对管，以减小电荷注入效应对输出信号的影响。

附图说明

图1为传统栅压自举开关电路的电路图；

图2为传统消除衬偏效应的栅压自举开关电路的电路图；

图3为本发明栅压自举开关电路的原理图；

图4为本发明栅压自举开关电路实施例一的电路图；

图5为本发明栅压自举开关电路实施例一使用的时钟电路图；

图6为本发明栅压自举开关电路实施例一中输入时钟信号时序图；

图7为本发明栅压自举开关电路实施例二中采用的栅压自举电路T1的电路图。

具体实施方式

以下结合附图对本发明的实施范例进行说明，此处描述的实施范例仅用于说明和解释本发明，并不用于限定本发明。

本发明的具有衬偏补偿的栅压自举开关电路100的原理如图3所示，主要由：第一采样开关管102、栅压自举电路101和衬偏补偿电路103组成。栅压自举电路101输入端分别与输入电压端Vin、输入时钟信号端clk1相连，其输出端分别与第一采样开关管102、衬偏补偿电路103相连；衬偏补偿电路103输入端分别与输入电压端Vin、输入时钟信号端clk1、参考电压端Vbias相连，其输出端与第一采样开关管102相连；第一采样开关管102分别与输入电压端Vin、输出电压端Vout相连。衬偏补偿电路103的输出端可以连接到第一采样开关管102的衬底，通过将输入电压端Vin的电压波动引入衬底端，从而控制第一采样开关管102的衬底和源端之间的电压差保持恒定不变。栅压自举电路101用于控制输入电压端Vin与其输出端之间的电压差保持恒定不变。本发明的实质是消除了采样开关管102的阈值电压随输入信号Vin而改变的特性，提高了采样开关管102的线性度。

如图4中所示的实施例一，第一采样开关管为NMOS管MN0。衬偏补偿电路包括：第一补偿开关管MN1，第二补偿开关管MN2，第三补偿开关管MN3和补偿电容Cs。如图5所示的时钟电路，由两个反相器I1和I2构成，第一反相器I1的输入端接第一输入时钟信号clk1，其输出端产生时钟信号nclk，用于控制栅压自举电路T1的相应自举开关管的导通与关断，然后通过栅压自举电路T1的输出信号，控制相应的第一采样开关管MN0和第一补偿开关管MN1的导通与关断。第二反相器I2的输入端连接至第一反相器I1的输出端，其输出端产生时钟信号clkp，用于控制第二采样开关管MP0的导通与关断。

栅压自举电路T1，用以保证第一采样开关管MN0导通时，其栅源电压不随输入信号的变化而变化。其第一输入端1接第一输入时钟信号clk1，第二输入端2连接至第一采样开关管MN0的源端，输出端3连接至第一采样开关管MN0的栅端和第二采样开关管MN1的栅端。

第一采样开关管MN0，用以采样输入信号，并将采样到的信号传递至输出端。其栅端接栅压自举电路T1的输出端3，源端接输入信号Vin和栅压自举电路的第二输入端2，漏端用以产生输出信号Vout。

第一补偿开关管MN1，由NMOS管实现，其用以采样输入信号，并将采样到的信号传递至补偿电容Cs的上极板A。其栅端接栅压自举电路T1的输出端3，漏端接第二补偿开关管MN2的漏端，源端接输入信号Vin。

第二补偿开关管MN2，由NMOS管实现，其栅端接第一输入时钟信号clk1，源端接外加电压Vbias，漏端连接至补偿电容Cs的上极板A和第一补偿开关管MN1的漏端。

第三补偿开关管MN3，由NMOS管实现，其栅端接第一输入时钟信号clk1，源端接地电位GND，漏端连接至电容Cs的下极板B和第一采样开关管MN0的衬底。

此外，在实施例一中还可以设置第二采样开关管MP0，由PMOS管实现，用以与第一采样开关管MN0形成互补开关管，其栅端接第二反相器I2的输出端clkp，源端接输入信号Vin和第一补偿开关管MN1的源端，漏端产生输出信号Vout。

所述的采样电容Cs，其上极板A接第二补偿开关管MN2的漏端，下极板B接第三补偿开关管MN3的漏端。

参照图6，本发明的第一输入时钟信号clk1是高电平为电源电压VDD，低电平为地电压GND的方波信号。

实施例一的自举开关电路的衬偏补偿工作过程如下：

1)当第一输入时钟信号clk1为高电平VDD时，第一采样开关管MN0、第一补偿开关管MN1、第二采样开关管MP0均关断，第二补偿开关管MN2、第三补偿开关管MN3均导通。外加参考电压Vbias通过第二补偿开关管MN2、第三补偿开关管MN3对补偿电容Cs充电，使补偿电容Cs两端的电压差等于Vbias。同时，补偿电容Cs下极板B电位接近于地电位GND，使得第一采样开关管NM0的衬底电压为地电位GND，从而防止了第一采样开关管MN0关断时出现的衬底电位浮空现象。

2)当第一输入时钟信号clk1为低电平GND时，此时，第一采样开关管MN0、第一补偿开关管MN1、第二采样开关管MP0均导通，第二补偿开关管MN2、第三补偿开关管MN3均关断。第一采样开关管MN0采样输入信号Vin，同时栅压自举开关电路T1使第一采样开关管MN0的栅源电压VGS恒定为V1。第一补偿开关管MN1采样输入信号Vin，由于此时补偿电容Cs两端电压差保持上一阶段采样的电压值Vbias，使得其下极板B的电压为(Vin-Vbias)，即第一采样开关管MN0的衬底电压为(Vin-Vbias)，从而使得其衬-源电压VBS＝(Vin-Vbias)-Vin＝-Vbias，即第一采样开关管MN0的衬-源电压为VBS与输入信号无关，防止其阈值电压随输入信号变化而改变，消除了衬偏效应对第一采样开关管MN0线性度的影响。

同时，本发明的自举开关电路，通过设置外加电压值Vbias，可有效地避免第一采样开关管MN0的源衬PN结正向导通。优选的可以将Vbias值设置为大于输入信号Vin的摆幅。其工作原理如下：

1)在采样过程中，即第一输入时钟信号clk1为低电平GND时，当采样的输入信号Vin低于输出端初始电压Vout0，即Vin-Vout0＜0时，第一采样开关管MN0的2端为源端，4端为漏端，此时，MN0管的衬底电压VB＝Vin-Vbias，源电压VS＝Vin，漏电压VD＝Vout0，衬-源电压VBS＝(Vin-Vbias)-Vin＝-Vbias＜0，衬-漏电压VBD＝(Vin-Vbias)-Vout0＝-Vbias+(Vin-Vout0)＜0，从而保证了第一采样开关管MN0的衬底为最低电位，避免了其源-衬PN结正向导通；

2)当采样的输入信号Vin高于输出端初始电压Vout0，即Vin-Vout0＞0时，第一采样开关管MN0的2为漏端、4为源端。此时，MN0管的衬底电压VB＝Vin-Vbias，漏电压VD＝Vin，源电压VS＝Vout0，衬-漏电压VBD＝(Vin-Vbias)-Vin＝-Vbias＜0，衬-源电压VBS＝(Vin-Vbias)-Vout0。当选取Vbias＞Vin-Vout0(一般Vin-Vout0的最大值为输入信号摆幅)，衬-源电压VBS＜0，从而保证了第一采样开关管MN0的衬底为最低电位，避免了其源-衬PN结正向导通。

通过上述的电路结构和工作原理分析，可以看出本发明实现的自举开关电路具有高线性度，安全可靠且电荷注入效应小的特点，将其应用到采样保持电路中，可以精确地采样输入信号。

如图7所示，为本发明实施例二中采用的栅压自举电路T1。其输入输出端口1、2、3对应图3所示的输入输出端口1、2、3，其中1为栅压自举电路的第一输入端，连接至第一输入时钟信号clk1，对应图3中的第一输入端1；2为栅压自举电路的第二输入端，对应图3中第一采样开关管MN0的2端；3为栅压自举电路的输出端，对应图3中第一采样开关管MN0的栅端。

参照图7，NMOS管NM1漏端接电源电压VDD，源端接电容C1的上极板，栅端接电容C2的上极板。NMOS管NM2漏端接电源电压VDD，源端接电容C2的上极板，栅端接电容C1的上极板。电容C1跨接在NMOS管NM1的源端与输入时钟信号clk1之间。电容C2跨接在NMOS管NM2的源端与反相器I0的输出端，反相器的I0输入端接输入时钟信号clk1。NMOS管M3的漏端接电源电压VDD，栅端连接至电容C1的上极板，源端接自举电容C3的上极板。自举电容C3跨接在NMOS管NM3的源端与NMOS管NM4的漏端。NMOS管NM4的栅端接输入时钟信号clk1，源端接地电位GND，漏端连接至NMOS管NM5和NMOS管NM6的源端。NMOS管NM5的栅端与PMOS管PM10的栅端相连，并连接至时钟信号nclk，该时钟信号由图3中的时钟电路产生，NMOS管NM5的漏端与NMOS管NM6的漏端相连，并连接至PMOS管PM11的栅端，NMOS管NM5的源端与NMOS管NM6的源端相连，并连接至NMOS管NM7的源端。NMOS管NM6的栅端连接至NMOS管NM7的栅端，并作为栅压自举电路的输出端3，NMOS管NM7的漏端作为栅压自举电路的第二输入端2。NMOS管NM8的栅端连接至电源电压VDD，漏端连接栅压自举电路的输出端3，源端连接至NMOS管NM9的漏端。NMOS管NM9的栅端接输入时钟信号clk1，源端接地电位GND。PMOS晶体管PM10的源端接电源电压VDD，栅端接时钟信号nclk，漏端接PMOS管PM11的栅端。PMOS管PM11的漏端接栅压自举电路的输出端3，其源和衬底短接，并连接至NMOS管NM3的源端。

该栅压自举电路的工作过程如下所示：

1)当输入时钟信号clk1为高电平时，时钟信号nclk为低电平。此时，NMOS管NM2、NM3、NM4、NM8、NM9、PMOS管PM10均导通，NMOS管NM1、NM5、NM6、NM7、PMOS管PM11均关断，电源电压VDD通过晶体管NM3对自举电容C3进行充电，使其两端电压近似达到VDD，即上述第一采样开关管MN0的栅源电压V1近似达到VDD。

2)当输入时钟信号clk1为低电位时，时钟信号nclk为高电位。此时，NMOS管NM2、NM3、NM4、NM9均关断，时钟信号nclk使PMOS管PM10关断、NMOS管NM5导通，从而使得相应的NMOS管NM6、NM7、NM8、PMOS管PM11导通，自举环路开启，自举电容C3两端的电压连接至图3中第一采样管MN0的栅源端，使其栅源电压恒定为V1，该值接近于VDD，即实现了第一采样开关管MN0导通时栅源电压不随输入电压变化而变化的特性。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种栅压自举开关电路，包括：第一采样开关管、栅压自举电路、输入电压端、输出电压端、输入时钟信号端，其特征在于，还包括：衬偏补偿电路和参考电压端；所述栅压自举电路输入端分别与输入电压端、输入时钟信号端相连，其输出端分别与所述第一采样开关管、所述衬偏补偿电路相连；所述衬偏补偿电路输入端分别与输入电压端、输入时钟信号端、参考电压端相连，其输出端与所述第一采样开关管的衬底相连，用于控制所述第一采样开关管的衬源电压保持不变；所述第一采样开关管的源端与所述输入电压端相连，栅端与所述栅压自举电路的输出端相连，漏端与所述输出电压端相连；所述衬偏补偿电路包括：第一补偿开关管、第二补偿开关管、第三补偿开关管和补偿电容；所述第一补偿开关管的源端与所述输入电压端相连，栅端与所述第一采样开关管的栅端相连，漏端与所述第二补偿开关管的漏端相连；所述第二补偿开关管的栅端与所述输入时钟信号端相连，源端与所述参考电压端相连；所述第三补偿开关管的栅端与所述输入时钟信号端相连，源端接地，漏端与所述第一采样开关管的衬底相连；所述补偿电容一端与所述第一、二补偿开关管的两漏端相连，另一端与所述第一采样开关管的衬底相连。

2.根据权利要求1所述的栅压自举开关电路，其特征在于，所述第一采样开关管为NMOS管，其衬底与所述衬偏补偿电路的输出端相连。

3.根据权利要求2所述的栅压自举开关电路，其特征在于：所述第一、二、三补偿开关管均为NMOS管。

4.根据权利要求2或3所述的栅压自举开关电路，其特征在于，还包括第二采样开关管，所述第二采样开关管为PMOS管，所述第二采样开关管的源端与所述输入电压端相连，漏端与所述输出电压端相连，栅端与所述输入时钟信号端经过第一反相器和第二反相器后的输出信号相连。

5.根据权利要求1-3任一项所述的栅压自举开关电路，其特征在于，所述参考电压端的电压值大于所述输入电压端电压值的摆幅。

6.根据权利要求4所述的栅压自举开关电路，其特征在于，所述参考电压端的电压值大于所述输入电压端电压值的摆幅。