JP3058381B2 - 電圧検出装置および電子装置 - Google Patents
電圧検出装置および電子装置Info
- Publication number
- JP3058381B2 JP3058381B2 JP5032427A JP3242793A JP3058381B2 JP 3058381 B2 JP3058381 B2 JP 3058381B2 JP 5032427 A JP5032427 A JP 5032427A JP 3242793 A JP3242793 A JP 3242793A JP 3058381 B2 JP3058381 B2 JP 3058381B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- type mos
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧が所定値よりも小
さくなったことを検出する電圧検出装置および電子装置
に関する。
さくなったことを検出する電圧検出装置および電子装置
に関する。
【０００２】
【従来の技術】一般に、携帯可能な電気機器、例えば、
携帯型オーディオ・カセット・テープ・プレーヤなどで
は、電源として乾電池又は充電式電池（以下、乾電池等
という）を用いている。また、乾電池等が消耗し、乾電
池等の出力電圧がある程度にまで低下すると、テープを
走行しているモータの動作が不安定になって再生音質が
劣化するなどの不都合を生じるため、乾電池等の出力電
圧が低下したことを検出すると、再生動作を打ち切るよ
うにしている。
携帯型オーディオ・カセット・テープ・プレーヤなどで
は、電源として乾電池又は充電式電池（以下、乾電池等
という）を用いている。また、乾電池等が消耗し、乾電
池等の出力電圧がある程度にまで低下すると、テープを
走行しているモータの動作が不安定になって再生音質が
劣化するなどの不都合を生じるため、乾電池等の出力電
圧が低下したことを検出すると、再生動作を打ち切るよ
うにしている。
【０００３】図３は、このような携帯可能な電気機器の
要部を示している。
要部を示している。
【０００４】同図において、制御部１は、この電気機器
の動作を制御するためのものであり、操作表示部２は、
この電気機器をユーザが操作するためのものであり、機
構部３は、モータなど、この電気機器の動作のための機
構である。
の動作を制御するためのものであり、操作表示部２は、
この電気機器をユーザが操作するためのものであり、機
構部３は、モータなど、この電気機器の動作のための機
構である。
【０００５】これらの制御部１、操作表示部２、およ
び、機構部３には、乾電池４から出力される電源が印加
されている。また、電圧検出回路５は、乾電池４の出力
電圧が、所定値よりも小さくなったことを検出するため
のものであり、その検出信号ＤＴは、制御部１に出力さ
れている。
び、機構部３には、乾電池４から出力される電源が印加
されている。また、電圧検出回路５は、乾電池４の出力
電圧が、所定値よりも小さくなったことを検出するため
のものであり、その検出信号ＤＴは、制御部１に出力さ
れている。
【０００６】したがって、制御部１は、操作表示部２か
ら出力される操作信号に基づいて、所定の動作を実行す
るとともに、電源検出回路５から出力されている検出信
号ＤＴが、低電圧検出状態に変化すると、そのときの動
作を打ち切るようにしている
ら出力される操作信号に基づいて、所定の動作を実行す
るとともに、電源検出回路５から出力されている検出信
号ＤＴが、低電圧検出状態に変化すると、そのときの動
作を打ち切るようにしている
【０００７】図４は、電圧検出回路５の一例を示してい
る。
る。
【０００８】同図において、差動増幅器６のマイナス側
入力端には、基準電圧発生回路７から出力されている基
準電圧信号Ｖｒｅｆが加えられており、差動増幅器６の
プラス側入力端には、電源電圧Ｖｄｄを分圧抵抗８，９
によって分圧して形成した電圧が印加されている。
入力端には、基準電圧発生回路７から出力されている基
準電圧信号Ｖｒｅｆが加えられており、差動増幅器６の
プラス側入力端には、電源電圧Ｖｄｄを分圧抵抗８，９
によって分圧して形成した電圧が印加されている。
【０００９】したがって、電源電圧Ｖｄｄが充分に大き
い値であり、分圧抵抗８，９の分圧出力が、基準電圧信
号Ｖｒｅｆよりも大きくなっているときには、差動増幅
器６から出力される検出信号ＤＴは論理Ｈレベルにな
る。
い値であり、分圧抵抗８，９の分圧出力が、基準電圧信
号Ｖｒｅｆよりも大きくなっているときには、差動増幅
器６から出力される検出信号ＤＴは論理Ｈレベルにな
る。
【００１０】また、乾電池４が消耗して、電源電圧Ｖｄ
ｄが低下し、分圧抵抗８，９の分圧出力が、基準電圧信
号Ｖｒｅｆよりも小さくなると、差動増幅器６から出力
される検出信号ＤＴは論理Ｌレベルになる。
ｄが低下し、分圧抵抗８，９の分圧出力が、基準電圧信
号Ｖｒｅｆよりも小さくなると、差動増幅器６から出力
される検出信号ＤＴは論理Ｌレベルになる。
【００１１】さて、乾電池等で駆動される電気機器で
は、乾電池等の寿命をなるべく長くすることができるよ
うに、主要回路をＣＭＯＳ型の半導体装置で構成してお
り、したがって、この場合、電圧検出回路５は、例え
ば、図５に示すように構成される。なお、同図におい
て、図４と同一部分および相当する部分には、同一符号
を付している。
は、乾電池等の寿命をなるべく長くすることができるよ
うに、主要回路をＣＭＯＳ型の半導体装置で構成してお
り、したがって、この場合、電圧検出回路５は、例え
ば、図５に示すように構成される。なお、同図におい
て、図４と同一部分および相当する部分には、同一符号
を付している。
【００１２】同図において、ｐチャネルＭＯＳトランジ
スタ１１，１２、および、ｎチャネルＭＯＳトランジス
タ１３，１４は、ＣＭＯＳ型の差動増幅回路を構成して
いる。また、定電流源１５は、この差動増幅回路を安定
して動作するためのものである。
スタ１１，１２、および、ｎチャネルＭＯＳトランジス
タ１３，１４は、ＣＭＯＳ型の差動増幅回路を構成して
いる。また、定電流源１５は、この差動増幅回路を安定
して動作するためのものである。
【００１３】基準電圧発生回路７から出力される基準電
圧Ｖｒｅｆは、ｎチャネルＭＯＳトランジスタ１３のゲ
ートに印可され、分圧抵抗８，９の分圧出力は、ｎチャ
ネルＭＯＳトランジスタ１４のゲートに印加されてい
る。そして、ｐチャネルＭＯＳトランジスタ１２とｎチ
ャネルＭＯＳトランジスタ１４との相互接続端の信号
が、この差動増幅回路の出力信号として、出力信号生成
回路１６に加えられている。
圧Ｖｒｅｆは、ｎチャネルＭＯＳトランジスタ１３のゲ
ートに印可され、分圧抵抗８，９の分圧出力は、ｎチャ
ネルＭＯＳトランジスタ１４のゲートに印加されてい
る。そして、ｐチャネルＭＯＳトランジスタ１２とｎチ
ャネルＭＯＳトランジスタ１４との相互接続端の信号
が、この差動増幅回路の出力信号として、出力信号生成
回路１６に加えられている。
【００１４】出力信号生成回路１６は、差動増幅信号の
出力信号を、所定の論理レベルにレベル変換するための
ものであり、この出力生成回路１６の出力信号が、検出
信号ＤＴとして、次段回路に出力される。
出力信号を、所定の論理レベルにレベル変換するための
ものであり、この出力生成回路１６の出力信号が、検出
信号ＤＴとして、次段回路に出力される。
【００１５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来装置には、次のような不都合があった。
うな従来装置には、次のような不都合があった。
【００１６】例えば、携帯型オーディオ・カセット・テ
ープ・プレーヤでは、消費電力の削減に伴い、単３乾電
池１本で駆動できるものも実用されている。このように
して、乾電池１本で駆動される機器では、上述した電圧
検出回路５で検出する電圧レベルは、例えば、０．９
（ボルト）程度の値となる。
ープ・プレーヤでは、消費電力の削減に伴い、単３乾電
池１本で駆動できるものも実用されている。このように
して、乾電池１本で駆動される機器では、上述した電圧
検出回路５で検出する電圧レベルは、例えば、０．９
（ボルト）程度の値となる。
【００１７】一方、図５に示した回路では、ｐチャネル
ＭＯＳトランジスタ１１，１２、および、ｎチャネルＭ
ＯＳトランジス、タ１３，１４を飽和領域で動作する必
要があるため、この差動増幅回路が動作可能な電源電圧
Ｖｄｄ（＝（Ｖｄｄ−Ｖｓｓ）；Ｖｓｓは接地レベル）
の範囲は、次の式（１）のようになる。
ＭＯＳトランジスタ１１，１２、および、ｎチャネルＭ
ＯＳトランジス、タ１３，１４を飽和領域で動作する必
要があるため、この差動増幅回路が動作可能な電源電圧
Ｖｄｄ（＝（Ｖｄｄ−Ｖｓｓ）；Ｖｓｓは接地レベル）
の範囲は、次の式（１）のようになる。
【００１８】 （Ｖｄｄ−Ｖｓｓ）≧Ｖｔｈ１１＋Ｖｒｅｆ−Ｖｔｈ１３ ＋Ｖｄ１５ （１）
【００１９】ここで、Ｖｔｈ１１はｐチャネルＭＯＳト
ランジスタ１１のスレッショルド電圧を示し、Ｖｔｈ１
３はｎチャネルＭＯＳトランジスタ１３のスレッショル
ド電圧を示し、Ｖｄ１５は定電流源１５の電圧降下分を
示す。
ランジスタ１１のスレッショルド電圧を示し、Ｖｔｈ１
３はｎチャネルＭＯＳトランジスタ１３のスレッショル
ド電圧を示し、Ｖｄ１５は定電流源１５の電圧降下分を
示す。
【００２０】このようにして、図５に示した差動増幅回
路では、動作可能な電圧範囲が、ｐチャネルＭＯＳトラ
ンジスタ１１のスレッショルド電圧、ｎチャネルＭＯＳ
トランジスタ１３のスレッショルド電圧、基準電圧、お
よび、定電流源１５の電圧降下分という４つの要素の影
響を受ける。
路では、動作可能な電圧範囲が、ｐチャネルＭＯＳトラ
ンジスタ１１のスレッショルド電圧、ｎチャネルＭＯＳ
トランジスタ１３のスレッショルド電圧、基準電圧、お
よび、定電流源１５の電圧降下分という４つの要素の影
響を受ける。
【００２１】通常、差動増幅回路を構成する集積回路の
製造工程でこれらの各要素がばらつくため、完成した集
積回路には、その差動増幅回路の動作可能な電圧範囲
が、０．９（ボルト）よりも大きくなるものが含まれ、
また、電圧範囲に影響を与える要素が４つと比較的多い
ため、そのようなものが含まれる割合が比較的高くな
り、その結果、この集積回路の歩留まりが非常に悪くな
り、製造コストが非常に高くなるという不都合を生じて
いた。
製造工程でこれらの各要素がばらつくため、完成した集
積回路には、その差動増幅回路の動作可能な電圧範囲
が、０．９（ボルト）よりも大きくなるものが含まれ、
また、電圧範囲に影響を与える要素が４つと比較的多い
ため、そのようなものが含まれる割合が比較的高くな
り、その結果、この集積回路の歩留まりが非常に悪くな
り、製造コストが非常に高くなるという不都合を生じて
いた。
【００２２】本発明は、このような実情に鑑みてなされ
たものであり、０．９（ボルト）程度の低い電圧でも安
定して動作するとともに、製造コストを大幅に削減する
ことができる電圧検出装置および電子装置を提供するこ
とを目的としている。
たものであり、０．９（ボルト）程度の低い電圧でも安
定して動作するとともに、製造コストを大幅に削減する
ことができる電圧検出装置および電子装置を提供するこ
とを目的としている。
【００２３】
【課題を解決するための手段】本発明は、検出されるべ
き電圧を所定の比率で分割する分割抵抗と、ソースとゲ
ートと基板が相互接続されたディプレッション型ＭＯＳ
トランジスタと、上記ディプレッション型ＭＯＳトラン
ジスタと同一導電チャネルでありスレッショルド電圧の
温度特性が等しく且つ等しい導電係数を有し、ソースと
基板が相互接続され、かつ、ゲートに上記分割抵抗の出
力が印加されるとともに、上記ディプレッション型ＭＯ
Ｓトランジスタと直列接続されるエンハンスメント型Ｍ
ＯＳトランジスタを備え、直列接続された上記ディプレ
ッション型ＭＯＳトランジスタと上記エンハンスメント
型ＭＯＳトランジスタの両端に上記電圧を印加し、上記
ディプレッション型ＭＯＳトランジスタと上記エンハン
スメント型ＭＯＳトランジスタとの相互接続端の信号を
検出信号として出力するとともに、上記分割抵抗の前記
出力が、上記ディプレッション型ＭＯＳトランジスタと
上記エンハンスメント型ＭＯＳトランジスタとがともに
飽和領域で動作する値となるように、前記所定の比率が
設定されていることを特徴としている。
き電圧を所定の比率で分割する分割抵抗と、ソースとゲ
ートと基板が相互接続されたディプレッション型ＭＯＳ
トランジスタと、上記ディプレッション型ＭＯＳトラン
ジスタと同一導電チャネルでありスレッショルド電圧の
温度特性が等しく且つ等しい導電係数を有し、ソースと
基板が相互接続され、かつ、ゲートに上記分割抵抗の出
力が印加されるとともに、上記ディプレッション型ＭＯ
Ｓトランジスタと直列接続されるエンハンスメント型Ｍ
ＯＳトランジスタを備え、直列接続された上記ディプレ
ッション型ＭＯＳトランジスタと上記エンハンスメント
型ＭＯＳトランジスタの両端に上記電圧を印加し、上記
ディプレッション型ＭＯＳトランジスタと上記エンハン
スメント型ＭＯＳトランジスタとの相互接続端の信号を
検出信号として出力するとともに、上記分割抵抗の前記
出力が、上記ディプレッション型ＭＯＳトランジスタと
上記エンハンスメント型ＭＯＳトランジスタとがともに
飽和領域で動作する値となるように、前記所定の比率が
設定されていることを特徴としている。
【００２４】また、乾電池又は充電式電池を電源として
用いる電子装置において、検出されるべき電圧を所定の
比率で分割する分割抵抗と、ソースとゲートと基板が相
互接続されたディプレッション型ＭＯＳトランジスタ
と、上記ディプレッション型ＭＯＳトランジスタと同一
導電チャネルでありスレッショルド電圧の温度特性が等
しく且つ等しい導電係数を有し、ソースと基板が相互接
続され、かつ、ゲートに上記分割抵抗の出力が印加され
るとともに、上記ディプレッション型ＭＯＳトランジス
タと直列接続されるエンハンスメント型ＭＯＳトランジ
スタを備え、直列接続された上記ディプレッション型Ｍ
ＯＳトランジスタと上記エンハンスメント型ＭＯＳトラ
ンジスタの両端に上記電圧を印加し、上記ディプレッシ
ョン型ＭＯＳトランジスタと上記エンハンスメント型Ｍ
ＯＳトランジスタとの相互接続端の信号を検出信号とし
て出力し、この検出信号に基づいて、電源をオフすると
ともに、上記分割抵抗の前記出力が、上記ディプレッシ
ョン型ＭＯＳトランジスタと上記エンハンスメント型Ｍ
ＯＳトランジスタとがともに飽和領域で動作する値とな
るように、前記所定の比率が設定されていることを特徴
としている。
用いる電子装置において、検出されるべき電圧を所定の
比率で分割する分割抵抗と、ソースとゲートと基板が相
互接続されたディプレッション型ＭＯＳトランジスタ
と、上記ディプレッション型ＭＯＳトランジスタと同一
導電チャネルでありスレッショルド電圧の温度特性が等
しく且つ等しい導電係数を有し、ソースと基板が相互接
続され、かつ、ゲートに上記分割抵抗の出力が印加され
るとともに、上記ディプレッション型ＭＯＳトランジス
タと直列接続されるエンハンスメント型ＭＯＳトランジ
スタを備え、直列接続された上記ディプレッション型Ｍ
ＯＳトランジスタと上記エンハンスメント型ＭＯＳトラ
ンジスタの両端に上記電圧を印加し、上記ディプレッシ
ョン型ＭＯＳトランジスタと上記エンハンスメント型Ｍ
ＯＳトランジスタとの相互接続端の信号を検出信号とし
て出力し、この検出信号に基づいて、電源をオフすると
ともに、上記分割抵抗の前記出力が、上記ディプレッシ
ョン型ＭＯＳトランジスタと上記エンハンスメント型Ｍ
ＯＳトランジスタとがともに飽和領域で動作する値とな
るように、前記所定の比率が設定されていることを特徴
としている。
【００２５】
【作用】したがって、回路要素が２つのＭＯＳトランジ
スタと分割抵抗とから構成されるため、回路の動作可能
な電圧範囲の変動幅が非常に小さくなり、回路を構成す
る集積回路の歩留まりを大幅に向上でき、製造コストを
大幅に低減することができる。さらに、検出電圧が温度
変化により変動することがなく、その温度特性は非常に
優れたものとなる。
スタと分割抵抗とから構成されるため、回路の動作可能
な電圧範囲の変動幅が非常に小さくなり、回路を構成す
る集積回路の歩留まりを大幅に向上でき、製造コストを
大幅に低減することができる。さらに、検出電圧が温度
変化により変動することがなく、その温度特性は非常に
優れたものとなる。
【００２６】また、乾電池等を電源として用いる電子装
置における電源範囲の変動幅が非常に小さくなり、安定
した動作を行うことができる。
置における電源範囲の変動幅が非常に小さくなり、安定
した動作を行うことができる。
【００２７】
【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。
施例を詳細に説明する。
【００２８】図１は、本発明の一実施例にかかる電圧検
出回路を示している。なお、同図において、図５と同一
部分、および、相当する部分には同一符号を付してい
る。
出回路を示している。なお、同図において、図５と同一
部分、および、相当する部分には同一符号を付してい
る。
【００２９】同図において、ｎチャネルディプレッショ
ン型ＭＯＳトランジスタ（以下、ディプレッション型Ｍ
ＯＳトランジスタという）２１のドレイン（Ｄ）には、
電圧Ｖｄｄが接続され、また、このディプレッション型
ＭＯＳトランジスタ２１のソース（Ｓ）とゲート（Ｇ）
と基板（Ｂ）は、相互接続されているとともに、ソース
には、ｎチャネルエンハンスメント型ＭＯＳトランジス
タ（以下、エンハンスメント型ＭＯＳトランジスタとい
う）２２のドレインが接続されている。
ン型ＭＯＳトランジスタ（以下、ディプレッション型Ｍ
ＯＳトランジスタという）２１のドレイン（Ｄ）には、
電圧Ｖｄｄが接続され、また、このディプレッション型
ＭＯＳトランジスタ２１のソース（Ｓ）とゲート（Ｇ）
と基板（Ｂ）は、相互接続されているとともに、ソース
には、ｎチャネルエンハンスメント型ＭＯＳトランジス
タ（以下、エンハンスメント型ＭＯＳトランジスタとい
う）２２のドレインが接続されている。
【００３０】エンハンスメント型ＭＯＳトランジスタ２
２のソースと基板は相互接続されており、このエンハン
スメント型ＭＯＳトランジスタ２２のゲートには、電圧
Ｖｄｄを分圧する分割抵抗２３，２４の分割点の電圧が
印加されている。そして、ディプレッション型ＭＯＳト
ランジスタ２１とエンハンスメント型ＭＯＳトランジス
タ２２の相互接続端の信号ＶＯは、出力信号生成回路１
６に加えられており、この出力信号生成回路１６の出力
は、検出信号ＤＴとして、次段装置（図示略）に出力さ
れている。
２のソースと基板は相互接続されており、このエンハン
スメント型ＭＯＳトランジスタ２２のゲートには、電圧
Ｖｄｄを分圧する分割抵抗２３，２４の分割点の電圧が
印加されている。そして、ディプレッション型ＭＯＳト
ランジスタ２１とエンハンスメント型ＭＯＳトランジス
タ２２の相互接続端の信号ＶＯは、出力信号生成回路１
６に加えられており、この出力信号生成回路１６の出力
は、検出信号ＤＴとして、次段装置（図示略）に出力さ
れている。
【００３１】以上の構成で、ディプレッション型ＭＯＳ
トランジスタ２１は、そのゲートとソースが相互接続さ
れているため、その特性上、飽和領域で動作する。ま
た、エンハンスメント型ＭＯＳトランジスタ２２を電圧
検出動作させるためには、飽和領域で駆動する必要があ
る。
トランジスタ２１は、そのゲートとソースが相互接続さ
れているため、その特性上、飽和領域で動作する。ま
た、エンハンスメント型ＭＯＳトランジスタ２２を電圧
検出動作させるためには、飽和領域で駆動する必要があ
る。
【００３２】そこで、ディプレッション型ＭＯＳトラン
ジスタ２１に流れる電流をＩａとし、エンハンスメント
型ＭＯＳトランジスタ２２に流れる電流をＩｂとする
と、ディプレッション型ＭＯＳトランジスタ２１および
エンハンスメント型ＭＯＳトランジスタ２２を飽和領域
で駆動するための条件として、次の式（２），（３）が
成立する（サーの式）。
ジスタ２１に流れる電流をＩａとし、エンハンスメント
型ＭＯＳトランジスタ２２に流れる電流をＩｂとする
と、ディプレッション型ＭＯＳトランジスタ２１および
エンハンスメント型ＭＯＳトランジスタ２２を飽和領域
で駆動するための条件として、次の式（２），（３）が
成立する（サーの式）。
【００３３】 Ｉａ＝（Ｋ２１）×（Ｖｇ２１−Ｖｔｈ２１）＊＊２ （２）
【００３４】 Ｉｂ＝（Ｋ２２）×（Ｖｇ２２−Ｖｔｈ２２）＊＊２ （３）
【００３５】ここで、Ｋ２１はディプレッション型ＭＯ
Ｓトランジスタ２１の導電係数を示し、Ｖｇ２１はディ
プレッション型ＭＯＳトランジスタ２１のゲートとソー
ス間の電圧を示し、Ｖｔｈ２１はディプレッション型Ｍ
ＯＳトランジスタ２１のスレッショルド電圧を示し、演
算子｛（ｘ）＊＊２｝はｘの２乗を演算するための演算
子である。また、Ｋ２２はエンハンスメント型ＭＯＳト
ランジスタ２２の導電係数を示し、Ｖｇ２２はエンハン
スメント型ＭＯＳトランジスタ２２のゲートとソース間
の電圧を示し、Ｖｔｈ２２はエンハンスメント型ＭＯＳ
トランジスタ２２のスレッショルド電圧を示す。
Ｓトランジスタ２１の導電係数を示し、Ｖｇ２１はディ
プレッション型ＭＯＳトランジスタ２１のゲートとソー
ス間の電圧を示し、Ｖｔｈ２１はディプレッション型Ｍ
ＯＳトランジスタ２１のスレッショルド電圧を示し、演
算子｛（ｘ）＊＊２｝はｘの２乗を演算するための演算
子である。また、Ｋ２２はエンハンスメント型ＭＯＳト
ランジスタ２２の導電係数を示し、Ｖｇ２２はエンハン
スメント型ＭＯＳトランジスタ２２のゲートとソース間
の電圧を示し、Ｖｔｈ２２はエンハンスメント型ＭＯＳ
トランジスタ２２のスレッショルド電圧を示す。
【００３６】また、電圧Ｖｄｄが所定値、例えば、０．
９（ボルト）に一致して、信号ＶＯが反転するときに
は、電流Ｉａと電流Ｉｂが等しい値になるため、次の式
（４）が成立する。
９（ボルト）に一致して、信号ＶＯが反転するときに
は、電流Ｉａと電流Ｉｂが等しい値になるため、次の式
（４）が成立する。
【００３７】 Ｉａ＝Ｉｂ ∴（Ｋ２１）×（Ｖｇ２１−Ｖｔｈ２１）＊＊２ ＝（Ｋ２２）×（Ｖｇ２２−Ｖｔｈ２２）＊＊２ （４）
【００３８】ここで、ディプレッション型ＭＯＳトラン
ジスタ２１の導電係数Ｋ２１とエンハンスメント型ＭＯ
Ｓトランジスタ２２の導電係数Ｋ２２が等しくなるよう
に、ディプレッション型ＭＯＳトランジスタ２１とエン
ハンスメント型ＭＯＳトランジスタ２２のおのおののサ
イズを調整すると、式（４）は、次の式（５）のように
なる。
ジスタ２１の導電係数Ｋ２１とエンハンスメント型ＭＯ
Ｓトランジスタ２２の導電係数Ｋ２２が等しくなるよう
に、ディプレッション型ＭＯＳトランジスタ２１とエン
ハンスメント型ＭＯＳトランジスタ２２のおのおののサ
イズを調整すると、式（４）は、次の式（５）のように
なる。
【００３９】 Ｖｇ２１−Ｖｔｈ２１＝Ｖｇ２２−Ｖｔｈ２２ ∴ Ｖｇ２２＝Ｖｇ２１＋Ｖｔｈ２２−Ｖｔｈ２１ （５）
【００４０】さらに、ディプレッション型ＭＯＳトラン
ジスタ２１のゲートとソースが相互接続されているの
で、そのゲートとソースの間の電圧Ｖｇ２１は０に等し
く（すなわち、Ｖｇ２１＝０）、したがって、式（５）
は、次の式（６）のようになる。
ジスタ２１のゲートとソースが相互接続されているの
で、そのゲートとソースの間の電圧Ｖｇ２１は０に等し
く（すなわち、Ｖｇ２１＝０）、したがって、式（５）
は、次の式（６）のようになる。
【００４１】 Ｖｇ２２＝Ｖｔｈ２２−Ｖｔｈ２１ （６）
【００４２】このようにして、電圧Ｖｄｄが検出したい
所定値（検出電圧値という；以下同じ）に一致すると
き、エンハンスメント型ＭＯＳトランジスタ２２のゲー
トとソースの間の電圧Ｖｇ２２、すなわち、分割抵抗２
３，２４の分割値は、エンハンスメント型ＭＯＳトラン
ジスタ２２のスレッショルド電圧Ｖｔｈ２２からディプ
レッション型ＭＯＳトランジスタ２１のスレッショルド
電圧Ｖｔｈ２１を減算した結果に等しくなる。
所定値（検出電圧値という；以下同じ）に一致すると
き、エンハンスメント型ＭＯＳトランジスタ２２のゲー
トとソースの間の電圧Ｖｇ２２、すなわち、分割抵抗２
３，２４の分割値は、エンハンスメント型ＭＯＳトラン
ジスタ２２のスレッショルド電圧Ｖｔｈ２２からディプ
レッション型ＭＯＳトランジスタ２１のスレッショルド
電圧Ｖｔｈ２１を減算した結果に等しくなる。
【００４３】そこで、例えば、エンハンスメント型ＭＯ
Ｓトランジスタ２２のスレッショルド電圧Ｖｔｈ２２を
０．３（ボルト）とし、ディプレッション型ＭＯＳトラ
ンジスタ２１のスレッショルド電圧Ｖｔｈ２１を−０．
２（ボルト）として、電圧Ｖｄｄが０．９（ボルト）に
なったことを検出するためには、分割抵抗２３と分割抵
抗２４の抵抗値の比を、４：５に設定するとよい。
Ｓトランジスタ２２のスレッショルド電圧Ｖｔｈ２２を
０．３（ボルト）とし、ディプレッション型ＭＯＳトラ
ンジスタ２１のスレッショルド電圧Ｖｔｈ２１を−０．
２（ボルト）として、電圧Ｖｄｄが０．９（ボルト）に
なったことを検出するためには、分割抵抗２３と分割抵
抗２４の抵抗値の比を、４：５に設定するとよい。
【００４４】さて、ディプレッション型ＭＯＳトランジ
スタ２１における電圧Ｖｄｄと電流Ｉａとの関係は、電
圧Ｖｄｄを検出電圧よりも大きい値Ｖｄｄ（Ｈ）にまで
変化したときには図２の曲線ＰＬ１のようになり、電圧
Ｖｄｄを検出電圧よりも小さい値Ｖｄｄ（Ｌ）まで変化
したときには、同図の曲線ＰＬ１’のようになる。
スタ２１における電圧Ｖｄｄと電流Ｉａとの関係は、電
圧Ｖｄｄを検出電圧よりも大きい値Ｖｄｄ（Ｈ）にまで
変化したときには図２の曲線ＰＬ１のようになり、電圧
Ｖｄｄを検出電圧よりも小さい値Ｖｄｄ（Ｌ）まで変化
したときには、同図の曲線ＰＬ１’のようになる。
【００４５】また、エンハンスメント型ＭＯＳトランジ
スタ２２における電圧Ｖｄｄと電流Ｉｂとの関係は、ゲ
ートとソース間に電圧Ｖｄｄが値Ｖｄｄ（Ｈ）になって
いるときに対応した電圧を印可した状態で、電圧Ｖｄｄ
を値Ｖｄｄ（Ｈ）にまで変化したときには、図２の曲線
ＰＬ２のようになり、ゲートとソース間に電圧Ｖｄｄが
値Ｖｄｄ（Ｌ）になっているときに対応した電圧を印可
した状態で、電圧Ｖｄｄを値Ｖｄｄ（Ｌ）にまで変化し
たときには、同図の曲線ＰＬ２’のようになる
スタ２２における電圧Ｖｄｄと電流Ｉｂとの関係は、ゲ
ートとソース間に電圧Ｖｄｄが値Ｖｄｄ（Ｈ）になって
いるときに対応した電圧を印可した状態で、電圧Ｖｄｄ
を値Ｖｄｄ（Ｈ）にまで変化したときには、図２の曲線
ＰＬ２のようになり、ゲートとソース間に電圧Ｖｄｄが
値Ｖｄｄ（Ｌ）になっているときに対応した電圧を印可
した状態で、電圧Ｖｄｄを値Ｖｄｄ（Ｌ）にまで変化し
たときには、同図の曲線ＰＬ２’のようになる
【００４６】以上のことから、電圧Ｖｄｄが値Ｖｄｄ
（Ｈ）になっているときには、信号ＶＯの電圧値は、曲
線ＰＬ１と曲線ＰＬ２の交点Ｐ１に相当する電圧値ＶＯ
１（低電圧レベル）になり、電圧Ｖｄｄが値Ｖｄｄ
（Ｌ）になっているときには、信号ＶＯの電圧値は、曲
線ＰＬ１’と曲線ＰＬ２’の交点Ｐ２に相当する電圧値
ＶＯ２（高電圧レベル）になる。
（Ｈ）になっているときには、信号ＶＯの電圧値は、曲
線ＰＬ１と曲線ＰＬ２の交点Ｐ１に相当する電圧値ＶＯ
１（低電圧レベル）になり、電圧Ｖｄｄが値Ｖｄｄ
（Ｌ）になっているときには、信号ＶＯの電圧値は、曲
線ＰＬ１’と曲線ＰＬ２’の交点Ｐ２に相当する電圧値
ＶＯ２（高電圧レベル）になる。
【００４７】したがって、電圧Ｖｄｄが検出電圧値より
も大きい電圧値になっているときには、出力信号生成回
路１６に出力される信号ＶＯの値は低電圧レベルの電圧
値ＶＯ１になり、また、電圧Ｖｄｄが検出電圧値よりも
小さい電圧値になっているときには、信号ＶＯの値は高
電圧レベルの電圧値ＶＯ２になるので、出力信号生成回
路１６は、電圧Ｖｄｄと検出電圧値の大小関係をあらわ
す検出信号ＤＴを適切に生成することができる。
も大きい電圧値になっているときには、出力信号生成回
路１６に出力される信号ＶＯの値は低電圧レベルの電圧
値ＶＯ１になり、また、電圧Ｖｄｄが検出電圧値よりも
小さい電圧値になっているときには、信号ＶＯの値は高
電圧レベルの電圧値ＶＯ２になるので、出力信号生成回
路１６は、電圧Ｖｄｄと検出電圧値の大小関係をあらわ
す検出信号ＤＴを適切に生成することができる。
【００４８】次に、この実施例の電圧検出回路における
検出電圧の温度特性について説明する。
検出電圧の温度特性について説明する。
【００４９】検出電圧の温度特性の式は、式（６）の両
辺を温度で偏微分することで得られる（式（７））。
辺を温度で偏微分することで得られる（式（７））。
【００５０】 δＶｇ２２／δＴ＝δＶｔｈ２２／δＴ−δＶｔｈ２１／δＴ （７）
【００５１】ここで、ディプレッション型ＭＯＳトラン
ジスタ２１とエンハンスメント型ＭＯＳトランジスタ２
２のスレッショルド電圧の温度特性を合わせ込むことに
より、δＶｔｈ２２／δＴ＝δＶｔｈ２１／δＴとする
と、式（７）は、次の式（８）のようになる。
ジスタ２１とエンハンスメント型ＭＯＳトランジスタ２
２のスレッショルド電圧の温度特性を合わせ込むことに
より、δＶｔｈ２２／δＴ＝δＶｔｈ２１／δＴとする
と、式（７）は、次の式（８）のようになる。
【００５２】 δＶｇ２２／δＴ＝０ （８）
【００５３】すなわち、検出電圧は、温度変化により変
動することがなく、したがって、この電圧検出回路の検
出電圧の温度特性は、非常に優れたものになる。
動することがなく、したがって、この電圧検出回路の検
出電圧の温度特性は、非常に優れたものになる。
【００５４】また、この電圧検出回路が動作するための
電圧範囲は、次の式（９）のようになる。
電圧範囲は、次の式（９）のようになる。
【００５５】 （Ｖｄｄ−Ｖｓｓ）≧Ｖｔｈ２２−２×Ｖｔｈ２１ （９）
【００５６】このようにして、この電圧検出回路の動作
可能な電圧範囲は、ディプレッション型ＭＯＳトランジ
スタ２１のスレッショルド電圧とエンハンスメント型Ｍ
ＯＳトランジスタ２２のスレッショルド電圧の２つの要
素によって決定されるため、低電圧で動作する電圧検出
回路を容易に製造することができる。また、例えば、発
明者の実験によれば、０．７（ボルト）程度の低い電圧
でも動作する電圧検出回路を実現することもできた。
可能な電圧範囲は、ディプレッション型ＭＯＳトランジ
スタ２１のスレッショルド電圧とエンハンスメント型Ｍ
ＯＳトランジスタ２２のスレッショルド電圧の２つの要
素によって決定されるため、低電圧で動作する電圧検出
回路を容易に製造することができる。また、例えば、発
明者の実験によれば、０．７（ボルト）程度の低い電圧
でも動作する電圧検出回路を実現することもできた。
【００５７】また、電圧検出回路を集積回路として製造
するときの製造工程上でのばらつきによる動作可能な電
圧範囲の変動は、次の式（１１）のようになる。
するときの製造工程上でのばらつきによる動作可能な電
圧範囲の変動は、次の式（１１）のようになる。
【００５８】 Δ（Ｖｄｄ−Ｖｓｓ）≧ΔＶｔｈ２２−２×ΔＶｔｈ２１ （１１）
【００５９】ここで、ディプレッション型ＭＯＳトラン
ジスタ２１とエンハンスメント型ＭＯＳトランジスタ２
２がともにｎチャネルで構成されているため、製造工程
上でのスレッショルド電圧のばらつきは、これらのディ
プレッション型ＭＯＳトランジスタ２１とエンハンスメ
ント型ＭＯＳトランジスタ２２で同じ方向にあらわれる
ので、ΔＶｔｈ２２とΔＶｔｈ２１がほぼ等しい値にな
り、したがって、式（１１）は、次の式（１２）のよう
になる。
ジスタ２１とエンハンスメント型ＭＯＳトランジスタ２
２がともにｎチャネルで構成されているため、製造工程
上でのスレッショルド電圧のばらつきは、これらのディ
プレッション型ＭＯＳトランジスタ２１とエンハンスメ
ント型ＭＯＳトランジスタ２２で同じ方向にあらわれる
ので、ΔＶｔｈ２２とΔＶｔｈ２１がほぼ等しい値にな
り、したがって、式（１１）は、次の式（１２）のよう
になる。
【００６０】 Δ（Ｖｄｄ−Ｖｓｓ）≧−ΔＶｔｈ２１ （１２）
【００６１】すなわち、製造された電圧検出回路の動作
可能な電圧範囲の変動は、ほぼディプレッション型ＭＯ
Ｓトランジスタ２１のスレッショルド電圧の変動に相当
し、したがって、電圧検出回路の製造歩留まりが非常に
高くなり、電圧検出回路の製造コストを大幅に引き下げ
ることができる。例えば、本発明者の実験では、製造歩
留まりは９８％程度の高い値となる。
可能な電圧範囲の変動は、ほぼディプレッション型ＭＯ
Ｓトランジスタ２１のスレッショルド電圧の変動に相当
し、したがって、電圧検出回路の製造歩留まりが非常に
高くなり、電圧検出回路の製造コストを大幅に引き下げ
ることができる。例えば、本発明者の実験では、製造歩
留まりは９８％程度の高い値となる。
【００６２】ところで、上述した実施例では、電圧検出
回路を構成するディプレッション型ＭＯＳトランジスタ
とエンハンスメント型ＭＯＳトランジスタとして、とも
にｎチャネルのものを用いたが、ディプレッション型Ｍ
ＯＳトランジスタとエンハンスメント型ＭＯＳトランジ
スタとしてともにｐチャネルのものを用いることもでき
る。
回路を構成するディプレッション型ＭＯＳトランジスタ
とエンハンスメント型ＭＯＳトランジスタとして、とも
にｎチャネルのものを用いたが、ディプレッション型Ｍ
ＯＳトランジスタとエンハンスメント型ＭＯＳトランジ
スタとしてともにｐチャネルのものを用いることもでき
る。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
回路要素が２つのＭＯＳトランジスタと分割抵抗とから
構成されるため、回路の動作可能な電圧範囲の変動幅が
非常に小さくなり、回路を構成する集積回路の歩留まり
を大幅に向上でき、製造コストを大幅に低減することが
できるという効果を得る。さらに、検出電圧が温度変化
により変動することがなく、その温度特性は非常に優れ
たものとなる。
回路要素が２つのＭＯＳトランジスタと分割抵抗とから
構成されるため、回路の動作可能な電圧範囲の変動幅が
非常に小さくなり、回路を構成する集積回路の歩留まり
を大幅に向上でき、製造コストを大幅に低減することが
できるという効果を得る。さらに、検出電圧が温度変化
により変動することがなく、その温度特性は非常に優れ
たものとなる。
【００６４】また、乾電池等を電源として用いる電子装
置における電源範囲の変動幅が非常に小さくなり、安定
した動作を行うことができるという効果も得る。
置における電源範囲の変動幅が非常に小さくなり、安定
した動作を行うことができるという効果も得る。
【図１】本発明の一実施例にかかる電圧検出回路を示し
た回路図。
た回路図。
【図２】図１の回路の動作を説明するためのグラフ図。
【図３】電池駆動される電気機器の構成例を示したブロ
ック図。
ック図。
【図４】電圧検出回路の従来例を示したブロック図。
【図５】電圧検出回路の差動増幅器の一例を示した回路
図。
図。
【符号の説明】 １６ 出力信号生成回路 ２１ ｎチャネルディプレッション型ＭＯＳトランジス
タ ２２ ｎチャネルエンハンスメント型ＭＯＳトランジス
タ
タ ２２ ｎチャネルエンハンスメント型ＭＯＳトランジス
タ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−11068（ＪＰ，Ａ) 特開 昭55−128162（ＪＰ，Ａ) 特開 昭53−73340（ＪＰ，Ａ) 特開 昭61−34471（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 検出されるべき電圧を所定の比率で分割
する分割抵抗と、 ソースとゲートと基板が相互接続されたディプレッショ
ン型ＭＯＳトランジスタと、 上記ディプレッション型ＭＯＳトランジスタと同一導電
チャネルでありスレッショルド電圧の温度特性が等しく
且つ等しい導電係数を有し、ソースと基板が相互接続さ
れ、かつ、ゲートに上記分割抵抗の出力が印加されると
ともに、上記ディプレッション型ＭＯＳトランジスタと
直列接続されるエンハンスメント型ＭＯＳトランジスタ
を備え、 直列接続された上記ディプレッション型ＭＯＳトランジ
スタと上記エンハンスメント型ＭＯＳトランジスタの両
端に上記電圧を印加し、上記ディプレッション型ＭＯＳ
トランジスタと上記エンハンスメント型ＭＯＳトランジ
スタとの相互接続端の信号を検出信号として出力すると
ともに、 上記分割抵抗の前記出力が、上記ディプレッション型Ｍ
ＯＳトランジスタと上記エンハンスメント型ＭＯＳトラ
ンジスタとがともに飽和領域で動作する値となるよう
に、前記所定の比率が設定されていることを特徴とする
電圧検出装置。 - 【請求項２】 乾電池又は充電式電池を電源として用い
る電子装置において、 検出されるべき電圧を所定の比
率で分割する分割抵抗と、 ソースとゲートと基板が相互接続されたディプレッショ
ン型ＭＯＳトランジスタと、 上記ディプレッション型ＭＯＳトランジスタと同一導電
チャネルでありスレッショルド電圧の温度特性が等しく
且つ等しい導電係数を有し、ソースと基板が相互接続さ
れ、かつ、ゲートに上記分割抵抗の出力が印加されると
ともに、上記ディプレッション型ＭＯＳトランジスタと
直列接続されるエンハンスメント型ＭＯＳトランジスタ
を備え、 直列接続された上記ディプレッション型ＭＯＳトランジ
スタと上記エンハンスメント型ＭＯＳトランジスタの両
端に上記電圧を印加し、上記ディプレッション型ＭＯＳ
トランジスタと上記エンハンスメント型ＭＯＳトランジ
スタとの相互接続端の信号を検出信号として出力し、こ
の検出信号に基づいて、電源をオフするとともに、 上記分割抵抗の前記出力が、上記ディプレッション型Ｍ
ＯＳトランジスタと上記エンハンスメント型ＭＯＳトラ
ンジスタとがともに飽和領域で動作する値となるよう
に、前記所定の比率が設定されていることを特徴とする
電子装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032427A JP3058381B2 (ja) | 1993-01-29 | 1993-01-29 | 電圧検出装置および電子装置 |
| EP94101120A EP0608855B1 (en) | 1993-01-29 | 1994-01-26 | Power supply voltage detecting apparatus |
| DE69414430T DE69414430T2 (de) | 1993-01-29 | 1994-01-26 | Apparat zur Kontrolle der Spannungsquelle |
| US08/702,203 US6246272B1 (en) | 1993-01-29 | 1996-08-23 | Power supply voltage detecting apparatus |
| HK98113246A HK1012040A1 (en) | 1993-01-29 | 1998-12-14 | Power supply voltage detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032427A JP3058381B2 (ja) | 1993-01-29 | 1993-01-29 | 電圧検出装置および電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230044A JPH06230044A (ja) | 1994-08-19 |
| JP3058381B2 true JP3058381B2 (ja) | 2000-07-04 |
Family
ID=12358661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5032427A Expired - Lifetime JP3058381B2 (ja) | 1993-01-29 | 1993-01-29 | 電圧検出装置および電子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6246272B1 (ja) |
| EP (1) | EP0608855B1 (ja) |
| JP (1) | JP3058381B2 (ja) |
| DE (1) | DE69414430T2 (ja) |
| HK (1) | HK1012040A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342802B1 (en) * | 1999-10-28 | 2002-01-29 | Seagate Technology Llc | Multi-voltage power-up stable input/output buffer circuit in a disc drive |
| JP4170786B2 (ja) * | 2003-02-04 | 2008-10-22 | 松下電器産業株式会社 | データ通信装置及びデータ通信方法 |
| US7518419B1 (en) | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
| US7388414B1 (en) | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
| JP2009141640A (ja) * | 2007-12-06 | 2009-06-25 | Seiko Instruments Inc | 電源切換回路 |
| TW201217947A (en) * | 2010-10-19 | 2012-05-01 | Upi Semiconductor Corp | Power-on reset circuit |
| JP5723628B2 (ja) | 2011-02-18 | 2015-05-27 | ルネサスエレクトロニクス株式会社 | 電圧検出回路 |
| JPWO2013042285A1 (ja) * | 2011-09-22 | 2015-03-26 | パナソニックＩｐマネジメント株式会社 | 電圧検出回路及びそれを備えた電圧レギュレータ装置 |
| TWI577996B (zh) * | 2012-12-07 | 2017-04-11 | 樺漢科技股份有限公司 | 識別電路 |
| US9479882B2 (en) * | 2013-03-06 | 2016-10-25 | Texas Instruments Incorporated | Initial command to switch transistors disconnecting keys from microphone line |
| US11545700B2 (en) | 2019-01-25 | 2023-01-03 | Ricoh Company, Ltd. | Power storage system with integrally formed voltage detecting field effect transistor and manufacturing method thereof |
| JP2020128947A (ja) * | 2019-02-12 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | 検出器 |
| JP7348059B2 (ja) * | 2019-12-25 | 2023-09-20 | ローム株式会社 | 電圧検出回路 |
| CN116298481B (zh) * | 2023-05-18 | 2023-08-15 | 无锡力芯微电子股份有限公司 | 一种超低功耗过压检测电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5291472A (en) * | 1976-01-28 | 1977-08-01 | Seiko Instr & Electronics Ltd | Voltage detection circuit |
| JPS5311068A (en) * | 1976-07-16 | 1978-02-01 | Sharp Corp | Voltage detection circuit |
| JPS5373340A (en) * | 1976-12-11 | 1978-06-29 | Toshiba Corp | Abnormal voltage detection circuit |
| JPS55128162A (en) * | 1979-03-28 | 1980-10-03 | Hitachi Ltd | Power supply voltage drop detector |
| JPS58135466A (ja) * | 1982-02-08 | 1983-08-12 | Toshiba Corp | 電源電圧検出回路 |
| JPS58190775A (ja) * | 1982-04-30 | 1983-11-07 | Fujitsu Ltd | 電源電圧検出回路 |
| JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
| JPS6422107A (en) * | 1987-07-17 | 1989-01-25 | Oki Electric Ind Co Ltd | Voltage level detecting circuit |
| JPH03207091A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 内部電源電圧降圧回路 |
| US5109163A (en) * | 1991-02-15 | 1992-04-28 | Zilog, Inc. | Integrated power-on reset circuit |
-
1993
- 1993-01-29 JP JP5032427A patent/JP3058381B2/ja not_active Expired - Lifetime
-
1994
- 1994-01-26 EP EP94101120A patent/EP0608855B1/en not_active Expired - Lifetime
- 1994-01-26 DE DE69414430T patent/DE69414430T2/de not_active Expired - Lifetime
-
1996
- 1996-08-23 US US08/702,203 patent/US6246272B1/en not_active Expired - Lifetime
-
1998
- 1998-12-14 HK HK98113246A patent/HK1012040A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0608855B1 (en) | 1998-11-11 |
| EP0608855A1 (en) | 1994-08-03 |
| DE69414430D1 (de) | 1998-12-17 |
| DE69414430T2 (de) | 1999-04-08 |
| HK1012040A1 (en) | 1999-07-23 |
| US6246272B1 (en) | 2001-06-12 |
| JPH06230044A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058381B2 (ja) | 電圧検出装置および電子装置 | |
| US7436247B2 (en) | Step-down circuit with stabilized output voltage | |
| US20050146965A1 (en) | Semiconductor memory device having internal circuits responsive to temperature data and method thereof | |
| JP3872476B2 (ja) | 充放電制御回路と充電式電源装置 | |
| US8164309B2 (en) | Battery charging system with trickle charging/discharging control | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| JPH04291608A (ja) | 電源回路 | |
| US6297670B1 (en) | Single-ended sense amplifier with adjustable noise margin and power down control | |
| US7012461B1 (en) | Stabilization component for a substrate potential regulation circuit | |
| US20120212285A1 (en) | Precise control component for a substarate potential regulation circuit | |
| JP4469657B2 (ja) | 半導体記憶装置 | |
| US8729883B2 (en) | Current source with low power consumption and reduced on-chip area occupancy | |
| JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
| JP2623934B2 (ja) | 電流検出回路 | |
| JP2553816B2 (ja) | 半導体装置の内部電源発生回路 | |
| JP3434760B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP2912498B2 (ja) | 半導体記憶装置 | |
| JP3434759B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JPH06347337A (ja) | 温度検出回路 | |
| JPH10229333A (ja) | トランジスタのスレッシュホールド電圧を検知し且つデジタル的にバイアスする集積回路及び関連方法 | |
| JP3461891B2 (ja) | トランジスタ・スイッチング | |
| JPH0554673A (ja) | 基準電位発生回路 | |
| JPH05150736A (ja) | インピーダンス変換回路 | |
| JPS5880564A (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |