KR20010063908A

KR20010063908A - 센스앰프 구동회로

Info

Publication number: KR20010063908A
Application number: KR1019990062012A
Authority: KR
Inventors: 정정수
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-24
Filing date: 1999-12-24
Publication date: 2001-07-09
Also published as: KR100364421B1

Abstract

본 발명은 센스앰프 구동회로에 관한 것으로, 종래 기술에 있어서 센스앰프가 오버드라이빙(overdriving) 구간에서 동작할 시 센스앰프 구동선에 전류가 급격히 증가하는데, 이 전류가 트랜지스터를 통과하면서 오버드라이빙전압에 전압 드롭(drop)을 발생시킴으로써, 오버드라이빙전압의 레벨이 낮아지게 되어 센스앰프의 센싱 속도가 저하되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 센스앰프 인에이블신호(SAEN)에 의해 인에이블신호(SP1_CLP, SPB1, SPB2, SN)를 출력하여 센스앰프의 전반적인 동작을 제어하는 센스앰프 제어부와; 기판전압 인에이블신호(VPPOK) 및 오버드라이빙 인에이블신호 (SPI_CLP)에 의해 제어되어 오버드라이빙 제어신호(VCLPG)가 소정값을 갖도록 레벨을 조절하는 오버드라이빙 제어부와; 상기 오버드라이빙 제어신호(VCLPG)에 의해 도통제어되어 전원전압(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하는 오버드라이빙전압 발생부와; 상기 센스앰프 제어부의 출력(SPB1, SPB2, SN)에 의해 제어되어 각 센스앰프에 구동전압(VDL) 및 접지전압(VSS)을 인가하는 센스앰프 구동부로 구성하여 된 장치를 제공하여, 센스앰프가 오버드라이빙(overdriving) 동작시 센스앰프 구동선에 발생하는 오버드라이빙전압의 강하를 방지하기 위해 간단한 부가 회로를 추가하여, 오버드라이빙전압을 출력하는 트랜지스터의 게이트 전압을 소정 레벨로 상승시켜 이의 구동 능력을 개선함으로써, 레이아웃 설계시 집적도에 영향을 적게 하면서 센스앰프의 센싱 속도를 향상하는 효과가 있다.

Description

센스앰프 구동회로{CIRCUIT FOR DRIVING SENSE AMPLIFIER}

본 발명은 센스앰프에 관한 것으로, 특히 센스앰프가 오버드라이빙(overdriving) 동작시 센스앰프 구동선에 발생하는 오버드라이빙전압의 강하를 방지하기 위해 간단한 부가 회로를 추가하여 오버드라이빙전압을 발생하는 트랜지스터의 게이트 전압을 소정 레벨로 상승시켜 이의 구동 능력을 개선하는 센스앰프 구동회로에 관한 것이다.

도1은 종래 센스앰프 구동회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이 센스앰프 인에이블신호(SAEN)에 의해 각 신호(SPB1, SPB2, SN)를 출력하여 센스앰프(3a,3b)의 전반적인 동작을 제어하는 센스앰프 제어부(4)와; 기판전압(VPP)에 의해 도통제어되어 전원전압(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하는 오버드라이빙전압 발생부(1)와; 상기 센스앰프 제어부(4)의 출력(SPB1, SPB2, SN)에 의해 제어되어 센스앰프부(3) 내의 각 센스앰프(3a,3b)에 구동전압(VDL) 및 접지전압 (VSS)을 인가하는 센스앰프 구동부(2)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 첨부한 도면을 참조하여 설명한다.

칩이 파워업(power-up)될 때 오버드라이빙전압 발생부(1)는 엔모스 트랜지스터 (NM1)의 게이트에 인가되는 기판전압(VPP)에 의해 도통제어되어 전원전압(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하여 안정적인 전원을 공급한다.

도2의 (a)와 같이 센스앰프 인에이블신호(SAEN)가 "액티브(active)" 되면, 다수의 센스앰프(3a,3b)로 구성된 센스앰프부(3)는 비트라인쌍(BL0∼BLn, BLB0∼BLBn)을 통해 각 셀(미도시)의 데이터를 센싱하는데, 이때 센스앰프 제어부(4)도 상기 센스앰프 인에이블신호(SAEN)를 입력받아 상기 비트라인쌍(BL0∼BLn, BLB0∼BLBn)이 전개(develop)되기 시작한 뒤 소정 시간이 경과하면 인에이블신호(SPB1, SPB2, SN)를 출력한다.

즉, 도2의 (b)와 같이 제1풀업 인에이블신호(SPB1)가 "저전위"로 풀업용 피모스트랜지스터(PM1)에 인가되어 이를 도통시키고, 도2의 (c)와 같이 풀다운 인에이블신호(SN)가 "고전위"로 풀다운용 엔모스트랜지스터(NM2)에 인가되어 이를 도통시킨다.

한편, 풀업용 피모스트랜지스터(PM2)는 "저전위"인 제2풀업 인에이블신호(SPB2)에 의해 도통되어 센스앰프 구동선(CSP)에 센스앰프구동전압(VDL)을 인가하고, 도통된 상기 풀다운용 엔모스트랜지스터(NM2)에 의해 센스앰프 구동선(CSN)에 접지전압(VSS)이 인가된다.

그러면, 도통된 풀업용 피모스트랜지스터(PM1)를 통해 오버드라이빙전압 발생부의 오버드라이빙전압(VDDCLP)이 제1풀업 인에이블신호(SPB1)가 "저전위"로 되는 소정의 시간 동안 센스앰프부(3)를 구동시킨다.

그리고, 풀업용 피모스트랜지스터(PM1)와 풀다운용 엔모스트랜지스터(NM2)가 도통된 상태에서 상기 센스앰프부(3)는 비트라인쌍(BL0∼BLn, BLB0∼BLBn)에 실린 데이터를 센싱한다.

그후, 소정 시간이 경과하여 제1풀업 인에이블신호(SPB1)가 "고전위"로 되고, 이와 동시에 제2풀업 인에이블신호(SPB2)가 도2의 (d)와 같이 "고전위"로 되면 각 풀업용피모스트랜지스터(PM1,PM2)가 턴오프되어 센싱동작은 종료한다.

이때, 상기 제1풀업 인에이블신호(SPB1)가 "저전위"인 구간을 오버드라이빙 (overdriving) 구간이라 하는데, 오버드라이빙전압(VDDCLP)이 센스앰프구동전압 (VDL)보다 높은 레벨을 가지므로 상기 과구동구간 동안에 각 센스앰프(3a,3b)는 고속의 센싱을 하게 된다.

그러나, 상기에서와 같이 종래의 기술에 있어서 센스앰프가 오버드라이빙 (overdriving) 구간에서 동작할 시 센스앰프 구동선에 전류가 급격히 증가하는데, 이 전류가 트랜지스터를 통과하면서 오버드라이빙전압에 전압 드롭(drop)을 발생시킴으로써, 오버드라이빙전압의 레벨이 낮아지게 되어 센스앰프의 센싱 속도가 저하되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 센스앰프가 오버드라이빙(overdriving) 동작시 센스앰프 구동선에 발생하는 오버드라이빙전압의 강하를 방지하기 위해 간단한 부가 회로를 추가하여 오버드라이빙전압을 발생하는 트랜지스터의 게이트 전압을 소정 레벨로 상승시켜 이의 구동 능력을 개선하도록 하는 센스앰프 구동회로를 제공함에 그 목적이 있다.

도1은 종래 센스앰프 구동회로의 구성을 보인 블록도.

도2는 도1에서, 각 신호의 파형을 보인 파형도.

도3은 오버드라이빙 동작 중에 전압 드롭이 발생할 시 센스앰프 구동선 및 비트라인쌍의 파형을 보인 파형도.

도4는 본 발명 센스앰프 구동회로의 구성을 보인 블록도.

도5는 도4에서, 오버드라이빙 제어부의 회로도.

도6은 도4에서, 각 신호의 파형을 보인 파형도.

도7은 오버드라이빙 동작 중에 전압 드롭의 발생을 개선한 후의 센스앰프 구동선 및 비트라인쌍의 파형을 보인 파형도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 오버드라이빙전압 발생부 20 : 센스앰프 구동부

30 : 센스앰프부 30a,30b : 센스앰프

40 : 센스앰프 제어부 50 : 오버드라이빙 제어부

AD : 앤드 게이트 C : 커패시터

NM1 : 엔모스 트랜지스터 NM2 : 풀다운용 엔모스 트랜지스터

PM1,PM2 : 풀업용 피모스 트랜지스터 PM3 : 제어용 피모스 트랜지스터

PM4,PM5 : 피모스 트랜지스터 SW : 스위치

이와 같은 목적을 달성하기 위한 본 발명은 센스앰프 인에이블신호(SAEN)에 의해 인에이블신호(SPI_CLP, SPB1, SPB2, SN)를 출력하여 센스앰프의 전반적인 동작을 제어하는 센스앰프 제어부와; 기판전압 인에이블신호(VPPOK) 및 오버드라이빙 인에이블신호(SPI_CLP)에 의해 제어되어 오버드라이빙 제어신호(VCLPG)가 소정값을 갖도록 레벨을 조절하는 오버드라이빙 제어부와; 상기 오버드라이빙 제어신호(VCLPG)에 의해 도통제어되어 전원전압(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하는 오버드라이빙전압 발생부와; 상기 센스앰프 제어부의 출력(SPB1, SPB2, SN)에 의해 제어되어 각 센스앰프에 구동전압(VDL) 및 접지전압(VSS)을 인가하는 센스앰프 구동부로 구성하여 된 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도4는 본 발명 센스앰프 구동회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 센스앰프 인에이블신호(SAEN)에 의해 각 신호(SP1_CLP, SPB1, SPB2, SN)를 출력하여 센스앰프(30a,30b)의 전반적인 동작을 제어하는 센스앰프 제어부(40)와; 기판전압 인에이블신호(VPPOK) 및 오버드라이빙 인에이블신호(SP1_CLP)에 의해 제어되어 오버드라이빙 제어신호(VCLPG)가 소정값을 갖도록 레벨을 조절하는 오버드라이빙 제어부(50)와; 오버드라이빙 제어신호(VCLPG)에 의해 도통제어되어 전원전압 (VDD)을 오버드라이빙전압(VDDCLP)으로 출력하는 오버드라이빙전압 발생부(10)와; 상기 센스앰프 제어부(40)의 출력(SPB1, SPB2, SN)에 의해 제어되어 센스앰프부 (30) 내의 각 센스앰프(30a,30b)에 구동전압(VDL) 및 접지전압(VSS)을 인가하는 센스앰프 구동부(20)로 구성한다.

여기서, 상기 오버드라이빙 제어부(50)는, 도5에 도시한 바와 같이 일측 입력에 기판전압 인에이블신호(VPPOK)를 입력받고 타측 입력에 오버드라이빙 인에이블신호(SPI_CLP)를 입력받는 앤드 게이트(AD)와; 소스에 기판전압(VPP)을 인가받고, 게이트에 상기 앤드 게이트(AD)의 출력을 인가받는 제어용 피모스트랜지스터(PM3)와; 소스와 드레인이 기판전압(VPP)을 공통으로 인가받는 피모스 트랜지스터(PM4)와; 일측이 상기 피모스 트랜지스터(PM4)의 소스에 접속하고 타측이 상기 피모스 트랜지스터(PM4)의 드레인에 접속하는 스위치(SW)와; 소스와 드레인이 상기 피모스 트랜지스터(PM4)의 드레인에 공통으로 접속하는 피모스 트랜지스터(PM5)와; 일측에 오버드라이빙 인에이블신호(SPI_CLP)를 인가받고 타측이 상기 피모스 트랜지스터 (PM5)의 드레인에 접속하는 커패시터(C)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 첨부한 도면을 참조하여 상세히 설명한다.

센스앰프 인에이블신호(SAEN)가 "액티브(active)" 되면, 다수의 센스앰프(3a,3b)로 구성된 센스앰프부(30)는 비트라인쌍(BL0∼BLn, BLB0∼BLBn)을 통해 각 셀(미도시)의 데이터를 센싱하는데, 이때 센스앰프 제어부(40)도 상기 센스앰프 인에이블신호 (SAEN)를 입력받아 상기 비트라인쌍(BL0∼BLn, BLB0∼BLBn)이 전개(develop)되기 시작한 뒤 소정 시간이 경과하면 인에이블신호(SPB1, SPB2, SN)를 출력한다.

즉, 제1풀업 인에이블신호(SPB1)가 "저전위"로 풀업용 피모스트랜지스터(PM1)에 인가되어 이를 도통시키고, 풀다운 인에이블신호(SN)가 "고전위"로 풀다운용 엔모스트랜지스터(NM2)에 인가되어 이를 도통시킨다.

이때, 풀업용 피모스트랜지스터(PM2)는 "저전위"인 제2풀업 인에이블신호(SPB2)에 의해 도통되어 센스앰프 구동선(CSP)에 센스앰프구동전압(VDL)을 인가하며, 도통된 상기 풀다운용 엔모스트랜지스터(NM2)에 의해 센스앰프 구동선(CSN)에는접지전압(VSS)이 인가된다.

그러면, 도통된 풀업용 피모스트랜지스터(PM1)를 통해 오버드라이빙전압 발생부 (10)의 오버드라이빙전압(VDDCLP)이 제1풀업 인에이블신호(SPB1)가 "저전위"로 되는 소정의 시간 동안 센스앰프부(30)를 구동시킨다.

그리고, 풀업용 피모스트랜지스터(PM1)와 풀다운용 엔모스트랜지스터(NM2)가 도통된 상태에서 상기 센스앰프부(30)는 비트라인쌍(BL0∼BLn, BLB0∼BLBn)에 실린 데이터를 센싱한다.

한편, 칩이 파워업(power-up)될 때 오버드라이빙전압 발생부(10)는 오버드라이빙 제어신호(VCLPG)에 의해 도통제어되어 전원전원(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하고, 이때 센스앰프구동전압(VDL)보다 높은 레벨의 상기 오버드라이빙전압(VDDCLP)에 의해 센스앰프부(30)는 오버드라이빙 구간 동안 고속의 센싱을 하게 된다.

그리고, 상기 오버드라이빙전압 발생부(10)는 오버드라이빙 제어부(50)에서 출력된 오버드라이빙 제어신호(VCLPG)에 의해 엔모스 트랜지스터(NM1)의 게이트 전압이 조절되어 센스앰프 구동선(CSP)에 흐르는 전류량을 조절하며, 상기 오버드라이빙 제어부(50)는 기판전압(VPP)이 소정 레벨에 도달했을 경우 출력되는 기판전압 인에이블신호(VPPOK)와 오버드라이빙 구간 여부를 나타내는 오버드라이빙 인에이블 신호(SPI_CLP)에 의해 제어되어 오버드라이빙 제어신호(VCLPG)의 레벨을 선택적으로 출력한다.

여기서, 상기 오버드라이빙 제어부(50)의 동작을 살펴보면, 도6의 (a)와 같이 기판전압(VPP)이 소정 레벨에 도달했을 경우 전원발생부(미도시)에서 도6의 (b)와 같이 기판전압 인에이블신호(VPPOK)를 "고전위"로 출력한다.

이때, 오버드라이빙 구간이 아니므로 오버드라이빙 인에이블신호(SPI_CLP)는 "저전위"를 유지하고 있어 제어용 피모스트랜지스터(PM3)는 턴온되고 커패시터(C)는 기판전압(VPP)으로 충전되며, 이에 따라 오버드라이빙 제어신호(VCLPG)는 기판전압 (VPP)의 레벨이 되어 오버드라이빙전압 발생부(10)로 인가된다.

그후, 센스앰프부(30)에서 센싱을 시작하면 센스앰프 제어부(40)는 도6의 (d)와 같이 오버드라이빙 인에이블신호(SPI_CLP)를 "고전위"로 출력하여 오버드라이빙 (overdriving)하도록 한다.

그러면, 상기 오버드라이빙 인에이블신호(SPI_CLP)가 "고전위"인 구간 동안 제어용 피모스트랜지스터(PM3)는 턴오프 상태가 되고, 기판전압(VPP)으로 충전되어 있던 커패시터(C)의 커플링(coupling)에 의해 오버드라이빙 제어신호(VCLPG)의 레벨은 상승하게 된다.

이때, 상기 오버드라이빙 제어신호(VCLPG)의 레벨은 도6의 (e)와 같이 각 피모스 트랜지스터(PM4,PM5)에 의해 유도되는 전압(Vt)만큼 상승하는데, 상기 오버드라이빙 제어신호(VCLPG)의 레벨이 지나치게 상승하는 것을 방지하기 위해 사용자 혹은 마이크로 컴퓨터의 제어에 따라 스위치(SW)를 제어하면, 상기 오버드라이빙 제어신호(VCLPG)의 레벨은 VPP+Vt 혹은 VPP+2Vt로 된다.

그리고, 오버드라이빙 인에이블신호(SPI_CLP)가 "저전위"로 되어 오버드라이빙 (overdriving) 구간이 끝나면, 제어용 피모스트랜지스터(PM3)가 다시 턴온되어 오버드라이빙 제어신호(VCLPG)의 레벨은 다시 기판전압(VPP)이 된다.

즉, 오버드라이빙(overdriving) 구간 동안 오버드라이빙전압 발생부(10)의 엔모스 트랜지스터(NM1)의 게이트에 인가되는 오버드라이빙 제어신호(VCLPG)의 레벨을 상승시켜, 상기 엔모스 트랜지스터(NM1)의 구동능력을 향상시킨다.

이상에서 설명한 바와 같이 본 발명은 센스앰프가 오버드라이빙(overdriving) 동작시 센스앰프 구동선에 발생하는 오버드라이빙전압의 강하를 방지하기 위해 간단한 부가 회로를 추가하여, 오버드라이빙전압을 출력하는 트랜지스터의 게이트 전압을 소정 레벨로 상승시켜 이의 구동 능력을 개선함으로써, 레이아웃 설계시 집적도에 영향을 적게 하면서 센스앰프의 센싱 속도를 향상하는 효과가 있다.

Claims

센스앰프 인에이블신호(SAEN)에 의해 인에이블신호(SPI_CLP, SPB1, SPB2, SN)를 출력하여 센스앰프의 전반적인 동작을 제어하는 센스앰프 제어부와; 기판전압 인에이블신호(VPPOK) 및 오버드라이빙 인에이블신호(SPI_CLP)에 의해 제어되어 오버드라이빙 제어신호(VCLPG)가 소정값을 갖도록 레벨을 조절하는 오버드라이빙 제어부와; 상기 오버드라이빙 제어신호(VCLPG)에 의해 도통제어되어 전원전압(VDD)을 오버드라이빙전압(VDDCLP)으로 출력하는 오버드라이빙전압 발생부와; 상기 센스앰프 제어부의 출력(SPB1, SPB2, SN)에 의해 제어되어 각 센스앰프에 구동전압(VDL) 및 접지전압(VSS)을 인가하는 센스앰프 구동부로 구성하여 된 것을 특징으로 하는 센스앰프 구동회로.
제 1항에 있어서, 상기 오버드라이빙 제어부는 일측 입력에 기판전압 인에이블신호(VPPOK)를 입력받고 타측 입력에 오버드라이빙 인에이블신호(SPI_CLP)를 입력받는 앤드 게이트와; 소스에 기판전압(VPP)을 인가받고, 게이트에 상기 앤드 게이트의 출력을 인가받는 제어용 피모스 트랜지스터와; 소스와 드레인이 기판전압(VPP)을 공통으로 인가받는 제1피모스 트랜지스터와; 일측이 상기 제1피모스 트랜지스터의 소스에 접속하고 타측이 상기 제1피모스 트랜지스터의 드레인에 접속하는 스위치와; 소스와 드레인이 상기 제1피모스 트랜지스터의 드레인에 공통으로 접속하는 제2피모스 트랜지스터와; 일측이 오버드라이빙 인에이블신호(SPI_CLP)를인가받고 타측이 상기 제2피모스 트랜지스터의 드레인에 접속하는 커패시터로 구성하여 된 것을 특징으로 하는 센스앰프 구동회로.
제 1항에 있어서, 상기 오버드라이빙 제어부는 커패시터의 커플링(coupling) 효과를 이용하여 오버드라이빙 제어신호(VCLPG)를 소정 레벨로 상승시키는 것을 특징으로 하는 센스앰프 구동회로.