CN208351937U - 一种低电压灵敏放大器电路 - Google Patents
一种低电压灵敏放大器电路 Download PDFInfo
- Publication number
- CN208351937U CN208351937U CN201820607218.7U CN201820607218U CN208351937U CN 208351937 U CN208351937 U CN 208351937U CN 201820607218 U CN201820607218 U CN 201820607218U CN 208351937 U CN208351937 U CN 208351937U
- Authority
- CN
- China
- Prior art keywords
- circuit
- tube
- pmos tube
- drain electrode
- nmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本实用新型公开了一种低电压灵敏放大器电路，涉及存储技术领域。该电路包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；第一电路包括存储器译码电路、连接于存储器译码电路并为存储器译码电路充电的第一场效应管，第一场效应管还连接有第一PMOS管和第二PMOS管，第一电流镜电路将偏置电流镜像于第二PMOS管所在的第一支路；第二电流镜电路将第一PMOS管的电流镜像于第三PMOS管所在的第二支路以得到第一电路的读出电流。本实用新型技术方案的存储器单元通过第二电流镜电路共享电源电压，使得电路可使用较低的电源电压也能正常工作，实现了存储器的高速和低压操作。
Description
技术领域
本实用新型涉及存储技术领域，特别是涉及一种低电压灵敏放大器电路。
背景技术
闪存（Flash Memory）是一种非易失性存储器，它的发展经历了ROM（Read-OnlyMemory，只读存储器）→PROM（Programmable Read-Only Memory，可编程只读存储器）→EPROM（Erasable Programmable Read Only Memory，可编可擦只读存储器）→EEPROM(Electrically Erasable Programmable read only memory,电子可编可擦只读存储器)。闪存是EEPROM的变种，它结合了以往EPROM结构简单、密度高和EEPROM电可擦除性的一些优点，实现了高密度、低成本和高可靠性，与EEPROM相比，它实现了扇区擦除，这样闪存就比EEPROM的字节擦除速度快。快闪存储器的编程是通过向浮栅中注入或拉出电子来改变浮栅中电荷量从而改变存储单元的阈值电压，实现存储逻辑“1”或逻辑“0”。 通过在存储单元的栅极上施加一个介于“0”和“1”状态之间的电压来观察存储单元的导通状态，从而实现存储器的读操作。
灵敏放大器的任务是把闪存存储单元中的信息以尽可能快的速度读取出来。随着便携式设备和物联网技术的发展，设备所提供的电源电压可能低至1.2V以下，如此低的电压对存储设备提出了更高的要求。
发明内容
本实用新型的主要目的在于提供一种低电压灵敏放大器电路，旨在实现存储器的高速和低压操作。
为实现上述目的，本实用新型提供一种低电压灵敏放大器电路，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；
所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。
优选地，所述预充电电路包括第一场效应管，所述第一场效应管的栅极连接于第一信号端；所述第一场效应管源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管的漏极以及所述第二PMOS管的源极。
优选地，所述第一PMOS管和所述第三PMOS管的栅极均连接于第四POMS管的漏极，所述第四POMS管的源极连接于电源电压、栅极连接于第二信号端；
所述第一PMOS管和第三PMOS管的源极均连接于电源电压，所述第一PMOS管的漏极连接于所述第二PMOS管的源极；所述第二PMOS管的漏极连接于所述第一电流镜电路。
优选地，所述存储器译码电路包括存储器单元和列译码电路，所述存储器单元的位线端连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管的漏极和所述第二PMOS管的源极；所述存储器单元的源线接地，字线连接于控制信号端；所述存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号的反相信号端。
优选地，所述第一电流镜电路包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接于偏置电流，所述第二NMOS管的漏极连接于所述第二PMOS管的漏极；所述第一NMOS管和所述第二NMOS管的栅极相互连接并同时连接于偏置电流；
所述第二NMOS管、所述第一PMOS管和所述第二PMOS管构成第一支路；所述第一电流镜电路将所述偏置电流镜像于所述第一支路；所述第二电流镜电路将所述第一支路的电流镜像于所述第二支路。
优选地，所述第二电路包括由第三NMOS管和第四NMOS管构成的电流镜电路，所述第三NMOS管和所述第四NMOS管的栅极相互连接并连接于参考电流；所述第三NMOS管的源极接地、漏极连接于第二支路；所述第四NMOS管的漏极连接于所述参考电流、源极接地。
优选地，所述第二支路包括所述第三PMOS管和第五NMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极连接、并连接于所述第四POMS管的漏极，源极连接于电源电压，漏极连接于所述第五NMOS管的漏极以及所述第三NMOS管的漏极；所述第五NMOS管的源极接地，栅极连接于所述第一NMOS管和所述第二NMOS管的栅极。
优选地，所述第三PMOS管的漏极和所述第五NMOS管的漏极之间还连接有第三场效应管；所述第三场效应管的一端与所述第三PMOS管以及所述第五NMOS管连接，另一端接地，栅极连接于第一信号端。
优选地，所述第三电路包括一对串联的反相器，所述反相器的输入端连接于所述第三PMOS管的漏端和所述第五NMOS管的漏极，输出端输出所述第一电路和所述第二电路的比较结果。
优选地，所述第二场效应管和所述第三场效应管为NMOS管。
本实用新型技术方案通过第一电路读出存储器单元的电流，与第二电路的参考电流进行比较，并由第三电路输出比较结果；且存储器译码电路通过连接于第一PMOS管，以与第二电流镜电路共享电源电压，使得电路可使用较低的电源电压也能正常工作，实现了存储器单元的高速和低压操作。
附图说明
图1为本实用新型低电压灵敏放大器电路的原理示意图；
图2为本实用新型低电压灵敏放大器电路中时序关系图。
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
下面结合附图对本实用新型进一步说明。
如图1所示，一种低电压灵敏放大器电路，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；所述第一电路包括存储器译码电路、连接于存储器译码电路并为其充电的预充电电路，预充电电路连接有第一PMOS管P1和第二PMOS管P2，所述第二PMOS管P2连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管P2所在的第一支路；所述第一PMOS管P1还连接有第三PMOS管P3以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管P1的电流镜像于所述第三PMOS管P3所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。
具体地，第一电路是存储器译码电路的读出电路，用于将预设偏置条件下的存储器译码电路的电流读取出来；第二电路向第一电路输入参考电流，用于与存储器译码电路的读出电流进行比较；第三电路用于将比较结果输出。且存储器译码电路通过与第二电流镜电路共享电源电压，使得整个电路可使用较低的电源电压也能正常工作，实现了存储器的高速和低压操作。预充电电路用于对存储器译码电路进行充电。
本实施例的工作原理为：第二信号端EN、偏置电流Ibias、参考电流Iref(该参考电流即为第二电路的参考电流)、存储器译码电路具有相同的时序。根据图2所示的时序关系，在T1时间段内，第一电流镜电路将偏置电流Ibias镜像到第一支路上，在第二信号EN上升沿之前，存储器译码电路将IO点的电压拉到接地端GND。在第一信号PRE上升沿之后，预充电电路开始对IO点进行充电，同时第一PMOS管P1也对IO点进行充电，当第一电路达到稳定状态后，第一PMOS管P1的电流等于存储器译码电路加上偏置电流Ibias，即Ip1=Icell+Ibias。第一电路作为一个反馈系统，当IO点上的电压发生△V的升高，第三PMOS管P3的Vgs（Vgs为场效应管的栅极相对于其源极的电压）增大，导致第三PMOS管P3的电流Ip3电流升高，a点电位升高，第一PMOS管P1的Vgs减小，从而第一PMOS管P1对IO点的充电电流减小，IO点的电位降低；反之亦然。最终IO点的电位被嵌在VIN+Vgs；第二PMOS管P2的电流等于第一PMOS管P1的电路加上偏置电流Ibias，即Ip2=Ip1=Icell+Ibias。第二支路用于消除偏置电流Ibias的影响，使得第二支路的净电流Inet等于存储器单元的电流Icell。将参考电流Iref与第二支路的净电流进行比较，当Inet>Iref时，b点被充高，第三电路的OUT输出为1；当Inet<Iref时，b点被拉低，第三电路的OUT输出为0，第三场效应管M3赋予b点初始值0，OUT输出初始值为0。
预充电电路包括第一场效应管M1，所述第一场效应管M1的栅极连接于第一信号端；所述第一场效应管M1源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管P1的漏极以及所述第二PMOS管P2的源极。
在本实施例中，第一场效应管M1可以为N型或者P型的MOS管。
优选地，所述第一PMOS管P1和所述第三PMOS管P3的栅极均连接于第四POMS管P4的漏极，所述第四POMS管P4的源极连接于电源电压VDD、栅极连接于第二信号端EN；
所述第一PMOS管P1和第三PMOS管P3的源极均连接于电源电压VDD，所述第一PMOS管P1的漏极连接于所述第二PMOS管P2的源极；所述第二PMOS管P2的漏极连接于所述第一电流镜电路。
第四POMS管P4在T1时间段内，对a点赋予初始值0。
优选地，所述存储器译码电路包括存储器单元CELL和列译码电路，所述存储器单元CELL的位线端BL连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管P1的漏极和所述第二PMOS管P2的源极；所述存储器单元CELL的源线端SL接地，字线端WL连接于控制信号端；存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号端的反相信号端ENb。
第二信号端的反相信号ENb由第二信号端EN连接于一个反相器得到。存储器单元CELL的字线连接于控制信号，用于开启/关断存储器单元CELL。
优选地，所述第一电流镜电路包括第一NMOS管N1和第二NMOS管N2，所述第一NMOS管N1和所述第二NMOS管N2的源极均接地，所述第一NMOS管N1的漏极连接于偏置电流Ibias，所述第二NMOS管N2的漏极连接于所述第二PMOS管P2的漏极；所述第一NMOS管N1和所述第二NMOS管N2的栅极相互连接并同时连接于偏置电流Ibias；
所述第二NMOS管N2、所述第一PMOS管P1和所述第二PMOS管P2构成第一支路；所述第一电流镜电路将所述偏置电流Ibias镜像于所述第一支路；所述第二电流镜电路将所述第一支路的电流镜像于所述第二支路。
优选地，所述第二电路包括由第三NMOS管N3和第四NMOS管N4构成的电流镜电路，所述第三NMOS管N3和所述第四NMOS管N4的栅极相互连接并连接到参考电流Iref；所述第三NMOS管N3的源极接地、漏极连接于第二支路；所述第四NMOS管N4的漏极连接于所述参考电流Iref、源极接地。
优选地，所述第二支路包括所述第三PMOS管P3和第五NMOS管N5，所述第三PMOS管P3的栅极与所述第一PMOS管P1的栅极连接、并连接于所述第四POMS管P4的漏极，源极连接于电源电压VDD，漏极连接于所述第五NMOS管N5的漏极以及所述第三NMOS管N3的漏极；所述第五NMOS管N5的源极接地，栅极连接于所述第一NMOS管N1和所述第二NMOS管N2的栅极。
优选地，所述第三PMOS管P3的漏极和所述第五NMOS管N5的漏极之间还连接有第三场效应管M3，所述第三场效应管M3的一端与所述第三PMOS管P3和所述第五NMOS管N5连接，另一端接地，栅极连接于第一信号端PRE。第三场效应管M3赋予b点初始值0，OUT输出初始值为0。
优选地，所述第三电路包括一对串联的反相器，所述反相器的输入端连接于所述第三PMOS管P3的漏端和所述第五NMOS管N5的漏极，输出端OUT输出所述第一电路和所述第二电路的比较结果。
优选地，所述第二场效应管M2和所述第三场效应管管M3为NMOS管。
应当理解的是，以上仅为本实用新型的优选实施例，不能因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变 换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (10)
1.一种低电压灵敏放大器电路，其特征在于，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；
所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。
2.根据权利要求1所述的低电压灵敏放大器电路，其特征在于，所述预充电电路包括第一场效应管，所述第一场效应管的栅极连接于第一信号端；所述第一场效应管源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管的漏极以及所述第二PMOS管的源极。
3.根据权利要求2所述的低电压灵敏放大器电路，其特征在于，所述第一PMOS管和所述第三PMOS管的栅极均连接于第四POMS管的漏极，所述第四POMS管的源极连接于电源电压、栅极连接于第二信号端；
所述第一PMOS管和第三PMOS管的源极均连接于电源电压，所述第一PMOS管的漏极连接于所述第二PMOS管的源极；所述第二PMOS管的漏极连接于所述第一电流镜电路。
4.根据权利要求3所述的低电压灵敏放大器电路，其特征在于，所述存储器译码电路包括存储器单元和列译码电路，所述存储器单元的位线端连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管的漏极和所述第二PMOS管的源极；所述存储器单元的源线接地，字线连接于控制信号端；所述存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号的反相信号端。
5.根据权利要求4所述的低电压灵敏放大器电路，其特征在于，所述第一电流镜电路包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接于偏置电流，所述第二NMOS管的漏极连接于所述第二PMOS管的漏极；所述第一NMOS管和所述第二NMOS管的栅极相互连接并同时连接于偏置电流；
所述第二NMOS管、所述第一PMOS管和所述第二PMOS管构成第一支路；所述第一电流镜电路将所述偏置电流镜像于所述第一支路；所述第二电流镜电路将所述第一支路的电流镜像于所述第二支路。
6.根据权利要求5所述的低电压灵敏放大器电路，其特征在于，所述第二电路包括由第三NMOS管和第四NMOS管构成的电流镜电路，所述第三NMOS管和所述第四NMOS管的栅极相互连接并连接于参考电流；所述第三NMOS管的源极接地、漏极连接于第二支路；所述第四NMOS管的漏极连接于所述参考电流、源极接地。
7.根据权利要求6所述的低电压灵敏放大器电路，其特征在于，所述第二支路包括所述第三PMOS管和第五NMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极连接、并连接于所述第四POMS管的漏极，源极连接于电源电压，漏极连接于所述第五NMOS管的漏极以及所述第三NMOS管的漏极；所述第五NMOS管的源极接地，栅极连接于所述第一NMOS管和所述第二NMOS管的栅极。
8.根据权利要求7所述的低电压灵敏放大器电路，其特征在于，所述第三PMOS管的漏极和所述第五NMOS管的漏极之间还连接有第三场效应管；所述第三场效应管的一端与所述第三PMOS管以及所述第五NMOS管连接，另一端接地，栅极连接于第一信号端。
9.根据权利要求7所述的低电压灵敏放大器电路，其特征在于，所述第三电路包括一对串联的反相器，所述反相器的输入端连接于所述第三PMOS管的漏端和所述第五NMOS管的漏极，输出端输出所述第一电路和所述第二电路的比较结果。
10.根据权利要求8所述的低电压灵敏放大器电路，其特征在于，所述第二场效应管和所述第三场效应管为NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820607218.7U CN208351937U (zh) | 2018-04-26 | 2018-04-26 | 一种低电压灵敏放大器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820607218.7U CN208351937U (zh) | 2018-04-26 | 2018-04-26 | 一种低电压灵敏放大器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208351937U true CN208351937U (zh) | 2019-01-08 |
Family
ID=64887293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820607218.7U Active CN208351937U (zh) | 2018-04-26 | 2018-04-26 | 一种低电压灵敏放大器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208351937U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447518A (zh) * | 2018-04-26 | 2018-08-24 | 成都锐成芯微科技股份有限公司 | 一种低电压灵敏放大器电路 |
| CN111370041A (zh) * | 2020-03-24 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
-
2018
- 2018-04-26 CN CN201820607218.7U patent/CN208351937U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447518A (zh) * | 2018-04-26 | 2018-08-24 | 成都锐成芯微科技股份有限公司 | 一种低电压灵敏放大器电路 |
| CN108447518B (zh) * | 2018-04-26 | 2024-10-18 | 成都锐成芯微科技股份有限公司 | 一种低电压灵敏放大器电路 |
| CN111370041A (zh) * | 2020-03-24 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
| CN111370041B (zh) * | 2020-03-24 | 2022-06-21 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532725B2 (ja) | 半導体集積回路 | |
| TWI634558B (zh) | 用於快閃記憶體裝置的非對稱感測放大器及相關方法 | |
| JPH01192092A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
| KR20180061333A (ko) | 완전 공핍형 soi 플래시 메모리 설계 | |
| KR102331447B1 (ko) | 플래시 메모리 셀에서 데이터를 판독하기 위한 개선된 감지 증폭기 회로 | |
| CN101461009A (zh) | 用于编程闪速或ee阵列的阵列源极线（avss）控制的高电压调整 | |
| CN208351937U (zh) | 一种低电压灵敏放大器电路 | |
| CN104778976B (zh) | 非易失性存储器 | |
| CN104937718A (zh) | 用于先进纳米闪速存储器装置的高速感测技术 | |
| TW201810264A (zh) | 組態用於存取快閃記憶體單元之陣列行及列的方法與設備 | |
| TWI651725B (zh) | 用於讀取陣列中快閃記憶體單元之帶位元線預充電電路的改良感測放大器 | |
| CN108447518A (zh) | 一种低电压灵敏放大器电路 | |
| CN104616691A (zh) | 字线电压产生电路以及存储器 | |
| JPH033317B2 (zh) | ||
| CN200983267Y (zh) | 一种用于电可擦除可编程只读存储器的灵敏放大器 | |
| JPS6258495A (ja) | 半導体記憶装置 | |
| JP3169457B2 (ja) | 半導体メモリ装置 | |
| JP2005032368A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| JPH04192196A (ja) | 不揮発性半導体記憶装置 | |
| JP2714478B2 (ja) | 不揮発性半導体記憶装置 | |
| TWI497524B (zh) | 記憶體頁面緩衝器 | |
| JPH01307097A (ja) | 不揮発性半導体記憶装置 | |
| JPS61255597A (ja) | 不揮発性半導体記憶装置 | |
| JPH07101557B2 (ja) | 半導体記憶装置 | |
| JPS6258496A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211231 Address after: 200131 building C, No. 888, Huanhu West 2nd Road, Lingang New District, Pudong New Area, Shanghai Patentee after: Shanghai Ruilin Microelectronics Co.,Ltd. Address before: 610041 4th floor, block a, building 1, Jingrong start up hub, No. 200, Tianfu Fifth Street, high tech Zone, Chengdu, Sichuan Patentee before: CHENGDU ANALOG CIRCUIT TECHNOLOGY Inc. |