CN100440377C - 一种应用于快闪存储器的读出放大器电路 - Google Patents

一种应用于快闪存储器的读出放大器电路 Download PDF

Info

Publication number
CN100440377C
CN100440377C CNB2006100118121A CN200610011812A CN100440377C CN 100440377 C CN100440377 C CN 100440377C CN B2006100118121 A CNB2006100118121 A CN B2006100118121A CN 200610011812 A CN200610011812 A CN 200610011812A CN 100440377 C CN100440377 C CN 100440377C
Authority
CN
China
Prior art keywords
circuit
connects
nmos pipe
grid
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100118121A
Other languages
English (en)
Other versions
CN1845253A (zh
Inventor
杨光军
伍冬
潘立阳
朱钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CNB2006100118121A priority Critical patent/CN100440377C/zh
Publication of CN1845253A publication Critical patent/CN1845253A/zh
Application granted granted Critical
Publication of CN100440377C publication Critical patent/CN100440377C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

一种应用于快闪存储器的读出放大器电路属于快闪存储器设计，尤其涉及到低电源电压下快闪存储器中读取操作电路的设计。其特征在于，该电路中采用了双相位预充电路，由两个同步或异步信号控制的NMOS管组成两个预充路径，在对位线进行预充的同时，对限制预充电流的NMOS隔离管的栅极进行充电，使得隔离管能迅速达到最大导通状态，有利于对位线进行预充电，消除了预充电流的瓶颈，进而得到更快的预充速度。本发明还采用了自调节负载电路和两级箝位电路，实现了低电源电压下快闪存储器的快速读取，同时还提高了系统的噪声免疫能力。

Description

一种应用于快闪存储器的读出放大器电路
技术领域：
一种应用于快闪存储器的读出放大器电路属于快闪存储器设计，尤其涉及到低电源电压下快闪存储器中读取操作电路的设计。
背景技术：
快闪存储器是目前广泛应用的非挥发性存储器，把存储单元里的信息读出是整个存储器最关键的操作，完成这一操作的最核心的电路是读出放大器电路。目前的读出放大器电路设计中，有三种结构最常用：电流镜型、锁存型和负载型。电流镜型和锁存型结构由于沿位线方向对电源电压缩小的限制以及对噪声差的免疫能力，不适合低电源电压下快闪存储器中读取操作的应用。而传统的负载型结构的读出放大器由于受预充路径存在的电流瓶颈的影响，导致预充速度很低。
图1是传统的负载型读出放大器的电路示意图，采用栅漏相接的低压PMOS管101做负载管，这样当电源电压缩小时，沿着位线方向至少存在一个PMOS管阈值的电压损失；采用单相位预充单元100对选中的位线进行预充，可以提高读取速度，但是预充路径由于箝位电路102的弱上拉负反馈而存在电流瓶颈，导致预充速度下降；而箝位电路采用反相器103反馈进行单级箝位，由于电源波动和位线带来的耦合噪声对位线电压影响很大，导致系统的噪声免疫力下降。104为隔离管，将位线和数据线隔开。105为译码电路，选中相应的位线。106为参考电压产生模块。107是比较器，将数据线上的电压和参考电压进行比较，输出存储单元的信息。
发明内容：
本发明的目的在于提出一种适用于低电源电压下快闪存储器中快速读取操作的读出放大器电路。它通过双相位预充电路产生两条预充路径对位线进行预充，使该电路具有更快的预充速度。另外还通过一个正反馈的自调节负载将位线电流转换成电压，通过两级稳压电路对位线电压进行箝位，使该读出放大器电路能够降低电源电压缩小的限制，并提高了系统的噪声免疫能力。
本发明所提出的应用于快闪存储器的读出放大器电路，含有负载电路、预充电路、和箝位电路，其中
负载电路，含有一个PMOS管(MP1)，其栅极连接所述预充电路，源极连接电源VDD，漏极连接比较器的数据线；
预充电路，含有一个第一NMOS管(MN1)，该第一NMOS管(MN1)的栅极连接预充信号，漏极连接电源VDD，源极连接所述PMOS管(MP1)的漏极；
箝位电路，含有一个第一反相器(INV2)和第二NMOS管(MN3)，所述第一反相器(INV2)的输入端接位线，输出端连接第二NMOS管(MN3)的栅极；所述第二NMOS管(MN3)的漏极连接所述PMOS管(MP1)的漏极，其源极连接位线；
其特征在于，所述预充电路是双相位预充电路，它还含有一个第三NMOS管(MN2)，该第三NMOS管(MN2)的栅极连接一个与所述第一NMOS管(MN1)的预充信号同步或异步的另一个预充信号，其漏极连接电源VDD，其源极连接所述第二NMOS管(MN3)的栅极。
其特征还在于，所述负载电路是一个自调节负载电路，它还含有一个第二反相器(INV1)，所述第二反相器(INV1)的输入端连接所述PMOS管(MP1)的漏极，其输出端连接所述PMOS管(MP1)的栅极。
其特征还在于，所述箝位电路是两级箝位电路，它还含有一个二极管，该二极管的正极连接所述第一反相器(INV2)的低电平驱动端，其负极接地。所述二极管是一个第四NMOS管(MN4)，其栅极和漏极连接所述第一反相器(INV2)的低电平驱动端，其源极接地。
试验证明，本发明能够实现的低电源电压下快闪存储器的快速读取，同时还提高了系统的噪声免疫能力。
附图说明：
图1，传统的读出放大器电路示意图；其中，a表示数据线，b表示选中的位线，c表示选中的存储单元；
图2，本发明提出的适用于低电源电压下快闪存储器中快速读取操作的读出放大器电路示意图；
图3，本发明提出的电路和传统电路在预充操作时，位线电压变化示意图；
图4，本发明提出的电路和传统电路在工作过程中，数据线电压变化示意图；
图5，本发明提出的电路和传统电路在电源电压波动时，位线电压波动示意图。
具体实施方式：
结合附图说明本发明的具体实施方式。
如图2所示，双相位预充电路109由NMOS管MN1和MN2构成的两个预充路径组成，它们分别由两个同步或者异步控制信号Prech1和Prech2控制，在对位线进行预充的同时，对限制预充电流的NMOS隔离管MN3的栅极进行充电，使得MN3能迅速达到最大导通状态，有利于经过MN1的预充电流迅速通过MN3对位线进行预充电，从而消除了预充电流的瓶颈，进而得到更快的预充速度。
如图2，在负载电路中加入了反相器，形成了自调节负载电路，该负载电路108由一个反相器INV1和一个低压PMOS管MP1组成，首先由于PMOS管MP1的源漏压降和数据线电压成反向变化，在相同的位线电流摆幅的情形下，相比较传统读出放大器电路而言，此电路的数据线电压摆幅更大，这样使得比较器的速度加快而得到更快的感应速度；同时，由于数据线上电压的建立时间决定于负载电流和位线电流的差，自调节负载108能根据位线电流的大小自适应的改变负载电流的大小而得到更大的电流差，当选中的存储单元为擦除状态时，位线电流大，会使得数据线上电压下降，经过反相器INV1后使得PMOS管MP1的栅极电压上升，最后使得流经MP1的电流降低，这样位线电流和负载电流大小的差值越来越大，数据线电压下降越来越快，从而可减小数据线上电压的建立时间。当选中的存储单元为编程状态时，位线电流小，数据线上电压会升高，此时的PMOS管MP1的源漏压降决定了电路能正常工作的电源电压最小值，由于本发明采用反相器反馈，使得PMOS管MP1的栅极电压可以降为0V，进而使得此时PMOS管的源漏压降最小，从而使得读出放大器电路更适合低压操作。
如图2，和传统的箝位电路相比，本发明提出的箝位电路110增加了一级箝位，构成了两级箝位电路。本实施例中，通过一个二极管111对反馈反相器INV2的低电平驱动端进行箝位，使得反相器INV2的输出电平在电源电压和二极管的导通电压之间波动，从而减小了电源电压的波动和位线间耦合噪声对位线电位的影响，提高了系统的噪声免疫能力。二极管111是一个漏栅相接，并接INV2的低电平驱动端，源极接地的低压MNOS管MN4。
图3是本发明提出的电路和传统电路在预充操作时，位线电压VBL变化示意图。其中112和113分别对应于传统电路和本发明提出的电路在预充操作时位线电压变化曲线，在刚开始进行预充时，隔离管的栅极电压和位线电压都接地电位，传统的电路由于箝位反相器的上拉能力很弱，导致隔离管的栅极电压上升很慢而限制了预充电流，最终当位线电压达到设计的预充电压值Vrg的预充时间为ts；本发明提出的电路中采用了双相位预充的电路结构，当位线电压升高时，隔离管的栅极电压由于Prech2控制的预充支路的存在而迅速升高，使得隔离管能迅速导通，从而减小了其对预充电流的限制，缩短了预充的时间到tm。
图4是本发明提出的电路和传统电路在工作过程中，数据线电压VDL变化示意图。其中114是预充过程中数据线电压的变化曲线，最终电压为设计的预充电压值Vrg，115和116分别是传统读出放大器电路感应操作时，编程状态和擦除状态的存储单元对应的数据线电压变化曲线，其最终的电压分别为设计的稳态电压Vpmg2和Vers2，其数据线电压建立时间和数据线的电压窗口分别为t2和V2；而117和118则是本发明提出的读出放大器电路在感应操作时，编程状态和擦除状态的存储单元对应的数据线电压变化曲线，其最终的电压分别为设计的稳态电压Vpmg1和Vers1，其数据线电压建立时间和数据线的电压窗口分别为t1和V1；119是参考电压的变化曲线，其最终的电压为设计的参考电压Vref。可以看到本发明提出的电路可以得到更快的数据线电压建立时间和更大的数据线电压窗口，因而具备更快的感应速度。
图5是本发明提出的电路和传统电路在电源电压波动时，位线电压波动示意图。其中121和120分别对应于本发明提出的电路和传统电路在电源电压波动时，位线电压变化曲线。由于二极管对反馈反相器的低电平驱动端的箝位作用，位线电压的波动幅度减小了一半。
如上所述，本发明提出的读出放大器电路能够实现低电源电压下快闪存储器的快速读取操作，同时还提高了系统的噪声免疫能力。
尽管上述描述非常详细，但这仅仅是本发明原理的说明，很显然，本发明不局限于本文所披露和说明的这个实施例。因此，不超出本发明构思和范围内可能做出的适当变化都将包含在本发明的进一步实施例中。

Claims (4)

1、一种应用于快闪存储器的读出放大器电路，含有负载电路、预充电路、和箝位电路，其中
负载电路，含有一个PMOS管(MP1)，其栅极连接所述预充电路，源极连接电源VDD，漏极连接比较器的数据线；
预充电路，含有一个第一NMOS管(MN1)，该第一NMOS管(MN1)的栅极连接预充信号，漏极连接电源VDD，源极连接所述PMOS管(MP1)的漏极；
箝位电路，含有一个第一反相器(INV2)和第二NMOS管(MN3)，所述第一反相器(INV2)的输入端接位线，输出端连接第二NMOS管(MN3)的栅极；所述第二NMOS管(MN3)的漏极连接所述PMOS管(MP1)的漏极，其源极连接位线；
其特征在于，所述预充电路是双相位预充电路，它还含有一个第三NMOS管(MN2)，该第三NMOS管(MN2)的栅极连接一个与所述第一NMOS管(MN1)的预充信号同步或异步的另一个预充信号，其漏极连接电源VDD，其源极连接所述第二NMOS管(MN3)的栅极。
2、如权利要求1所述的应用于快闪存储器的读出放大器电路，其特征在于，所述负载电路是一个自调节负载电路，它还含有一个第二反相器(INV1)，所述第二反相器(INV1)的输入端连接所述PMOS管(MP1)的漏极，其输出端连接所述PMOS管(MP1)的栅极。
3、如权利要求1所述的应用于快闪存储器的读出放大器电路，其特征在于，所述箝位电路是两级箝位电路，它还含有一个二极管，该二极管的正极连接所述第一反相器(INV2)的低电平驱动端，其负极接地。
4、如权利要求3所述的应用于快闪存储器的读出放大器电路，其特征在于，所述二极管是一个第四NMOS管(MN4)，其栅极和漏极连接所述第一反相器(INV2)的低电平驱动端，其源极接地。
CNB2006100118121A 2006-04-28 2006-04-28 一种应用于快闪存储器的读出放大器电路 Expired - Fee Related CN100440377C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100118121A CN100440377C (zh) 2006-04-28 2006-04-28 一种应用于快闪存储器的读出放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100118121A CN100440377C (zh) 2006-04-28 2006-04-28 一种应用于快闪存储器的读出放大器电路

Publications (2)

Publication Number Publication Date
CN1845253A CN1845253A (zh) 2006-10-11
CN100440377C true CN100440377C (zh) 2008-12-03

Family

ID=37064178

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100118121A Expired - Fee Related CN100440377C (zh) 2006-04-28 2006-04-28 一种应用于快闪存储器的读出放大器电路

Country Status (1)

Country Link
CN (1) CN100440377C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424353B2 (en) 2017-07-10 2019-09-24 Winbond Electronics Corp. Current-sensing circuit for memory and sensing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586802B2 (en) * 2008-02-07 2009-09-08 Macronix International Co. Ltd. Memory, bit-line pre-charge circuit and bit-line pre-charge method
CN101562042B (zh) * 2008-04-14 2012-06-13 北京兆易创新科技有限公司 一种适用于随机存储器的灵敏放大器
CN101800082B (zh) * 2009-02-11 2012-12-05 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和电流电压转换电路
CN102013267B (zh) * 2009-09-07 2013-07-31 上海宏力半导体制造有限公司 存储器和灵敏放大器
CN102280130B (zh) * 2010-06-09 2014-11-05 上海华虹宏力半导体制造有限公司 快闪存储器及其读出放大电路
CN102420002B (zh) * 2011-11-17 2014-02-19 中国科学院微电子研究所 一种电流模灵敏放大器
CN102420004B (zh) * 2011-11-29 2014-02-19 中国科学院微电子研究所 一种电流模灵敏放大器
CN102426845B (zh) * 2011-11-30 2013-12-04 中国科学院微电子研究所 一种电流模灵敏放大器
CN107665718B (zh) * 2017-09-19 2020-08-11 上海华虹宏力半导体制造有限公司 电荷转移型灵敏放大器
EP4231299A4 (en) * 2020-11-20 2023-12-06 Huawei Technologies Co., Ltd. MEMORY DATA READING CIRCUIT AND MEMORY

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743784A (en) * 1985-07-08 1988-05-10 Nec Corporation Sense amplifier circuit
JP2006260697A (ja) * 2005-03-18 2006-09-28 Toyota Motor Corp 読み出し専用半導体メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743784A (en) * 1985-07-08 1988-05-10 Nec Corporation Sense amplifier circuit
JP2006260697A (ja) * 2005-03-18 2006-09-28 Toyota Motor Corp 読み出し専用半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424353B2 (en) 2017-07-10 2019-09-24 Winbond Electronics Corp. Current-sensing circuit for memory and sensing method thereof

Also Published As

Publication number Publication date
CN1845253A (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
CN100440377C (zh) 一种应用于快闪存储器的读出放大器电路
CN102081959B (zh) 一种存储器读出电路以及存储器
CN102385900B (zh) 存储器和灵敏放大器
CN101916583B (zh) 灵敏放大器以及存储器
CN102903382B (zh) 差分rom
CN104900256A (zh) 半导体存储装置及其i/o电路
CN106205713B (zh) 一种高速感应放大器
CN102208909A (zh) 电平转换电路
CN102420002B (zh) 一种电流模灵敏放大器
CN101635170B (zh) 电流灵敏放大器
CN102034533B (zh) 具有复位功能的静态随机存储单元
CN104505121A (zh) 一种运用于闪存的高速敏感放大器
CN102592662A (zh) 一种存储单元及单端低摆幅位线写入电路
CN101546604A (zh) 应用于eeprom的灵敏放大器
CN102855931A (zh) 存储器及其读取电路
CN101465157A (zh) 用于1t1c铁电存储器的动态自适应参考产生电路
CN102420004A (zh) 一种电流模灵敏放大器
CN103208304B (zh) 一种读电路的电流比较电路
CN108011629A (zh) 一种高速低功耗电平位移电路
CN102890955B (zh) 一种用于大规模快闪存储器的灵敏放大器
CN103888126A (zh) 一种实用的电平转换电路
CN102426848A (zh) 一种存储阵列单元信息读取方法及系统
CN102044299A (zh) 非易失性存储器及其读取电路
CN102426845B (zh) 一种电流模灵敏放大器
CN103426465A (zh) 存储器比较刷新电路模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20160428