CN102376367B - 于一存储集成电路上进行擦除操作的方法与装置 - Google Patents
于一存储集成电路上进行擦除操作的方法与装置 Download PDFInfo
- Publication number
- CN102376367B CN102376367B CN201010250878.2A CN201010250878A CN102376367B CN 102376367 B CN102376367 B CN 102376367B CN 201010250878 A CN201010250878 A CN 201010250878A CN 102376367 B CN102376367 B CN 102376367B
- Authority
- CN
- China
- Prior art keywords
- wordline
- erasing
- outside
- group
- choose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种于一存储集成电路上进行擦除操作的方法与装置，包括对一擦除操作时的擦除验证及擦除子操作的擦除群组的外侧字线及内侧字线的改善过度擦除问题及耦合效应良分组，其包括(A)多阶接触位于(i)该第一外侧选取字线与(ii)与该第一外侧选取字线相邻的该第一未选取字线之间；(B)足够的电性隔离于(i)该第一外侧选取字线之下的一第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的一第二存储元件之间。这些电性隔离的范例为于(i)该第一外侧选取字线之下的一第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的一第二存储元件之间。
Description
技术领域
本发明是关于存储集成电路，特别是关于一非易失存储集成电路的擦除操作。
背景技术
改善擦除操作中的过度擦除效应已经变成一个十分重要的课题。因为越来越高的存储阵列密度，浮动栅极耦合效应就变得越来越重要了。
然而，现今处理非易失存储单元擦除操作的方案并不够有效。举例而言，在图1到图6中所示的擦除操作会导致存储单元的过度擦除。在另一个范例中，如美国专利申请公开号第2008/0175069，因为擦除验证的错误发生而在一擦除区段中随意地划分为两个群组，之后再将其进一步划分成更多的群组，如此会导致相对复杂地擦除操作。而在另一个范例中，如美国专利号第7417895，大量地使用假字线及假存储单元会浪费了许多可用的存储单元。
发明内容
本发明的实施例是解决与外侧字线浮动栅极耦合效应相关的过度擦除问题。此处所讨论的方案甚至可以在不需要增加阵列尺寸的情况下使用。改善的存储单元持久性及擦除时间表现可以由解决擦除操作时的过度擦除而产生。
此处所讨论的不同方案包括对一擦除操作时的擦除验证及擦除子操作的擦除群组的外侧字线及内侧字线的改善过度擦除问题及耦合效应良分组，其包括(A)多阶接触(其可以是存储单元与存储单元之间的位线/数据线是利用两者共享漏极或源极端所连接出来的)，以在假字线的存储单元与第一字线的存储单元之间有位线的介层孔作为电性隔离)于(i)该选取字线与(ii)与该选取字线相邻的该未选取字线之间；(B)足够的电性隔离(存储单元与存储单元间有足够的间距去减轻耦合效应)于(i)该第一外侧选取字线之下的一第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的一第二存储元件之间；在一范例中，其为(i)一选取擦除群组与(ii)相邻擦除群组的未选取的字线之间。
一擦除群组的不同态样可为区段、区块、库、阵列、小区段及小区块。
本发明的一目的为提供一种存储装置，具有多个存储单元，多条字线存取该多个存储单元，以及控制电路。
这些字线分割成多个擦除群组，如此以回应自该多个擦除群组中选取一擦除群组的一擦除命令，以接收一擦除调整偏压。该擦除群组包括至少一第一外侧选取字线以区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)于该擦除群组之外的未选取字线。在某些实施例中，该擦除群组也包括内侧选取字线，且该擦除群组的一第一外侧选取字线介于内侧选取字线与该擦除群组之外的一第一未选取字线之间。该第一外侧选取字线是与该擦除群组之外的一第一未选取字线相邻。
该第一多个多阶接触，其位于(i)该第一外侧选取字线与(ii)与该第一外侧选取字线相邻的该第一未选取字线之间。
控制电路，通过自该多个擦除群组群组中选取接收该擦除调整偏压的该擦除群组，且施加该擦除调整偏压至该擦除群组，而响应该擦除命令。
在一实施例中，响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分施加一擦除抑制电压至该第一未选取或最后未选取的字线(例如可以包括其它的未选取字线)。在另一实施例中，响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分允许该第一未选取字线浮接(且其它的未选取字线接地或是接收擦除抑制电压)。
在不同的实施例中，该第一未选取或最后未选取字线是一假字线，或是该第一未选取字线并不是一假字线，且于正常操作时存取该多个存储单元中的存储单元。
在一实施例中，该擦除群组包括一第二外侧选取字线以区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)于该擦除群组之外的未选取字线。该第二外侧选取字线与该擦除群组之外的一第二未选取字线相邻。举例而言，该第一及第二群组外侧选取字线是在该擦除群组的相对侧(例如一擦除群组内的第一条和最后一条字线)。该装置包括一第二多个多阶接触，其位于(i)该第二外侧选取字线与(ii)与该第二外侧选取字线相邻的该第二未选取字线之间。
一实施例更包括多个存储元件于该多条字线之下，包括一第一存储元件于该第一外侧选取字线之下，及一第二存储元件于与该第一外侧选取字线相邻的该第一未选取字线之下。该第一多个多阶接触，其位于(i)该第一外侧选取字线之下的该第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的该第二存储元件之间。存储元件的范例为浮动栅极和电荷捕捉材料。阵列的范例为与非门阵列和或非门阵列及嵌入存储器。
本发明的另一目的为提供一种存储装置，具有多个存储单元，多条字线存取该多个存储单元，以及控制电路。
这些字线分割成多个擦除群组，如此以回应自该多个擦除群组中选取一擦除群组的一擦除命令，以接收一擦除调整偏压。该擦除群组包括至少一第一外侧选取字线及一第一内侧选取字线。该第一外侧选取字线以区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)于该擦除群组之外的未选取字线。该第一内侧选取字线与该第一外侧选取字线相邻。该第一外侧选取字线与(i)该第一内侧选取字线及(ii)该擦除群组之外的一第一未选取字线相邻。该第一外侧选取字线与该第一未选取字线分隔一第一距离，该第一外侧选取字线与该第一内侧选取字线分隔一第二距离，且该第一距离大于该第二距离。这些距离的范例显示于图13中。
该控制电路，通过自该多个擦除群组群组中选取接收该擦除调整偏压的该擦除群组，且施加该擦除调整偏压至该擦除群组，而响应该擦除命令。
在一实施例中，响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分施加一擦除抑制电压至该未选取字线。在另一实施例中，响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分允许该未选取字线浮接(或接地)。
在不同的实施例中，该未选取字线是一假字线，或是该未选取字线并不是一假字线，且于正常操作时存取该多个存储单元中的存储单元。
本发明的又一目的为提供一种操作一存储器的方法，包含下列步骤：
于一具有分割成多个擦除群组的多条字线的存储集成电路进行响应自该多个擦除群组中选取一擦除群组的一擦除命令以接收一擦除调整偏压的操作，包括：
加该擦除调整偏压至该擦除群组中的字线，其中该擦除群组包括：
至少一第一外侧选取字线以区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)于该擦除群组之外的未选取字线；
其中该第一外侧选取字线与该擦除群组之外的一第一未选取字线相邻；以及
(位线)电性隔离(i)该第一外侧选取字线之下的一第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的一第二存储元件。
在一实施例中，该电性隔离的步骤通过多个多阶接触来执行(利用位线相接的VIA作为电性隔离)，其位于(i)该第一外侧选取字线与(ii)与该第一外侧选取字线相邻的该第一未选取字线之间。
在一实施例中，其中该第一外侧选取字线与(i)该第一内侧选取字线及(ii)该擦除群组之外的一第一未选取字线相邻。该电性隔离的步骤通过将该第一外侧选取字线与该第一未选取字线分隔一第一距离，将该第一外侧选取字线与该第一内侧选取字线分隔一第二距离，且该第一距离大于该第二距离来执行。在图13所示的范例中，显示第一距离D1大于该第二距离D2。
一实施例更包含：
响应该擦除命令，在施加该擦除调整偏压至该擦除群组时至少部分施加一擦除抑制电压至该第一未选取字线。
另一实施例更包含：
响应该擦除命令，在施加该擦除调整偏压至该擦除群组时至少部分允许该第一未选取字线浮接。
在不同的实施例中，该第一未选取字线是一假字线，或是该第一未选取字线并不是一假字线，且于正常操作时存取该多个存储单元中的存储单元。
存储元件的范例为浮动栅极和电荷捕捉材料。阵列的范例为与非门阵列和或非门阵列及嵌入存储器。
许多其它不同的实施例讨论如下。
附图说明
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：
图1显示一具有多重擦除群组的存储阵列一部分的方块示意图，在其中显示介于相邻擦除群组之间的浮动栅极耦合效应。
图2显示浮动栅极耦合效应，其通过与一相邻假字线的浮动栅极耦合以及与相同选取擦除群组中的字线的浮动栅极的耦合所导致的不同浮动栅极电压来做比较，图2显示相邻字线接收不同的电压(例如一负电压施加至被选取进行擦除族群的字线及一正电压施加至未被选取进行擦除族群的字线)，以及显示相邻字线接收相同的电压。
图3显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式，及利用此方程式来显示图2中不同的调整偏压所产生的浮动栅极耦合效应。
图4显示一字线阵列结构的上视图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的一个短距离，导致浮动栅极耦合效应。
图5是根据图4的结构，显示一字线阵列结构的剖面图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的一个短距离，导致浮动栅极耦合效应。
图6显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤，以显示于此擦除群组的一外侧字线的擦除确认子操作依赖性，对此擦除群组的所有字线进行的擦除子操作，结果是此擦除群组的内侧字线的过度擦除。
图7显示一具有多重擦除群组的存储阵列一部分的方块示意图，显示所选取擦除群组外侧的字线与一相邻非选取擦除群组具有电性隔离，以帮助抑制介于不同擦除群组的相邻字线之间的浮动栅极耦合效应。
图8显示抑制浮动栅极耦合效应的功效，显示其通过一多阶接触将一擦除族群的外侧字线的浮动栅极与相邻非选取擦除族群的字线的浮动栅极电性隔离所导致的一共同浮动栅极电压。
图9显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式，及利用此方程式来显示图8中不同的调整偏压所产生的浮动栅极耦合效应。
图10显示一字线阵列结构的上视图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的多阶接触，导致抑制浮动栅极耦合效应。
图11是根据图10的结构，显示一字线阵列结构的剖面图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的多阶接触，导致抑制浮动栅极耦合效应。
图12显示一字线阵列结构的上视图，其具有分隔一擦除群组外侧的字线与一相邻非选取擦除群组的一个较大距离，导致抑制浮动栅极耦合效应。
图13是根据图12的结构，显示一字线阵列结构的剖面图，其具有所选取擦除群组外侧的字线与一相邻非选取擦除群组被分隔一个较大距离，导致抑制浮动栅极耦合效应。
图14显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤，以显示所选取擦除群组外侧的字线与一相邻非选取擦除群组具有电性隔离，结果是此擦除群组的内侧字线并没有过度擦除。
图15是可应用本发明具有所描述的任一改良式集成电路的方块示意图。
【主要元件符号说明】
1750 集成电路
1700 非易失存储器阵列
1701 列译码器
1702 字线
1703 行译码器
1704 位线
1705、1707 总线
1706 感应放大器与数据输入结构
1711 数据输入线
1715 数据输出线
1708 偏压调整供应电压
1709 编程、擦除及读取偏压调整状态机构
具体实施方式
图1显示一具有多重擦除群组的存储阵列一部分的方块示意图，在其中显示介于相邻擦除群组之间的浮动栅极耦合效应。
一擦除群组的共同范例包含一擦除区段及擦除区块，其包含可以存取被一起擦除存储单元的字线，以响应一指定一特定擦除区块或区段即将要擦除的擦除命令。
特别是，图1显示相邻存储单元会在相邻存储单元由不同电压阶级的字线WLs存取时具有耦合效应。因此，一擦除群组外侧的字线于一擦除操作时会有浮动栅极耦合效应。此效应会因为一选取擦除群组外侧的字线的浮动栅极于一擦除操作时与一相邻假字线的浮动栅极耦合或是介于选取擦除群组外侧的字线与一相邻非选取擦除群组的外侧字线的浮动栅极的耦合，而在擦除操作之后影响了擦除后，存储单元的阈值电压的一致性。
图2显示浮动栅极耦合效应，其通过与一相邻假字线(DWL)的浮动栅极耦合以及与相同选取擦除群组中的字线的浮动栅极的耦合所导致的不同浮动栅极电压来做比较，图2显示相邻字线接收不同的电压(例如一负电压施加至被选取进行擦除族群的字线及假字线接地；或一正电压施加至未被选取进行擦除族群的字线)，以及显示相邻字线接收相同的电压。
在图2中，VFG是一存储单元的浮动栅极电压，CFF是此存储单元的寄生电容，CFB是此存储单元至本体电容，CFD是此存储单元至漏极电容，CFW是此存储单元至字线电容，而CFWD则是此存储单元至假字线电容。
图3显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式，及利用此方程式来显示图2中不同的调整偏压所产生的浮动栅极耦合效应。
此变量α的值代表浮动栅极与一相邻节点间的耦合。更特别的是，αFW是CFW(字线)的耦合值、αFF是CFF(相邻浮动栅极)的耦合值、αFB是CFB(本体)的耦合值、而αFD是CFD(漏极)的耦合值。Q是储存于个别浮动栅极中的电荷，而CT则是浮动栅极中的电容值。
当WL0的电压与WL1的电压相同，以及DWL的电压与WL2的电压也相同时，则CFG(耦合电容值，QT＝CFG*VFG)并不会改变，且电压VFG1与电压VFG0通常会相同。但是WL2的电压会大于DWL的电压，所以电压差Δ|VFG0|(因为与浮动栅极FG0的浮动栅极耦合)会比电压差Δ|VFG1|(因为与浮动栅极FG1的浮动栅极耦合)还小。因此，因为介于相邻浮动栅极FGD和FG0之间的浮动栅极耦合，及介于相邻浮动栅极FG1和FG2之间的浮动栅极耦合关系，VFG0≠VFG1。
图4显示一字线阵列结构的上视图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的一个短距离，导致浮动栅极耦合效应。如此的短距离是因为外侧字线与假字线的存储单元之间共享源极端连接。
图5是根据图4的结构，显示一字线阵列结构的剖面图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的一个短距离，导致浮动栅极耦合效应。
图6显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤，以显示于此擦除群组的一外侧字线的擦除确认子操作依赖性，对此擦除群组的所有字线进行的擦除子操作，结果是此擦除群组的内侧字线的过度擦除。
在710，图中所示的此擦除群组的内侧字线的这些字线是介于此擦除群组的外侧字线之间。在720，显示内侧字线及外侧字线的阈值电压分布。在730，对所有字线进行n次擦除操作。在740所显示内侧字线及外侧字线的阈值电压分布中，此擦除群组的内侧字线通过擦除验证，但是外侧字线因为浮动栅极耦合效应的关系却无法通过擦除验证。在750，对所有字线进行m次擦除操作。在760所显示内侧字线及外侧字线的阈值电压分布中，虽然外侧字线通过了擦除验证，但是内侧字线区域却过度擦除。因此，浮动栅极耦合效应造成了阈值电压分布对内侧字线区域的过度擦除。
图7显示根据本发明一实施例的一具有多重擦除群组的存储阵列一部分的方块示意图，显示所选取擦除群组外侧的字线与一相邻非选取擦除群组利用位线而具有电性隔离，以帮助抑制介于不同擦除群组的相邻字线之间的浮动栅极耦合效应。
上方擦除群组包括字线WL0到WL31，其具有外侧字线WL0和WL31，以及内侧字线WL1到WL30。下方擦除群组包括字线WL32到WL63，其具有外侧字线WL32和WL63，以及内侧字线WL33到WL62。
特别是，图7显示虽然在相邻的字线具有不同的电压阶级，但是因为假字线的存储单元与第一字线的存储单元有位线的介层孔(VIA)作为电性隔离(如图10所示)于相邻字线的浮动栅极之间经由漏极端遮蔽可以没有或是被抑制的浮动栅极耦合效应。因此一擦除群组的外侧字线在擦除操作时具有抑制的浮动栅极耦合效应。
施加至选取区域字线上的擦除电压Vers以进行所选取群组的擦除存储单元的擦除。如图所示施加至非选取区域字线上的抑制电压Vinhibit，其会抑制所选取群组以此外的存储单元的擦除。
图8显示抑制浮动栅极耦合效应的功效，显示其通过一多阶接触将一擦除族群的外侧字线的浮动栅极与相邻非选取擦除族群的字线的浮动栅极电性(耦合效应)隔离，可以得到相同的浮动栅极电压。此处所谓的″多阶接触″是因为假字线的存储单元与第一字线的存储单元之间有位线的介层孔作为电性隔离。
在图8中，VFG是一存储单元的浮动栅极电压，CFF是此存储单元的寄生电容，CFB是此存储单元至本体电容，CFD是此存储单元至漏极电容，CFW是此存储单元至字线电容，而CFWD则是此存储单元至假字线电容。
图9显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式，及利用此方程式来显示图8中如何消除不同的调整偏压所产生的浮动栅极耦合效应。
此变量α的值代表浮动栅极与一相邻节点间的耦合。更特别的是，αFW是CFW(字线)的耦合值、αFF是CFF(相邻浮动栅极)的耦合值、αFB是CFB(本体)的耦合值、而αFD是CFD(漏极)的耦合值。Q是储存于个别浮动栅极中的电荷，而CT则是浮动栅极中的电容值。
此多阶位线漏极接触将相邻的浮动栅极FGD和FG0彼此电性(耦合效应)隔离。此多阶位线漏极接触也将相邻的浮动栅极FG1和FG2彼此电性隔离，换句话说，即是将群组中最后一条字线与相邻未选取的字线彼此电性隔离。虽然WL2的电压大于DWL的电压，如此电性隔离可以抑制介于相邻的浮动栅极FGD和FG0之间的浮动栅极耦合效应，且抑制介于相邻的浮动栅极FG1和FG2之间的浮动栅极耦合效应(即最后一条字线与相邻未选取的字线)。因此，VFG0＝VFG1，虽然相邻的浮动栅极具有不同的浮动栅极电压VFGD≠VFG2，其在缺少多阶位线漏极接触时，会导致VFG0≠VFG1。
图10显示一字线阵列结构的上视图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的多阶接触(显示为介于假字线与WL0之间的漏极端接触)，导致抑制浮动栅极耦合效应。
此阵列结构分割成多重擦除群组，区段0(SE0)到区段n(SEn)。每一个区段包括外侧字线(第一个字线及最后字线)和内侧字线(第二个字线至倒数第二个字线)。
底部假字线及区段n(SEn)的最后字线分享一共同漏极多阶接触，以消弭耦合效应。顶部假字线及区段0(SE0)的第一条字线分享一共同漏极多阶接触，以消弭耦合效应。
假字线的数目可以为1、2、或更多。
区段0(SE0)的最后字线和区段1(SE1)的第一条字线分享一共同漏极多阶接触，以消弭耦合效应。一般而言，介于区段0和区段n，前一个区段的最后字线和后一个区段的第一条字线分享一共同漏极多阶接触，以消弭耦合效应。
于选取擦除群组的擦除时，假字线的电压与一抑制电压Vinhibit耦合或是保持浮接。于选取擦除群组的擦除时，此擦除群组以外的其它字线的电压，也是与一抑制电压Vinhibit耦合或是保持浮接。
图11是根据图10的结构，显示一字线阵列结构的剖面图，其具有分隔所选取擦除群组外侧的字线与一相邻非选取擦除群组的多阶接触，得到抑制浮动栅极的耦合效应。
假字线及一区段的外侧字线(如第一个字线或最后字线)可以分享一共同漏极多阶接触，以消弭耦合效应。此外，相邻区段的最外相邻字线(如区段x的最后字线和区段x+1的第一条字线)分享一共同漏极多阶接触，以消弭耦合效应。一般而言，介于区段0和区段n，前一个区段的最后字线和后一个区段的第一条字线分享一共同漏极多阶接触，以消弭耦合效应。
在某些实施例中，多阶接触仅用来消弭假字线的，或是仅消除相邻区段间的，或是仅消除相邻区段一子集间的，或是某种组合的耦合效应。
图12显示一字线阵列结构的上视图，其具有分隔一擦除群组外侧的字线与一相邻非选取擦除群组的一个较大距离，获得抑制浮动栅极的耦合效应，即存储单元与存储单元间有足够的间距去减轻耦合效应。
此阵列结构分割成多重擦除群组，区段0(SE0)到区段n(SEn)。每一个区段包括外侧字线(第一个字线及最后字线)和内侧字线(第二个字线至倒数第二个字线)。
底部假字线及区段n(SEn)的最后字线被分隔一个较大距离，以消弭耦合效应。顶部假字线及区段0(SE0)的第一条字线被分隔一个较大距离，以消弭耦合效应。
假字线的数目可以为1、2、或更多。
区段0(SE0)的最后字线和区段1(SE1)的第一条字线被分隔一个较大距离，以消弭耦合效应。一般而言，介于区段0和区段n，前一个区段的最后字线和后一个区段的第一条字线被分隔一个较大距离，以消弭耦合效应。
于选取擦除群组的擦除时，假字线的电压与一抑制电压Vinhibit耦合或是保持浮接。于选取擦除群组的擦除时，此擦除群组以外的其它字线的电压，也是与一抑制电压Vinhibit耦合或是保持浮接。
图13是根据图12的结构，显示一字线阵列结构的剖面图，其具有所选取擦除群组外侧的字线与一相邻非选取擦除群组被分隔一个较大距离，导致抑制浮动栅极耦合效应。
假字线及一区段的外侧字线(如第一个字线或最后字线)可以被分隔一个较大距离，以消弭耦合效应。此外，相邻区段的最外相邻字线(如区段x的最后字线和区段x+1的第一条字线)被分隔一个较大距离，以消弭耦合效应。一般而言，介于区段0和区段n，前一个区段的最后字线和后一个区段的第一条字线被分隔一个较大距离，以消弭耦合效应。
一较大距离的范例为，任一字线间距D1大于在其它没有耦合效应时所使用的字线间距D2即可(即图中所示的D1＞D2)。
在某些实施例中，较大距离仅用来消弭假字线的，或是仅消除相邻区段间的，或是仅消除相邻区段一子集间的，或是某种组合的耦合效应。
图14显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤，以显示所选取擦除群组外侧的字线与一相邻非选取擦除群组具有电性隔离，结果是此擦除群组的内侧字线并没有过度擦除。
在1610，图中所示的此擦除群组的内侧字线的这些字线是介于此擦除群组的外侧字线之间。在1620，显示内侧字线及外侧字线的阈值电压分布。在1630先进行n次擦除操作。在1640所显示内侧字线及外侧字线的阈值电压分布中，做完n次擦除后，所有字线皆还未通过擦除验证，但因为没有浮动栅极耦合效应，所以所有字线会具有相同的阈值电压Vt阶级。在1650，对所有字线进行m次擦除操作。在1660所显示内侧字线及外侧字线的阈值电压分布中，擦除群组之外侧字线通过擦除验证，但内侧字线区域不会因为边界的耦合效应而过度擦除。因此，此阈值电压分布并未过度擦除。
因为所选取擦除群组外侧的字线的浮动栅极与一相邻非选取擦除群组字线的浮动栅极具有电性隔离的缘故，阈值电压分布并未过度擦除。因为外侧字线的浮动栅极耦合效应被消除了，所有的字线可以被验证及擦除，而除去了过度擦除效应。
图15是可应用本发明具有所描述的任一改良式集成电路的方块示意图。
图15是包含一存储器阵列1700的集成电路1750的简要方块示意图。此存储器阵列1700具有抑制不同擦除群组中字线浮动栅极之间的浮动栅极耦合效应。举例而言，一多阶位线接触于一擦除群组外侧的字线与一相邻非选取擦除群组字线之间，以提供两者各自浮动栅极间的电性隔离。在另一范例中，一较大距离于一擦除群组外侧的字线与一相邻非选取擦除群组字线之间，以提供两者各自浮动栅极间的电性隔离。一字线(或列)及区块选取译码器1701被耦接至，且与其有着电性沟通，多条字线1702及字符串选择线，其间是沿着存储器阵列1700的列方向排列。一位线(行)译码器及驱动器1703被耦接至多条沿着存储器阵列1700的行排列的位线1704，且与其有着电性沟通，以自读取数据，或是写入数据至，存储单元阵列1700的存储单元中。地址是透过总线1705提供至字线译码器及驱动器1701及位线译码器1703。方块1706中的感应放大器与数据输入结构，包含作为读取、编程和擦除模式的电流源，是透过总线1707耦接至位线译码器1703。数据是由集成电路1750上的输入/输出端口透过数据输入线1711传送至方块1706的数据输入结构。数据是由方块1706中的感应放大器，透过数据输出线1715，传送至集成电路1750上的输入/输出端口或其它集成电路1750内或外的数据目的地。状态机构及改良时钟电路是于电路1709中以控制偏压调整供应电压1708。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人人员所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
Claims (13)
1.一种存储装置，包含：
多个存储单元；
多条字线，用于存取该多个存储单元，该多条字线分割成多个擦除群组，其中响应自该多个擦除群组中选取一擦除群组的一擦除命令而接收一擦除调整偏压，其中该擦除群组包括：
至少一第一外侧选取字线，用于区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)该擦除群组之外的未选取字线；
其中该第一外侧选取字线与该擦除群组之外的一第一未选取字线相邻；
多个第一多阶接触，其位于(i)该第一外侧选取字线与(ii)与该第一外侧选取字线相邻的该第一未选取字线之间，以及
控制电路，通过自该多个擦除群组中选取接收该擦除调整偏压的该擦除群组，且施加该擦除调整偏压至该擦除群组，而响应该擦除命令。
2.根据权利要求1所述的装置，其中响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分施加一擦除抑制电压至少至该第一未选取字线。
3.根据权利要求1所述的装置，其中响应该擦除命令，该控制电路在施加该擦除调整偏压至该擦除群组时至少部分允许该第一未选取字线浮接，且其它未选取字线接地或接收一擦除抑制电压。
4.根据权利要求1所述的装置，其中该第一未选取字线是一假字线。
5.根据权利要求1所述的装置，其中该第一未选取字线并不是一假字线，且于正常操作时存取该多个存储单元中的存储单元。
6.根据权利要求1所述的装置，其中该擦除群组包括：
一第二外侧选取字线，用于区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)该擦除群组之外的未选取字线，
其中该第二外侧选取字线与该擦除群组之外的一第二未选取字线相邻；以及
该装置包括：
多个第二多阶接触，其位于(i)该第二外侧选取字线与(ii)与该第二外侧选取字线相邻的该第二未选取字线之间。
7.根据权利要求1所述的装置，更包含：
多个存储元件于该多条字线之下，包括：
一第一存储元件于该第一外侧选取字线之下；
一第二存储元件于与该第一外侧选取字线相邻的该第一未选取字线之下，
如此该多个第一多阶接触，其位于(i)该第一外侧选取字线之下的该第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的该第二存储元件之间。
8.一种操作一存储器的方法，包含：
于一具有分割成多个擦除群组的多条字线的存储集成电路进行响应自该多个擦除群组中选取一擦除群组的一擦除命令以接收一擦除调整偏压的操作，包括：
施加该擦除调整偏压至该擦除群组中的字线，其中该擦除群组包括：
至少一第一外侧选取字线，用于区分(i)选取接收该擦除调整偏压的该擦除群组中的字线，自(ii)该擦除群组之外的未选取字线；
其中该第一外侧选取字线与该擦除群组之外的一第一未选取字线相邻；以及
电性隔离(i)该第一外侧选取字线之下的一第一存储元件与(ii)与该第一外侧选取字线相邻的该第一未选取字线之下的一第二存储元件；
其中，该电性隔离通过多个多阶接触来执行，其位于(i)该第一外侧选取字线与(ii)与该第一外侧选取字线相邻的该第一未选取字线之间。
9.根据权利要求8所述的方法，更包含：
响应该擦除命令，在施加该擦除调整偏压至该擦除群组时至少部分施加一擦除抑制电压至该第一未选取字线。
10.根据权利要求8所述的方法，更包含：
响应该擦除命令，在施加该擦除调整偏压至该擦除群组时至少部分允许该第一未选取字线浮接。
11.根据权利要求8所述的方法，其中该第一未选取字线是一假字线。
12.根据权利要求8所述的方法，其中该第一未选取字线并不是一假字线，且于正常操作时存取该多个存储单元中的存储单元。
13.根据权利要求8所述的方法，其中该第一及第二存储元件是浮动栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010250878.2A CN102376367B (zh) | 2010-08-10 | 2010-08-10 | 于一存储集成电路上进行擦除操作的方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010250878.2A CN102376367B (zh) | 2010-08-10 | 2010-08-10 | 于一存储集成电路上进行擦除操作的方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376367A CN102376367A (zh) | 2012-03-14 |
| CN102376367B true CN102376367B (zh) | 2015-05-27 |
Family
ID=45794838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010250878.2A Active CN102376367B (zh) | 2010-08-10 | 2010-08-10 | 于一存储集成电路上进行擦除操作的方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376367B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8976600B2 (en) * | 2013-03-11 | 2015-03-10 | Macronix International Co., Ltd. | Word line driver circuit for selecting and deselecting word lines |
| CN108206039B (zh) * | 2016-12-19 | 2020-09-11 | 旺宏电子股份有限公司 | 存储器装置与其相关的控制方法 |
| CN111951853B (zh) * | 2019-05-14 | 2023-05-05 | 兆易创新科技集团股份有限公司 | 一种控制擦除操作的方法、装置以及Nand flash存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106140A (zh) * | 2006-07-11 | 2008-01-16 | 三星电子株式会社 | 包括虚拟字线的非易失性存储器件及相关结构和方法 |
| CN101213614A (zh) * | 2005-03-31 | 2008-07-02 | 桑迪士克股份有限公司 | 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101297283B1 (ko) * | 2006-07-10 | 2013-08-19 | 삼성전자주식회사 | 낸드형 셀 스트링을 가지는 비휘발성 기억 장치 |
-
2010
- 2010-08-10 CN CN201010250878.2A patent/CN102376367B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101213614A (zh) * | 2005-03-31 | 2008-07-02 | 桑迪士克股份有限公司 | 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组 |
| CN101106140A (zh) * | 2006-07-11 | 2008-01-16 | 三星电子株式会社 | 包括虚拟字线的非易失性存储器件及相关结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102376367A (zh) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2854136B1 (en) | Non-volatile memory for high rewrite cycles applications. | |
| CN102270501B (zh) | 利用编程定序器的闪存器件和系统，以及编程方法 | |
| JP4503809B2 (ja) | 半導体記憶装置 | |
| CN101506900B (zh) | 具有经选择以最小化信号耦合的位状态指派的非易失性存储器装置和方法 | |
| CN102349112B (zh) | 具有改进的编程操作的存储器装置 | |
| CN109308929A (zh) | 包括nand串的存储器设备及操作存储器设备的方法 | |
| US7466591B2 (en) | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits | |
| CN102163456A (zh) | 非易失性存储器件、其操作方法以及包括其的存储系统 | |
| CN103811063A (zh) | 非易失性半导体存储装置 | |
| CN103165170A (zh) | 一种集成电路及其操作方法 | |
| CN102625948A (zh) | 3d存储器装置解码及布线系统与方法 | |
| CN106683700B (zh) | 非易失性半导体存储装置及其擦除方法 | |
| CN105229745A (zh) | 在存储器中共享支持电路 | |
| CN102110474B (zh) | 在存储集成电路上进行擦除操作的装置与方法 | |
| CN102376367B (zh) | 于一存储集成电路上进行擦除操作的方法与装置 | |
| CN109427393B (zh) | 具有受限尺寸的非易失性存储器 | |
| CN103177758B (zh) | 半导体存储装置 | |
| CN102246239B (zh) | 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 | |
| KR101746758B1 (ko) | 불휘발성 반도체 메모리 장치 | |
| CN105825887B (zh) | 存储器阵列及其操作方法 | |
| US8508993B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| CN101266836B (zh) | 或非快闪存储器的字线驱动器 | |
| US8300461B2 (en) | Area saving electrically-erasable-programmable read-only memory (EEPROM) array | |
| JP5261003B2 (ja) | 半導体記憶装置 | |
| US9025355B2 (en) | Non-volatile memory device with clustered memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |