CN103165170A - 一种集成电路及其操作方法 - Google Patents

Abstract

本发明公开了一种集成电路及其操作方法，该集成电路包括一三维存储阵列，包含多个阶层，该多个阶层各自包括NAND串行的二维阵列，该多个NAND串行包含存储单元及开关晶体管，该多个开关晶体管具有横越该多个阶层而变化的阈值电压阶层的组合；多条选择线，被电性耦接至该多个开关晶体管；以及控制电路，是施加一偏压配置至该多个选择线，如此而由该多个开关晶体管选择位于该多个阶层中的一特定阶层上的该多个NAND串行，并由该多个开关晶体管不选择位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行。位于三维存储阵列中一特定阶层上的NAND串行被选择，而位于其他阶层上的NAND串行不被选择。

Description

一种集成电路及其操作方法

技术领域

本发明是关于在Z方向或深度方向具有译码结构的高密度存储装置。这样的解码是于不同阶层间或不同层间辨别以提供一三维存储阵列方式排列的存储单元。

背景技术

在美国专利公开号2010/0226195的发明中，提出一具有与实际的阵列分离的Z方向(或深度方向)译码功能的三维存储阵列。一例中，一字线型结构仅电性连接位于三维存储阵列同一阶层的晶体管的栅极，而不电性连接位于三维存储阵列不同阶层的晶体管的栅极。另一例中，位于三维存储阵列同一阶层的NAND串行的一端是彼此电性连接，而位于三维存储阵列不同阶层的NAND串行的一端彼此电性不连接。这些例子中，皆不执行对于三维存储阵列的阶层的译码。取而代之地，实际的译码是由位于远程的电路来执行，该远程电路并随后决定要选择该多个NAND串行阶层中何者以进行一特定作业。复杂性即由此种将译码阶层讯号连接至三维存储阵列不同阶层的结构与互连而生。

发明内容

本发明的一方面是关于一集成电路，该集成电路包含一三维存储阵列、多条选择线以及控制电路。

该三维存储阵列包含多个阶层。各阶层包含由NAND串行构成的二维阵列。NAND串行包含存储单元及开关晶体管。开关晶体管具有横越多个阶层而变化的阈值电压阶层的组合。在一个例子中存在两个阈值电压阶层，各由一可接受的阈值电压范围所定义。在其他例子中，具有多于两个的阈值电压阶层。

多条选择线被电性耦接至开关晶体管。举例而言，一选择线的布置是横越NAND串行并与其直交，以控制NAND串行中的开关晶体管的栅极电压。

该控制电路施加一偏压配置至选择线。由于该偏压配置，位于多个阶层中的一特定阶层上的该多个NAND串行是被开关晶体管所选择，且该多个开关晶体管不选择位于多个阶层中除该特定阶层外的其他阶层上的NAND串行。为了对应位于一特定阶层上的NAND串行的开关晶体管而打开开关晶体管时，位于该特定阶层上的NAND串行被选择。当为了对应位于一特定阶层上的NAND串行的开关晶体管而关闭至少一个开关晶体管时，位于除该特定阶层外的其他阶层上的NAND串行不被选择。由于NAND串行是以串联方式连接，关闭串联晶体管的一最少数目即足以不选NAND串行。

在某些实施例中，由多条选择线中其中一条所控制的开关晶体管的阈值电压是依照一开关阈值电压阶层量(quantity of switch threshold voltagelevels)而定，该开关阈值电压阶层量等于三维存储阵列中的阶层的数量。某些开关阈值电压阶层量与三维存储阵列阶层数量的例子中，阶层量为4、8、16、其他偶数阶数以及其他数目。

在某些实施例中，多条选择线包含两条选择线，电性耦接至该两条选择线的开关晶体管是自位于多个阶层中的其他阶层上的NAND串行辨别出位于该特定阶层上的NAND串行。本例中，两条选择线控制位于NAND串行中的两个开关晶体管。若一特定阶层上的开关晶体管中的其中一个或者两个被关闭，则在该阶层上的NAND串行便不会被选择。若两个开关晶体管都打开，在该阶层上的NAND串行便被选择。

在某些实施例中，由多条选择线中其中一条所控制的开关晶体管的阈值电压是依照一开关阈值电压阶层量而定，开关阈值电压阶层量等于三维存储阵列的阶层数量的平方根。某些开关阈值电压阶层量与三维存储阵列阶层数量的例子中，开关阈值电压阶层量为4而三维存储阵列阶层数量为16、开关阈值电压阶层量为8而三维存储阵列阶层数量为64，以及其他的阶层数量。

在某些实施例中，多条选择线包含四条选择线，电性耦接至该四条选择线的开关晶体管是自位于多个阶层中的其他阶层上的NAND串行辨别出位于该特定阶层上的NAND串行。本例中，四条选择线控制位于NAND串行中的四个开关晶体管。若一特定阶层上的开关晶体管中的其中一、二、三或四个被关闭，则在该阶层上的NAND串行便不会被选择。若四个开关晶体管都打开，在该阶层上的NAND串行便被选择。

在某些实施例中，耦接至多条选择线中不同条选择线的开关晶体管的阈值电压是依照对应的开关阈值电压阶层组而定，该多个开关阈值电压阶层可不同或相同。例如由第一选择线所控制的第一组开关晶体管，是具有依照第一组开关阈值电压阶层而定的阈值电压，而由第二选择线所控制的第二组开关晶体管，是具有依照第二组开关阈值电压阶层而定的阈值电压。一例中，第一组开关阈值电压阶层包含0.5V＜Vt＜1.2V、1.2V＜Vt＜2.2V、2.2V＜Vt＜3V与Vt＞3V；而第二组开关阈值电压阶层包含Vt＞4V、3.2V＜Vt＜4V、2.5V＜Vt＜3.2V与1.5V＜Vt＜2.5V。开关阈值电压阶层组的不同，并非源于不同的排序(依序增加与依序减少)，而是由于阈值电压范围的不同，例如Vt＞3V与Vt＞4V。在此例中，第一与第二组开关阈值电压阶层具有相同的开关阈值电压阶层量。

在某些实施例中，多条选择线包含一第一选择线以及一第二选择线。开关晶体管包含电性耦接至第一选择线的一第一组开关晶体管，以及电性耦接至第二选择线的一第二组开关晶体管。NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的存储单元。第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一开关阈值电压阶层量，而第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有相同的开关阈值电压阶层量。第一组与第二组开关晶体管的阈值电压是依照相同的开关阈值电压阶层量而定。三维存储阵列中多个阶层的数量等于该开关阈值电压阶层量。第一组与第二组开关阈值电压阶层可相同或不同。

在某些实施例中，多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线。开关晶体管包含电性耦接至第一选择线的一第一组开关晶体管、电性耦接至第二选择线的一第二组开关晶体管、电性耦接至第三选择线的一第三组开关晶体管，以及电性耦接至第四选择线的一第四组开关晶体管。NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的存储单元。第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一第一开关阈值电压阶层量。第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有相同的第一开关阈值电压阶层量。第三组开关晶体管的阈值电压是依照一第三组开关阈值电压阶层而定，该第三组开关阈值电压阶层具有一第二开关阈值电压阶层量。第四组开关晶体管的阈值电压是依照一第四组开关阈值电压阶层而定，该第四组开关阈值电压阶层具有相同的第二开关阈值电压阶层量。三维存储阵列中多个阶层的数量是等于第一开关阈值电压阶层量与第二开关阈值电压阶层量的乘积值。

在某些实施例中，多条选择线包含一第一选择线以及一第二选择线。开关晶体管包含电性耦接至第一选择线的一第一组开关晶体管，以及电性耦接至第二选择线的一第二组开关晶体管。NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的存储单元。第一组开关晶体管的阈值电压是与第二组开关晶体管的阈值电压成对。第一组开关晶体管位于为一第一组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，第一组开关阈值电压阶层为N个依序增加的阈值电压阶层的组合，第一组开关晶体管的第一阈值电压与第二组开关晶体管的第二阈值电压成对，第二组开关晶体管位于为一第二组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，第二组开关阈值电压阶层为N个依序降低的阈值电压阶层的组合。

举例而言，若是N＝4的阈值电压组包含了(1V、2V、3V、4V)，则以增加方式排序的阈值电压组为(1V、2V、3V、4V)，而以降低方式排序的阈值电压组为(4V、3V、2V、1V)。第一与第二开关晶体管的阈值电压对的例子为1V与4V、2V与3V、3V与2V以及4V与1V。在此所示的阈值电压值仅为举例之用，电压值亦可为其他整数或非整数。

再举一例，若是N＝8的阈值电压组包含了(1V、2V、3V、4V、5V、6V、7V、8V)，则以增加方式排序的阈值电压组为(1V、2V、3V、4V、5V、6V、7V、8V)，而以降低方式排序的阈值电压组为(8V、7V、6V、5V、4V、3V、2V、1V)。第一与第二开关晶体管的阈值电压对的例子为1V与8V、2V与7V、3V与6V、4V与5V、5V与4V、6V与3V、7V与2V以及8V与1V。

在此所示的阈值电压值仅为举例之用，电压值亦可为其他整数或非整数。

此外，以增加方式排序与以降低方式排序的阈值电压组不必须具有阈值电压的对称性。以增加方式排序的阈值电压组可具有一或多个以降低方式排序的阈值电压组所不具有的阈值电压值。以降低方式排序的阈值电压组可具有一或多个以增加方式排序的阈值电压组所不具有的阈值电压值。

在某些实施例中，多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线。开关晶体管包含电性耦接至第一选择线的一第一组开关晶体管、电性耦接至第二选择线的一第二组开关晶体管、电性耦接至第三选择线的一第三组开关晶体管，以及电性耦接至第四选择线的一第四组开关晶体管。NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的存储单元。第一组、第二组、第三组与第四组开关晶体管的阈值电压，是依照多个对应的具有N个开关阈值电压阶层的开关阈值电压阶层组而定。第一组开关晶体管的阈值电压与第二组开关晶体管的阈值电压成对，如此施加至第一选择线与第二选择线的偏压配置选择位于多个阶层一(1/N)部分上的NAND串行。第三组开关晶体管的阈值电压与第四组开关晶体管的阈值电压成对，如此施加至第三选择线与第四选择线的偏压配置选择位于多个阶层一(1/N)部分上的NAND串行。第一选择线及第二选择线选择的NAND串行与第三选择线及第四选择线选择的NAND串行的一交集，是选择位于该多个阶层的特定阶层上的NAND串行。

第一选择线及第二选择线所选择的(1/N)部分阶层，以及第三选择线及第四选择线所选择的(1/N)部分阶层，所产生的交集是选择了多个阶层的一(1/N2)部分。举例而言，若在阈值电压阶层量的N＝4的例子，总数(1/4)的阶层是由第一选择线及第二选择线选择，总数(1/4)的阶层由第三选择线及第四选择线选择，两者的交集选择了占总数(1/16)的阶层，如此一来，在16个阵列阶层中，只有一个阶层会被选择。

本发明的另一方面为一操作一集成电路的方法，包括：施加一偏压配置至多条选择线，该多个选择线电性耦接至包含于一三维存储阵列中包括多个NAND串行的多个阶层中的开关晶体管，该多个开关晶体管具有横越多个阶层而变化的阈值电压的组合，该多个NAND串行包含存储单元及前述开关晶体管；通过施加偏压配置，选择位于该多个阶层中一特定阶层上的多个NAND串行，且不选择位于该多个阶层中除特定阶层外的其他阶层上的多个NAND串行。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1为一三维NAND存储结构的透视图，具有多个NAND串行层以及位于NAND串行中开关晶体管，该多个开关晶体管选择位于一四层三维NAND存储结构中一特定层上的NAND串行。

图2为显示开关晶体管对的阈值电压组合一例的表格，该多个开关晶体管对是位于对应图3所示电路的一四层三维NAND存储结构中不同层的NAND串行内。

图3为对应于图2表格的一电路示意图，显示在一四层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。

图4至图7为对应于图2的表格以及图3的电路示意图的电路示意图，显示在一三维NAND存储结构中，施加于两条选择线的不同的偏压配置是如何选择位于不同的NAND串行层，其中施加于两条选择线的偏压配置是控制位于NAND串行中的两个开关晶体管。

图8为显示开关晶体管对的阈值电压组合一例的表格，该多个开关晶体管对是位于对应图9所示电路的一八层三维NAND存储结构中不同层的NAND串行内。

图9为对应于图8表格的一电路示意图，显示在一八层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。

图10为显示四个一组的开关晶体管的阈值电压组合一例的表格，该多个开关晶体管组是位于对应图11所示电路的一十六层三维NAND存储结构中不同层的NAND串行内。

图11为对应于图10表格的一电路示意图，显示在一十六层三维NAND存储结构中，位于不同层的NAND串行内的四个一组的开关晶体管的阈值电压。

图12至图13为显示开关晶体管对的阈值电压组合例子的表格，该多个开关晶体管对是位于对应图14所示电路的一四层三维NAND存储结构中不同层的NAND串行内。

图14为对应于图12、图13及图15表格的一电路示意图，显示在一四层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。

图15为显示开关晶体管对的阈值电压组合一例的表格，该多个开关晶体管对是位于对应图14所示电路的一四层三维NAND存储结构中不同层的NAND串行内。

图16为根据本发明一实施例的集成电路的方块图。

【主要元件符号说明】

70、71、73、74、76、77、80、82、84：存储单元

72、75、78、85、88、89：开关晶体管

90、91、92、93、94、95：区块选择晶体管

106、107、108、964：位线

159、160、161、162、163：导线

958：阶层译码器

959：串行选择线

960：自对准三维NAND快闪存储阵列

961：列译码器

962：字线

963：行译码器

965：总线

966、968：区块

967：数据总线

969：偏压配置状态机

971：数据输入线

972：数据输出线

974：其他电路

975：集成电路

BL、BLN+1、BLN、BLN-1：位线

GSL：接地选择线

SSL1、SSL2、SSL3、SSL4：串行选择线

Vt、Vt：阈值电压

WL1、WLn-1、WLn：字线

具体实施方式

图1是一绘示两个由存储单元所构成的阶层(1evel)的示意图，各具有以一反及(NAND)形态排列于多个NAND串行中的存储单元。此一形态以一可包含多个阶层及多条字线的立方体代表。图标的立方体包含了三个由存储单元构成的叠层，各个存储单元叠层包含了叠层两个阶层高、一个串行宽的多个NAND串行。

两个存储单元阶层是定义于导线160、161与导电条所形成的第一叠层、第二叠层、第三叠层的交叉点，导线160及161作为字线WLn-1及WLn之用。两个开关晶体管阶层是定义于导线162、163与第一导电条叠层、第二导电条叠层、第三导电条叠层的交叉点，导线162及163作为串行选择线SSL1及SSL2之用。其他实施例具有不同的串行选择线数目，例如具有四条串行选择线。

第一阶层是对应于立方体中一上层，包含位于一导电条上的NAND串行中的存储单元70、71与开关晶体管72、85；位于另一导电条上的NAND串行中的存储单元73、74与开关晶体管75、88；以及位于又一导电条上的NAND串行中的存储单元76、77与开关晶体管78、89。

在此例中，第二阶层对应于立方体中一底层，且包含以一类似于第一阶层的方式排列在NAND串行中的存储单元(例如80、82、84)及开关晶体管。

如图所示，作为字线WLn的导线161包含垂直延伸的部分，以在所有阶层中的导电条间凹沟内的接口区域，将导线161耦接至存储单元(第一阶层中的存储单元71、74、77)。其他导线159、160、162、163亦包含类似的垂直延伸部分。

在此一配置中，开关晶体管对72与85、75与88以及78与89被连接于各自的NAND串行与位线BLN+1、位线BLN、位线BLN-1间。此一配置中，立方体底层同样地具有类似的开关晶体管，连接于各自的NAND串行与位线BLN+1106、位线BLN107、位线BLN-1108间。位线BLN+1106、位线BLN107、位线BLN-1108分别在图1左方、中间及右方，各自连接至导电条叠层中的NAND串行的一端(end)。

区块选择晶体管90-95是排列于NAND串行的另一端，用以将被选择的一立方体内的NAND串行耦接至一参考源(reference source)，例如接地。本例中，作为接地选择线GSL的导线159被耦接至区块选择晶体管90-95的栅极，并可以类似于导线160、161及162的形态形成。在某些实施例中，开关晶体管及区块选择晶体管可使用与存储单元的栅极氧化物相同的介电叠层(dielectric stack)。在其他实施例中，则替代使用一传统的栅极氧化物。此外，可配合设计者的想法调整隧道的长宽，以提供晶体管开关功能。

设定开关晶体管的电压的例子为该多个开关晶体管编制程序(programming)，以及使用例如采用适合的注入物的方法制造开关晶体管。

图2为显示开关晶体管对的阈值电压(Vt)组合一例的表格，该多个开关晶体管对是位于一四层(layer)三维NAND存储结构中不同层的NAND串行内。

图3为对应于图2表格的一电路示意图，显示在一四层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。

位于四层三维NAND存储结构的不同层的NAND串行具有两个串联耦接的开关晶体管。

在此所示的特定阈值电压值仅为举例之用。开关晶体管对是由两条不同的串行选择线所控制，并具有成对的阈值电压，如此施加至该两条不同串行选择线的偏压配置选择由该多个具有相称的阈值电压对的NAND串行层。更一般地说，开关晶体管的阈值电压是由阈值电压组(Vt1、Vt2、Vt3、Vt4)而定，而使Vt1＜Vt2＜Vt3＜Vt4。

NAND存储结构的不同层，其所具有的开关晶体管对是有着如下所述的一相对应的阈值电压对(由SSL1控制的开关晶体管的Vt、由SSL2控制的开关晶体管的Vt)。在NAND存储结构的第一层中，NAND串行中的开关晶体管对是具有阈值电压对(Vt1、Vt4)。在NAND存储结构的第二层中，NAND串行中的开关晶体管对具有阈值电压对(Vt2、Vt3)。在NAND存储结构的第三层中，NAND串行中的开关晶体管对具有阈值电压对(Vt3、Vt2)。在NAND存储结构的第四层中，NAND串行中的开关晶体管对具有阈值电压对(Vt4、Vt1)。

在此所述的三维NAND存储结构内的层，其实体顺序可为自顶层往底层、或自底层往顶层连续。在此所述的三维NAND存储结构内的层，其顺序也可不连续。

图4至图7为对应于图2的表格以及图3的电路示意图的电路示意图，显示在一三维NAND存储结构中，施加于两条选择线的不同的偏压配置是如何选择位于不同的NAND串行层，其中施加于两条选择线的偏压配置是控制位于NAND串行中的两个开关晶体管。

图4中，施加至串行选择线的偏压配置(施加于SSL1的电压、施加于SSL2的电压)为(1V、4V)。施加至SSL1的1V偏压打开位于第1层的开关晶体管。施加至SSL2的4V偏压打开位于所有层的开关晶体管。这些层的交集只有第1层，从而解码第1层。

图5中，施加至串行选择线的偏压配置(施加于SSL1的电压、施加于SSL2的电压)为(2V、3V)。施加至SSL1的2V偏压打开位于第1及第2层的开关晶体管。施加至SSL2的3V偏压打开位于第2、第3及第4层的开关晶体管。这些层的交集只有第2层，从而解码第2层。

图6中，施加至串行选择线的偏压配置(施加于SSL1的电压、施加于SSL2的电压)为(3V、2V)。施加至SSL1的3V偏压打开位于第1、第2及第3层的开关晶体管。施加至SSL2的2V偏压打开位于第3及第4层的开关晶体管。这些层的交集只有第3层，从而解码第3层。

图7中，施加至串行选择线的偏压配置(施加于SSL1的电压、施加于SSL2的电压)为(4V、1V)。施加至SSL1的4V偏压打开位于所有层的开关晶体管。施加至SSL2的1V偏压打开位于第4层的开关晶体管。这些层的交集只有第4层，从而解码第4层。

图8为显示开关晶体管对的阈值电压组合一例的表格，该多个开关晶体管对是位于一八层三维NAND存储结构中不同层的NAND串行内。

图9为对应于图8表格的一电路示意图，显示在一八层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。

位于八层三维NAND存储结构的不同层的NAND串行具有两个串联耦接的开关晶体管。

在此所示的特定阈值电压值仅为举例之用。开关晶体管对是由两条不同的串行选择线所控制，并具有成对的阈值电压，如此施加至该两条不同串行选择线的偏压配置选择由该多个具有相称的阈值电压对的NAND串行所构成的层。更一般地说，开关晶体管的阈值电压是由阈值电压组(Vt1、Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8)而定，而使Vt1＜Vt2＜Vt3＜Vt4＜Vt5＜Vt6＜Vt7＜Vt8。

NAND存储结构的不同层，其所具有的开关晶体管对是有着如下所述的一相对应的阈值电压对(由SSL1控制的开关晶体管的Vt、由SSL2控制的开关晶体管的Vt)。在NAND存储结构的第一层中，NAND串行中的开关晶体管对是具有阈值电压对(Vt1、Vt8)。在NAND存储结构的第二层中，NAND串行中的开关晶体管对具有阈值电压对(Vt2、Vt7)。在NAND存储结构的第三层中，NAND串行中的开关晶体管对具有阈值电压对(Vt3、Vt6)。在NAND存储结构的第四层中，NAND串行中的开关晶体管对具有阈值电压对(Vt4、Vt5)。在NAND存储结构的第五层中，NAND串行中的开关晶体管对具有阈值电压对(Vt5、Vt4)。在NAND存储结构的第六层中，NAND串行中的开关晶体管对具有阈值电压对(Vt6、Vt3)。在NAND存储结构的第七层中，NAND串行中的开关晶体管对具有阈值电压对(Vt7、Vt2)。在NAND存储结构的第八层中，NAND串行中的开关晶体管对具有阈值电压对(Vt8、Vt1)。

在此所述的三维NAND存储结构内的层，其实体顺序可为自顶层往底层、或自底层往顶层连续。在此所述的三维NAND存储结构内的层，其顺序也可不连续。

图10为显示四个一组的开关晶体管的阈值电压组合一例的表格，该多个开关晶体管组是位于一十六层三维NAND存储结构中不同层的NAND串行内。

图11为对应于图10表格的一电路示意图，显示在一八层三维NAND存储结构中，位于不同层的NAND串行内的四个一组的开关晶体管的阈值电压。

位于十六层三维NAND存储结构的不同层的NAND串行具有四个串联耦接的开关晶体管。

在此所示的特定阈值电压值仅为举例之用。四个一组的开关晶体管是由四条不同的串行选择线所控制，并具有四个一组的阈值电压。

更一般地说，开关晶体管的阈值电压是由阈值电压组(Vt1、Vt2、Vt3、Vt4)而定，而使Vt1＜Vt2＜Vt3＜Vt4。

前述由四条不同串行选择线所控制的开关晶体管组，是分成由第一对串行选择线控制的第一开关晶体管对，以及由第二对串行选择线控制的第二开关晶体管对。由于各对开关晶体管与开关晶体管是对应不同的阈值电压分配，在此将分别对两对开关晶体管与开关晶体管进行讨论。

第一开关晶体管对是由第一对串行选择线SSL1与SSL2所控制，而第二开关晶体管对是由第二对串行选择线SSL3与SSL4所控制。

NAND存储结构的不同层，其所具有的第一开关晶体管对是有着如下所述的相对应的第一阈值电压对(由SSL1控制的开关晶体管的Vt、由SSL2控制的开关晶体管的Vt)。在NAND存储结构的第一、第五、第九及第十三层中，NAND串行中的开关晶体管对是具有阈值电压对(Vt1、Vt4)。在NAND存储结构的第二、第六、第十及第十四层中，NAND串行中的开关晶体管对具有阈值电压对(Vt2、Vt3)。在NAND存储结构的第三、第七、第十一及第十五层中，NAND串行中的开关晶体管对具有阈值电压对(Vt3、Vt2)。在NAND存储结构的第四、第八、第十二及第十六层中，NAND串行中的开关晶体管对具有阈值电压对(Vt4、Vt1)。

在此所述的三维NAND存储结构内的层，只要施加至串行选择线SSL1与SSL2的偏压配置选择了占总层数(1/4)的层，其实体分配可根据不同的数学排列而有所不同。

NAND存储结构的不同层，其所具有的第二开关晶体管对是有着如下所述的相对应的第二阈值电压对(由SSL3控制的开关晶体管的Vt、由SSL4控制的开关晶体管的Vt)。在NAND存储结构的第一、第二、第三及第四层中，NAND串行中的开关晶体管对是具有阈值电压对(Vt1、Vt4)。在NAND存储结构的第五、第六、第七及第八层中，NAND串行中的开关晶体管对具有阈值电压对(Vt2、Vt3)。在NAND存储结构的第九、第十、第十一及第十二层中，NAND串行中的开关晶体管对具有阈值电压对(Vt3、Vt2)。在NAND存储结构的第十三、第十四、第十五及第十六层中，NAND串行中的开关晶体管对具有阈值电压对(Vt4、Vt1)。

在此所述的三维NAND存储结构内的层，只要施加至串行选择线SSL3与SSL4的偏压配置选择了占总层数(1/4)的层，其实体分配可根据不同的数学排列而有所不同。

第一选择线SSL1及第二选择线SSL2所选NAND串行((1/4)*16层＝4层)与第三选择线SSL3及第四选择线SSL4所选NAND串行((1/4)*16层＝4层)的一交集，选择了位于多个阶层中一特定阶层上的该多个NAND串行((1/4)*(1/4)*16层＝1层)。

在其他实施例中，第一对选择线不必须是SSL1与SSL2，而可以是其他种串行选择线排列(例如SSL3与SSL4、SSL1与SSL3、SSL2与SSL1)；第二对选择线亦不必须是SSL3与SSL4，而可以是其他种串行选择线排列(例如SSL1与SSL2、SSL2与SSL4、SSL4与SSL3)。

图12-图13及图15对应于图14所示的电路，为显示开关晶体管对的阈值电压组合例子的表格，该多个开关晶体管对是位于一四层三维NAND存储结构中不同层的NAND串行内。相较于图2，图12-图13及图15为更概括性的例子。在图12-图13及图15中，在一选择在线具有逐渐增加的阈值电压的开关晶体管以及在另一选择在线具有逐渐降低的阈值电压的开关晶体管之间，不必须存在阈值电压的对称性。

图12显示由SSL1所控制的开关晶体管，其阈值电压随着层数而增加。图12亦显示由SSL2所控制的开关晶体管，其阈值电压随着层数而降低。

图13显示由SSL1所控制的开关晶体管，其阈值电压随着层数而降低。图13亦显示由SSL2所控制的开关晶体管，其阈值电压随着层数而增加。

在图12及图13中，由SSL1与SSL2所控制的开关晶体管之间，不必须存在阈值电压的对称性。举例而言，Va＝Vw、Vx＝Vb、Vy＝Vc或Vz＝Vd并非必要条件。

图15显示阈值电压阶层的一个特殊例子，在一选择在线具有逐渐增加的阈值电压的开关晶体管以及在另一选择在线具有逐渐降低的阈值电压的开关晶体管之间，不存在阈值电压的对称性。第一组开关阈值电压阶层包含0.5V＜Vt＜1.2V、1.2V＜Vt＜2.2V、2.2V＜Vt＜3V与Vt＞3V；而第二组开关阈值电压阶层包含Vt＞4V、3.2V＜Vt＜4V、2.5V＜Vt＜3.2V与1.5V＜Vt＜2.5V。

图14为对应于图12-图13及图15表格的一电路示意图，显示在一四层三维NAND存储结构中，位于不同层的NAND串行内的开关晶体管对的阈值电压。相较于图3，图14为一更概括性的例子。在图14中，在一选择在线具有逐渐增加的阈值电压的开关晶体管以及在另一选择在线具有逐渐降低的阈值电压的开关晶体管之间，不必须存在阈值电压的对称性。

在其他实施例中，例如图8-图11所示的例子中，在一选择在线具有逐渐增加的阈值电压的开关晶体管以及在另一选择在线具有逐渐降低的阈值电压的开关晶体管之间，不必须存在阈值电压的对称性。

图16为根据本发明一实施例的集成电路的方块图。如同在此所述，集成电路线975包含一自对准三维NAND快闪存储阵列960，是位于一半导体衬底上。一列译码器961被耦接至多条字线962，并沿着自对准三维NAND快闪存储阵列960的列排列。一行译码器963被耦接至多条位线964，沿着自对准三维NAND快闪存储阵列960的行排列，以读取及写入来自自对准三维NAND快闪存储阵列960中存储单元的数据。一阶层译码器958是经由串行选择线959耦接至自对准三维NAND快闪存储阵列960中的多个阶层。阶层译码的执行是通过施加一偏压配置至前述串行选择线。地址是由总线965提供至行译码器963、列译码器961及阶层译码器958。在本例中，位于区块966的感应放大器与数据输入结构是经由数据总线967耦接至行译码器963。数据是自集成电路975的输入输出端、或其他集成电路975内部或外部的数据源，经由数据输入线971，提供至位于区块966的数据输入结构。在此处所述的实施例中，其他电路974包含于集成电路之上，例如为一通用处理器(general-purpose processor)或特殊目的应用电路(special purpose application circuitry)，或提供NAND闪存阵列所支持的单芯片系统功能(system-on-a-chip functionality)的多个模块的组合。数据是自位于区块966的感应放大器，经由数据输出线972，提供至位于集成电路975上的输入输出端、或其他集成电路975内部或外部的数据目标。

本例中以一偏压配置状态机969作为控制器，控制通过位于区块968的一或多个偏压调整电压供应器所产生或提供的偏压配置供应电压的应用，例如电压的读取、擦除、写入、擦除验证(erase verify)以及写入验证(program verify)。亦可使用本发明所属领域中具有通常知识者所熟知的特殊目的逻辑电路(special-purpose logic circuitry)作为控制器。或者，在一实施例中，控制器包括位于相同的集成电路中的一通用处理器，用以执行一计算机程序以控制装置的作业。在又一实施例中，特殊目的逻辑电路与通用处理器的组合可用以作为控制器。

虽然在图式中用以控制开关晶体管的串行选择线彼此相邻，该多个串行选择线也可以不相邻的方法配置，例如在字线一侧具有一或多条选择线，而在字线的另一侧具有一或多条选择线。

在不同的实施例中，字线所存取的存储单元是例如为电荷捕捉存储单元或快闪存储单元的非易失性存储单元，或者是易失性存储单元。在不同的实施例中，由选择线存取的开关晶体管是例如为电荷捕捉存储单元或快闪存储单元的非易失性存储单元，或者是易失性存储单元。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (20)

1.一种集成电路，包括：

一三维存储阵列，包含多个阶层，该多个阶层各自包括NAND串行的二维阵列，该多个NAND串行包含存储单元及开关晶体管，该多个开关晶体管具有横越该多个阶层而变化的阈值电压阶层的组合；

多条选择线，被电性耦接至该多个开关晶体管；以及

控制电路，是施加一偏压配置至该多个选择线，如此而由该多个开关晶体管选择位于该多个阶层中的一特定阶层上的该多个NAND串行，并由该多个开关晶体管不选择位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行。

2.根据权利要求1所述的集成电路，其中由该多个选择线中其中一条所控制的该多个开关晶体管的阈值电压，是依照一开关阈值电压阶层量而定，该开关阈值电压阶层量等于该三维存储阵列中该多个阶层的数量。

3.根据权利要求1所述的集成电路，其中该多条选择线包含两条选择线，电性耦接至该两条选择线的该多个开关晶体管是自位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行辨别出位于该特定阶层上的该多个NAND串行。

4.根据权利要求1所述的集成电路，其中由该多个选择线中其中一条所控制的该多个开关晶体管的阈值电压，是依照一开关阈值电压阶层量而定，该开关阈值电压阶层量等于该三维存储阵列中该多个阶层的数量的平方根。

5.根据权利要求1所述的集成电路，其中该多条选择线包含四条选择线，电性耦接至该四条选择线的该多个开关晶体管是自位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行辨别出位于该特定阶层上的该多个NAND串行。

6.根据权利要求1所述的集成电路，其中耦接至该多个选择线中不同条选择线的该多个开关晶体管的阈值电压，是依照对应的开关阈值电压阶层组而定。

7.根据权利要求1所述的集成电路，其中该多条选择线包含一第一选择线及一第二选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管，以及电性耦接至该第二选择线的一第二组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一开关阈值电压阶层量，

该第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有该开关阈值电压阶层量，且

该三维存储阵列中该多个阶层的一数量是等于该开关阈值电压阶层量。

8.根据权利要求1所述的集成电路，其中该多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管、电性耦接至该第二选择线的一第二组开关晶体管、电性耦接至该第三选择线的一第三组开关晶体管，以及电性耦接至该第四选择线的一第四组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一第一开关阈值电压阶层量，

该第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有该第一开关阈值电压阶层量，

该第三组开关晶体管的阈值电压是依照一第三组开关阈值电压阶层而定，该第三组开关阈值电压阶层具有一第二开关阈值电压阶层量，

该第四组开关晶体管的阈值电压是依照一第四组开关阈值电压阶层而定，该第四组开关阈值电压阶层具有该第二开关阈值电压阶层量，且

该三维存储阵列中该多个阶层的一数量是等于该第一开关阈值电压阶层量与该第二开关阈值电压阶层量的一乘积值。

9.根据权利要求1所述的集成电路，其中该多条选择线包含一第一选择线及一第二选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管，以及电性耦接至该第二选择线的一第二组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是与该第二组开关晶体管的阈值电压成对，该第一组开关晶体管位于为一第一组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，该第一组开关阈值电压阶层为N个依序增加的阈值电压阶层的组合，该第一组开关晶体管的一第一阈值电压与该第二组开关晶体管的一第二阈值电压成对，该第二组开关晶体管位于一第二组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，该第二组开关阈值电压阶层为N个依序降低的阈值电压阶层的组合。

10.根据权利要求1所述的集成电路，其中该多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管、电性耦接至该第二选择线的一第二组开关晶体管、电性耦接至该第三选择线的一第三组开关晶体管，以及电性耦接至该第四选择线的一第四组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压、该第二组开关晶体管的阈值电压、该第三组开关晶体管的阈值电压与该第四组开关晶体管的阈值电压是依照多个对应的开关阈值电压阶层组而定，该多个开关阈值电压阶层组具有N个开关阈值电压阶层，且

该第一组开关晶体管的阈值电压是与该第二组开关晶体管的阈值电压成对，如此施加至该第一选择线与该第二选择线的偏压配置选择位于该多个阶层的一(1/N)部分上的该多个NAND串行，

该第三组开关晶体管的阈值电压是与该第四组开关晶体管的阈值电压成对，如此施加至该第三选择线与该第四选择线的偏压配置选择位于该多个阶层的一(1/N)部分上的该多个NAND串行，且

该第一选择线及该第二选择线选择的该多个NAND串行与该第三选择线及该第四选择线选择的该多个NAND串行的一交集，是选择位于该多个阶层的该特定阶层上的该多个NAND串行。

11.一种操作一集成电路的方法，包括：

施加一偏压配置至多条选择线，该多条选择线电性耦接至位于一三维存储阵列的多个阶层的一特定阶层上的多个NAND串行，该多个NAND串行包括多个存储单元与多个开关晶体管，该多个开关晶体管具有横越该多个阶层而变化的阈值电压阶层的组合；通过施加该偏压配置，选择位于该多个阶层中该特定阶层上的该多个NAND串行，且不选择位于该多个阶层中除该特定阶层外的其他阶层上的多个NAND串行。

12.根据权利要求11所述的方法，其中由该多个选择线中其中一条所控制的该多个开关晶体管的阈值电压，是依照一开关阈值电压阶层量而定，该开关阈值电压阶层量等于该三维存储阵列中该多个阶层的数量。

13.根据权利要求11所述的方法，其中该多条选择线包含两条选择线，电性耦接至该两条选择线的该多个开关晶体管是自位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行辨别出位于该特定阶层上的该多个NAND串行。

14.根据权利要求11所述的方法，其中由该多个选择线中其中一条所控制的该多个开关晶体管的阈值电压，是依照一开关阈值电压阶层量而定，该开关阈值电压阶层量等于该三维存储阵列中该多个阶层的数量的平方根。

15.根据权利要求11所述的方法，其中该多条选择线包含四条选择线，电性耦接至该四条选择线的该多个开关晶体管是自位于该多个阶层中除该特定阶层外的其他阶层上的该多个NAND串行辨别出位于该特定阶层上的该多个NAND串行。

16.根据权利要求11所述的方法，其中耦接至该多个选择线中不同条选择线的该多个开关晶体管的阈值电压，是依照对应的开关阈值电压阶层组而定。

17.根据权利要求11所述的方法其中该多条选择线包含一第一选择线及一第二选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管，以及电性耦接至该第二选择线的一第二组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一开关阈值电压阶层量，

该第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有该开关阈值电压阶层量，且

该三维存储阵列中该多个阶层的一数量是等于该开关阈值电压阶层量。

18.根据权利要求11所述的方法，其中该多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管、电性耦接至该第二选择线的一第二组开关晶体管、电性耦接至该第三选择线的一第三组开关晶体管，以及电性耦接至该第四选择线的一第四组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是依照一第一组开关阈值电压阶层而定，该第一组开关阈值电压阶层具有一第一开关阈值电压阶层量，

该第二组开关晶体管的阈值电压是依照一第二组开关阈值电压阶层而定，该第二组开关阈值电压阶层具有该第一开关阈值电压阶层量，

该第三组开关晶体管的阈值电压是依照一第三组开关阈值电压阶层而定，该第三组开关阈值电压阶层具有一第二开关阈值电压阶层量，

该第四组开关晶体管的阈值电压是依照一第四组开关阈值电压阶层而定，该第四组开关阈值电压阶层具有该第二开关阈值电压阶层量，且

该三维存储阵列中该多个阶层的一数量是等于该第一开关阈值电压阶层量与该第二开关阈值电压阶层量的一乘积值。

19.根据权利要求11所述的方法，其中该多条选择线包含一第一选择线及一第二选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管，以及电性耦接至该第二选择线的一第二组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管以及该第二组开关晶体管中一第二开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压是与该第二组开关晶体管的阈值电压成对，该第一组开关晶体管位于一第一组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，该第一组开关阈值电压阶层为N个依序增加的阈值电压阶层的组合，该第一组开关晶体管的一第一阈值电压与该第二组开关晶体管的一第二阈值电压成对，该第二组开关晶体管位于一第二组开关阈值电压阶层中第i个阈值电压阶层的特定阶层上，该第二组开关阈值电压阶层为N个依序降低的阈值电压阶层的组合。

20.根据权利要求11所述的方法，其中该多条选择线包含一第一选择线、一第二选择线、一第三选择线及一第四选择线，

该多个开关晶体管包含电性耦接至该第一选择线的一第一组开关晶体管、电性耦接至该第二选择线的一第二组开关晶体管、电性耦接至该第三选择线的一第三组开关晶体管，以及电性耦接至该第四选择线的一第四组开关晶体管，

该多个NAND串行包含与该第一组开关晶体管中一第一开关晶体管、该第二组开关晶体管中一第二开关晶体管、该第三组开关晶体管中一第三开关晶体管以及该第四组开关晶体管中一第四开关晶体管串联的多个存储单元，

该第一组开关晶体管的阈值电压、该第二组开关晶体管的阈值电压、该第三组开关晶体管的阈值电压与该第四组开关晶体管的阈值电压是依照多个对应的开关阈值电压阶层组而定，该多个开关阈值电压阶层组具有N个开关阈值电压阶层，且

该第一组开关晶体管的阈值电压是与该第二组开关晶体管的阈值电压成对，如此施加至该第一选择线与该第二选择线的偏压配置选择位于该多个阶层的一(1/N)部分上的该多个NAND串行，

该第三组开关晶体管的阈值电压是与该第四组开关晶体管的阈值电压成对，如此施加至该第三选择线与该第四选择线的偏压配置选择位于该多个阶层的一(1/N)部分上的该多个NAND串行，且

该第一选择线及该第二选择线选择的该多个NAND串行与该第三选择线及该第四选择线选择的该多个NAND串行的一交集，是选择位于该多个阶层的该特定阶层上的该多个NAND串行。

Images