JP2014127220A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014127220A JP2014127220A JP2012286092A JP2012286092A JP2014127220A JP 2014127220 A JP2014127220 A JP 2014127220A JP 2012286092 A JP2012286092 A JP 2012286092A JP 2012286092 A JP2012286092 A JP 2012286092A JP 2014127220 A JP2014127220 A JP 2014127220A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- selection
- nand string
- memory cells
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【課題】NANDストリングとビット線を容易に接続することが可能な半導体記憶装置を提供する。
【解決手段】第1、第2のNANDストリングNS1、NS2は、ビット線BL1に接続され、第1乃至第4の選択用メモリセルSMO,SMEにより一方が選択される。書き込み時、第1乃至第4の選択用メモリセルにより選択された第1のNANDストリングの第1のメモリセルが書き込まれ、次に第2のNANDストリングの前記第1のメモリセルと同時に選択される第2のメモリセルが書き込まれ、次いで、前記第1のNANDストリングの前記第1のメモリセルに隣接する第3のメモリセルが書き込まれ、前記第2のNANDストリングで、前記第3のメモリセルとビット線方向に隣接する第4のメモリセルが書き込まれる。
【選択図】図13
Description
本発明の実施形態は、例えばNANDフラッシュメモリに係わり、2値及び多値データを記憶することが可能な半導体記憶装置に関する。
NANDフラッシュメモリは、ロウ方向に並んだ複数のメモリセルがそれぞれビット線を介して書き込み、及び読み出し用のラッチ回路に接続され、このロウ方向に並んだメモリセルに対して一括して書き込み、又は読み出し動作が行なわれる。
また、NANDフラッシュメモリは、カラム方向に配置された複数のメモリセルのソース、ドレイン拡散層が直列接続されてNANDストリングを構成し、このNANDストリングがビアを介してビット線に接続される。
しかし、近時、素子の微細化に伴い、NANDストリングとビット線を接続するためのビアを形成することが困難になっている。
本実施形態は、NANDストリングとビット線を容易に接続することが可能な半導体記憶装置を提供する。
本実施形態の半導体記憶装置は、複数のメモリセルと第1、第2の選択用メモリセルのソース及びドレイン拡散層が共通接続された第1のNANDストリングと、複数のメモリセルと前記第1の選択用メモリセルと同時に選択され、前記第1の選択用メモリセルと閾値電圧が異なる第3の選択用メモリセルと、前記第2の選択用メモリセルと同時に選択され、前記第2の選択用メモリセルと閾値電圧が異なる第4の選択用メモリセルのソース及びドレイン拡散層が共通接続された第2のNANDストリングと、前記第1、第2のNANDストリングに対応して配置されたビット線と、前記第2のNANDストリングに接続された第1のソース線と、前記第1のNANDストリングに接続された第2のソース線と前記複数のメモリセルのうち、行方向に配置された複数のメモリセルを選択する複数のワード線と、を具備し、書き込み時、前記第1乃至第4の選択用メモリセルにより前記第1のNANDストリングを選択し、前記第1のNANDストリングの前記第1のメモリセルを書き込んだ後、前記第1乃至第4の選択用メモリセルにより前記第2のNANDストリングを選択し、前記第2のNANDストリングの前記第2のメモリセルを書き込んだ後、前記第1のメモリセルのベリファイリード、及び前記第2のメモリセルのベリファイリードを実行し、前記ベリファイリードの結果、メモリセルへの書き込みが不十分の場合、再度、前記第1のNANDストリングの前記第1のメモリセル、及び前記第2のNANDストリングの前記第2のメモリセルを書き込み、次いで、前記第1のNANDストリングの前記第1のメモリセルに隣接する第3のメモリセルが書き込まれ、前記第2のNANDストリングで、前記第3のメモリセルとビット線方向に隣接する第4のメモリセルが書き込まれ、前記ビット線は、前記第1、第2のNANDストリングの間で、前記第1、第2のNANDストリングに接続され、前記第1のNANDストリングの書き込み時、前記第1のソース線を第1の電圧に設定し、前記第2のソース線を前記第1のソース線より低い第2の電圧に設定し、選択されたワード線にプログラム電圧を印加し、前記第2のNANDストリングの書き込み時、前記第1のソース線を前記第2の電圧に設定し、前記第2のソース線を前記第1の電圧に設定し、選択されたワード線にプログラム電圧を印加することを特徴とする。
以下、実施の形態について、図面を参照して説明する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体記憶装置の構成を示すものであり、例えばメモリセルに4値(2ビット)を記憶するNANDフラッシュメモリを示している。
図1は、第1の実施形態に係る半導体記憶装置の構成を示すものであり、例えばメモリセルに4値(2ビット)を記憶するNANDフラッシュメモリを示している。
メモリセルアレイ1は、複数のビット線と複数のワード線と共通ソース線を含み、例えばEEPROMセルからなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。このメモリセルアレイ1には、ビット線を制御するためのビット制御回路2とワード線制御回路6が接続されている。
ビット線制御回路2は、ビット線を介してメモリセルアレイ1中のメモリセルのデータを読み出したり、ビット線を介してメモリセルアレイ1中のメモリセルの状態を検出したり、ビット線を介してメモリセルアレイ1中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路2には、カラムデコーダ3、データ入出力バッファ4が接続されている。ビット線制御回路2内のデータ記憶回路はカラムデコーダ3によって選択される。データ記憶回路に読み出されたメモリセルのデータは、前記データ入出力バッファ4を介してデータ入出力端子5から外部へ出力される。データ入出力端子5は、メモリチップ外部の図示せぬホストに接続される。このホストは例えばマイクロコンピュータにより構成され、前記データ入出力端子5から出力されたデータを受ける。さらに、ホストは、NAND型フラッシュメモリの動作を制御する各種コマンドCMD、アドレスADD、及びデータDTを出力する。ホストからデータ入出力端子5に入力された書き込みデータは、データ入出力バッファ4を介して、カラムデコーダ3によって選択されたデータ記憶回路に供給され、コマンド及びアドレスは制御信号及び制御電圧発生回路7に供給される。
ワード線制御回路6は、メモリセルアレイ1に接続されている。このワード線制御回路6は、メモリセルアレイ1中のワード線を選択し、選択されたワード線に読み出し、書き込みあるいは消去に必要な電圧を印加する。
メモリセルアレイ1、ビット線制御回路2、カラムデコーダ3、データ入出力バッファ4、及びワード線制御回路6は、制御信号及び制御電圧発生回路7に接続され、この制御信号及び制御電圧発生回路7によって制御される。制御信号及び制御電圧発生回路7は、制御信号入力端子8に接続され、ホストから制御信号入力端子8を介して入力される制御信号ALE(アドレス・ラッチ・イネーブル)、CLE(コマンド・ラッチ・イネーブル)、WE(ライト・イネーブル)、RE(リードイネーブル)によって制御される。この制御信号及び制御電圧発生回路7は、データの書き込み時にワード線やビット線の電圧を発生するとともに、後述するように、ウェルに供給される電圧を発生する。制御信号及び制御電圧発生回路7は、例えばチャージポンプ回路のような昇圧回路を含み、プログラム電圧やリード電圧及び消去電圧などの電圧を生成可能とされている。
前記ビット線制御回路2、カラムデコーダ3、ワード線制御回路6、制御信号及び制御電圧発生回路7は書き込み回路、及び読み出し回路を構成している。
図2は、図1に示すメモリセルアレイ1及びビット線制御回路2の構成の一例を示している。メモリセルアレイ1は複数のNANDストリングNSを有している。隣接する例えば2つのNANDストリングは、1つのビット線BL0、BL1、BLi、BLnに接続される。これらビット線BL0、BL1、BLi、BLnは、ビット線制御回路2を構成するデータ記憶回路10にそれぞれ接続される。データ記憶回路10には、アドレス信号(YA0、YA1、YAi、YAn)が供給される。
1つのNANDストリングNSは、例えば128個のメモリセルMCと、第1の選択用メモリセルSMO、第2の選択用メモリセルSME、選択ゲートS1、S2が直列接続されて構成されている。メモリセルMCと、第1の選択用メモリセルSMO、第2の選択用メモリセルSMEは、例えばEEPROMにより構成されている。選択ゲートS2はビット線BL0(BL1、BLi、BLn)に接続され、選択ゲートS1は第1のソース線SRC1(又は第2のソース線SRC2)に接続されている。
各ロウに配置されたメモリセルMCの制御ゲートはワード線WL0〜WL127に共通接続されている。第1の選択用メモリセルSMOの制御ゲートは、セレクト線SGDOに接続され、第2の選択用メモリセルSMEの制御ゲートは、セレクト線SGDEに接続されている。また、選択ゲートS2はセレクト線SGDに共通接続され、選択ゲートS1はセレクト線SGSに共通接続されている。
メモリセルアレイ1は、破線で示すように、複数のブロックを含んでいる。各ブロックは、複数のNANDストリングNSにより構成され、例えばこのブロック単位でデータが消去される。
1つのビット線に接続された2つのNANDストリングNSは、第1、第2の選択用メモリセルSMO、SMEにより1つのNANDストリングが選択され、ビット線に接続される。1つビット線に接続された一方のNANDストリングにおいて、1つのワード線に接続された複数のメモリセル(破線で囲まれた範囲のメモリセル)は、1ページを構成し、他方のNANDストリングにおいて、1つのワード線に接続された残りの複数のメモリセルも1ページを構成する。
データの書き込み、読み出しは、ページ毎に実行される。すなわち、データの書き込み又は読み出し動作時、ロウ方向に配置された複数のメモリセルのうち半数のメモリセルが対応するビット線に接続される。このため、ロウ方向に配置された複数のメモリセルの半数ずつに対して書き込み又は読み出し動作が実行される。
書き込み、読み出し動作において、データ記憶回路10に接続されているビット線BL0o、BL1o、BLio、BLnoは、アドレス(YA0、YA1、YAi、YAn)により選択される。
データの書き込み、読み出しはページ単位で行われる。1セルに1ビット記憶する場合は1ページ、1セルに2ビット記憶する場合は2ページ、1セルに3ビット記憶する場合は3ページ、1セルに4ビット記憶する場合は4ページが用いられる。ページはアドレスによって切り替えられる。
図3は、図2に示すメモリセルアレイ1の一部を示しており、図4は、図3に示す回路のパターンを示している。図3、図4を参照して、例えばビット線BL1に接続されたNANDストリングNS1、NS2の構成についてさらに説明する。他のNANDストリングの構成もNANDストリングNS1、NS2と同様である。
NANDストリングNS1、NS2は、それぞれ例えば128個のメモリセルMCと、第1の選択用メモリセルSMO、第2の選択用メモリセルSME、選択ゲートS1、S2のソース、ドレイン拡散層(AA)が直列接続されて構成されている。NANDストリングNS1、NS2の選択ゲートS2のドレイン拡散層は、連結部11で接続され、この連結部11において、ビア(又は、コンタクトプラグ)V1を介してビット線BL1に接続される。すなわち、ビット線BL1は、ビアV1を介して連結部11において、第1、第2のNANDストリングNS1、NS2に接続される。ビット線BL1は、例えば第1層金属配線層(M1)により構成されている。
また、NANDストリングNS1の選択ゲートS1のソース拡散層は、連結部12により、NANDストリングNS0の選択ゲートS1のソース拡散層に接続され、この連結部12は、第2のソース線SRC2に接続されている。また、NANDストリングNS2の選択ゲートS1のソース拡散層は、連結部13によりNANDストリングNS3の選択ゲートS1のソース拡散層に接続され、この連結部13は、第1のソース線SRC1に接続されている。
図5(a)は、メモリセルMC、第1、第2の選択用メモリセルSMO、SMEの断面図であり、図5(b)は、選択ゲートS1、S2の断面図を示している。図5(a)に示すように、第1、第2の選択用メモリセルSMO、SMEは、データを記憶するメモリセルMCと同様の構造とされている。しかし、メモリセルMCより信頼性を高めるため、第1、第2の選択用メモリセルSMO、SMEのサイズは、メモリセルMCより大きくても良い。また、選択ゲートS1、S2と、第1、第2の選択用メモリセルSMO、SMEの間、第1、第2の選択用メモリセルSMO、SMEとメモリセルMCの間にダミーのセルを配置しても良い。
図6は、NANDフラッシュメモリの断面図を示している。例えばP型半導体基板51内には、N型ウェル領域52、53、54、P型ウェル領域56が形成されている。N型ウェル領域52内にはP型ウェル領域55が形成され、このP型ウェル領域55内にメモリセルアレイ1を構成する低電圧NチャネルトランジスタLVNTrが形成されている。さらに、前記N型ウェル領域53、P型ウェル領域56内に、データ記憶回路10を構成する低電圧PチャネルトランジスタLVPTr、低電圧NチャネルトランジスタLVNTrが形成されている。さらに、基板51内には、ビット線とデータ記憶回路10を接続する高電圧NチャネルトランジスタHVNTrが形成されている。また、N型ウェル領域54内には例えばワード線駆動回路等を構成する高電圧PチャネルトランジスタHVPTrが形成されている。図6に示すように、高電圧トランジスタHVNTr、HVPTrは、低電圧トランジスタLVNTr、LVPTrに比べて例えば厚いゲート絶縁膜を有している。
尚、図6において、第2のソース線SRC2は省略している。
図7は、図6に示す各領域に供給される電圧の例を示している。消去、書き込み(プログラムとも言う)、読み出し(リードとも言う)において、各領域に図7に示すような電圧が供給される。ここで、Veraは、データの消去時に基板に印加される電圧、Vssは接地電圧、Vddは電源電圧である。Vpgmhはデータの書き込み時に、ローデコーダ内のNチャネルMOSトランジスタのゲートに印加される電圧であり、NチャネルMOSトランジスタの閾値電圧分低下せずに、ワード線の書き込み電圧Vpgmを通すための電位である。つまり、ワード線に供給される電圧Vpgm+Vth(Vth:NチャネルMOSトランジスタの閾値電圧)である。Vreadhは読み出し時に、ローデコーダ内のNチャネルMOSトランジスタのゲートに印加される電圧であり、NチャネルMOSトランジスタの閾値電圧分低下せずに、Vreadを通すための電位である。つまり、ワード線に供給される電圧であり、読み出し時にVread+Vth(Vth:NチャネルMOSトランジスタの閾値電圧)である。
その他、データの書き込み時、非選択セルのワード線の供給される電圧としてVpass、データの読み出し時に非選択ワード線に供給される電圧としてVreadがある。
図8、図9は、図2に示すデータ記憶回路10の一例を示している。データ記憶回路10は、図8に示すセンスアンプユニット(SAU)10aと、図9に示すデータ制御ユニット(DCU)10bと、により構成されている。
図8において、センスアンプユニット10aは、複数のNチャネルMOSトランジスタ(以下、NMOSと称す)21〜27と、複数のPチャネルMOSトランジスタ(以下、PMOSと称す)28、29と、トランスファーゲート30、31、ラッチ回路32、及びキャパシタ33とにより構成されている。ラッチ回路32は例えばクロックドインバータ回路32a、32bにより構成されている。
NMOS21の電流通路の一端は、電源Vddが供給されるノードに接続され、他端はトランスファーゲート30、NMOS24、トランスファーゲート31を介して接地されている。NMOS24とトランスファーゲート31の接続ノードにはNMOS25の電流通路の一端が接続されている。このNMOS25の他端は、メモリセルアレイに配置されたビット線BLに接続されている。NMOS21には、NMOS22、23の直列回路が並列接続されている。
また、PMOS28の電流通路の一端は、電源Vddが供給されるノードに接続され、他端はPMOS29を介してラッチ回路32を構成するインバータ回路32aの入力端に接続されるとともに、NMOS26を介して接地されている。このインバータ回路32aと交差接続されたクロックドインバータ回路32bの入力端は、NMOS27を介してデータ制御ユニット(DCU)10bに接続されている。また、PMOS29のゲートは、NMOS22,23の接続ノードに接続され、この接続ノードにキャパシタ33の一端が接続されている。このキャパシタ33の他端にはクロック信号CLKが供給されている。
NMOS21のゲートには信号BLXが供給されている。トランスファーゲート30を構成するNMOSのゲートにはラッチ回路32を構成するインバータ回路32aの出力端の信号LATが供給され、PMOSトランジスタのゲートには、インバータ回路32aの入力端の信号INVが供給されている。NMOS24のゲートには、信号BLCが供給され、NMOS25のゲートには信号BLSが供給されている。
NMOS22のゲートには信号HLLが供給され、NMOS23のゲートには、信号XXLが供給されている。
PMOS28のゲートには信号STBが供給され、NMOS26のゲートにはリセット信号RSTが供給されている。NMOS27のゲートには信号NCOが供給されている。
上記センスアンプユニットの動作について概略的に説明する。
(書き込み動作)
メモリセルにデータを書き込む場合、先ず、信号STBがハイレベル(以下、Hレベルと記す)、リセット信号RSTが一旦Hレベルとされ、ラッチ回路32がリセットされてLATがHレベル、信号INVがローレベル(以下、Lレベルと記す)とされる。
メモリセルにデータを書き込む場合、先ず、信号STBがハイレベル(以下、Hレベルと記す)、リセット信号RSTが一旦Hレベルとされ、ラッチ回路32がリセットされてLATがHレベル、信号INVがローレベル(以下、Lレベルと記す)とされる。
この後、信号NCOがHレベルとされ、データ制御ユニット10bからデータが取り込まれる。このデータが書き込みを示すLレベル(“0”)である場合、信号LATがLレベル,信号INVがHレベルとなる。また、データが非書き込みを示すHレベル(“1”)である場合、ラッチ回路32のデータは変わらず、LATがHレベル、信号INVがLレベルに保持される。
次いで、信号BLX、BLC、BLSをHレベルとすると、ラッチ回路の信号LATがLレベル、信号INVがHレベル(書き込み)の場合、トランスファーゲート30がオフ、トランスファーゲート31がオンしてビット線BLはVssとなる。この状態において、ワード線がプログラム電圧Vpgmとなると、メモリセルにデータが書き込まれる。
一方、ラッチ回路32において、信号LATがHレベル、信号INVがLレベル(非書き込み)の場合、トランスファーゲート30がオン、トランスファーゲート31がオフであるため、ビット線BLはVddに充電される。このため、ワード線がVpgmとなった場合、セルのチャネルが高い電位にブーストされるため、メモリセルにデータが書き込まれない。
(読み出し動作、プログラムベリファイ読み出し動作)
メモリセルからデータを読み出す場合、先ず、セット信号RSTが一旦Hレベルとされ、ラッチ回路32がリセットされ、信号LATがHレベル、信号INVがLレベルとされる。この後、信号BLS、BLC、BLX、HLL、XXLが所定の電圧とされ、ビット線BLが充電される。これとともに、キャパシタ33のNodeがVddに充電される。ここで、メモリセルの閾値電圧が読み出しレベルより高い場合、メモリセルはオフ状態であり、ビット線はHレベルに保持される。つまり、NodeはHレベルに保持される。また、メモリセルの閾値電圧が読み出しレベルより低い場合、メモリセルはオン状態となり、ビット線BLの電荷が放電される。このため、ビット線BLはLレベルとなる。このため、NodeはLレベルとなる。
メモリセルからデータを読み出す場合、先ず、セット信号RSTが一旦Hレベルとされ、ラッチ回路32がリセットされ、信号LATがHレベル、信号INVがLレベルとされる。この後、信号BLS、BLC、BLX、HLL、XXLが所定の電圧とされ、ビット線BLが充電される。これとともに、キャパシタ33のNodeがVddに充電される。ここで、メモリセルの閾値電圧が読み出しレベルより高い場合、メモリセルはオフ状態であり、ビット線はHレベルに保持される。つまり、NodeはHレベルに保持される。また、メモリセルの閾値電圧が読み出しレベルより低い場合、メモリセルはオン状態となり、ビット線BLの電荷が放電される。このため、ビット線BLはLレベルとなる。このため、NodeはLレベルとなる。
次いで、信号STBがLレベルされると、メモリセルがオンしている場合、NodeはLレベルであるため、PMOS29がオンし、ラッチ回路32の信号INVがHレベル、信号LATがLレベルとなる。一方、メモリセルがオフしている場合、ラッチ回路32の信号INVがLレベル、信号LATがHレベルに保持される。
この後、信号NCOがHレベルとされると、NMOS27がオンし、ラッチ回路32のデータがデータ制御ユニット10bへ転送される。
書き込み動作後、メモリセルの閾値電圧を検証するプログラムベリファイ動作は、上記読み出し動作とほぼ同様である。
図9は、データ制御ユニット(DCU)10bの一例を示している。
図9に示すデータ制御ユニット10bは、演算回路40と複数のデータラッチ回路ADL、BDL、XDL、及びNMOS41により構成されている。
演算回路40は、バス(以下、IBUSと記す)と、IBUSの両端に接続され、相補的に動作するトランスファーゲート42、43と、IBUSのデータをラッチするラッチ回路44、このラッチ回路44のデータに応じてデータラッチ回路ADL、BDL、XDLのレベルを設定する設定回路45とにより構成されている。
トランスファーゲート42は、相補的な信号CONDと信号CONSにより動作し、センスアンプユニットSAU10aのバス(SBUSと記す)とIBUSを接続する。トランスファーゲート43は、相補的な信号CONSと信号CONDにより動作し、IBUSとデータラッチ回路ADL、BDL、XDLが接続されたバス(以下、DBUSと記す)とを接続する。トランスファーゲート42がオンのとき、トランスファーゲート43はオフであり、トランスファーゲート42のオフのとき、トランスファーゲート43がオンである。
ラッチ回路44は、複数のPMOS46〜49と、複数のNMOS50〜56及びインバータ回路68により構成されている。PMOS46とNMOS50のゲートにはセット信号SETが供給され、PMOS48のゲートにはリセット信号RESTが供給されている。NMOS53のゲートには信号IFHが供給され、NMOS55のゲートには信号IFLが供給されている。NMOS54のゲートはインバータ回路68を介してIBUSに接続され、NMOS56のゲートはIBUSに接続されている。
設定回路45は、PMOS57〜60と、NMOS61〜64により構成されている。PMOS57のゲート及びNMOS61のゲートには、信号FAILが供給されている。この信号FAILは、ラッチ回路44の一方の出力端としてのPMOS47とNMOS51の接続ノードの信号である。PMOS59とNMOS63のゲートには、信号MTCHが供給されている。この信号MTCHは、ラッチ回路44の他方の出力端としてのPMOS49とNMOS52の接続ノードの信号である。さらに、PMOS58のゲートには信号M2HBが供給され、PMOS60のゲートには信号F2HBが供給されている。NMOS62のゲートにはF2Lが供給され、NMOS64のゲートには信号M2Lが供給されている。
データラッチ回路ADL、BDL、XDLは、同一の構成であり、ラッチ回路66と、このラッチ回路66をDBUSに接続するトランスファーゲート65と、により構成されている。各トランスファーゲート65は、信号BLCA、BLCA_B、BLCB、BLCB_B、BLCX、BLCX_Bにより制御されている。データラッチ回路XDLは、NMOS41を介して外部のIOに接続される。NMOS41のゲートには信号CSLが供給されている。
データ制御ユニット10bは、前述したように、書き込みデータを保持するとともに読み出し時に、メモリセルから読み出されたデータを保持する。
データ入出力バッファ6から供給された例えば2ビットの書き込みデータは、データラッチ回路XDLを介して、例えばデータラッチ回路ADL、BDLに1ビットずつラッチされる。
図9に示す演算回路40は、データラッチ回路ADL、BDLのデータに対してANDやOR、排他的NOR等の演算を実行することが可能である。例えばANDの場合、データラッチ回路ADL、BDLに保持されたデータがDBUS及びIBUSに出力される。この場合、データラッチ回路ADL、BDLに保持されたデータが共に“1”である場合のみ、IBUSがHレベルとなり、その他の場合、Lレベルとなる。すなわち、非書き込み時だけIBUSが“1”となり、書き込み時、IBUSが“0”となる。このデータを、SBUSを介し、図8に示すセンスアンプユニット10aに転送することで、書き込みが行われる。
演算回路40の動作は種々変形可能であり、例えば1つの論理演算も種々の制御方法が適用可能であり、必要に応じて制御方法を変えることが可能である。
図10(a)(b)は、2ビット、4値における第1、第2ページ書き込み後のメモリセルのデータと、閾値電圧と、ベリファイレベルと、読み出しレベルを示している。
図10(a)に示すように、消去動作によりメモリセルのデータは“11”の閾値電圧となる。第1ページのデータが書き込まれることより、メモリセルは、消去状態のまま、又はレベルLMVに書き込まれ、メモリセルのデータは“11”又は“10”の閾値電圧となる。
図10(b)に示すように、第2ページのデータが書き込まれることにより、メモリセルは、消去状態のまま、AV、BV、CVのいずれかのレベルに書き込まれ、メモリセルのデータは“11”、“01”、“00”、“10”の閾値となる。書き込み時のベリファイレベルは、データリテンションマージンを持たせるため、読み出し時のレベルより若干高いレベルに設定されている。図10(a)(b)において、読み出しレベルは“LMR、AR、BR、CR”、ベリファイ読み出しレベルは“LMV、AV、BV、CV”で表している。
(消去シーケンス)
図11、図12を参照して、本実施形態に係る消去シーケンスについて説明する。
図11、図12を参照して、本実施形態に係る消去シーケンスについて説明する。
消去動作において、先ず、選択フロック(BLK)の全ワード線WL0〜WL127と、第1、第2の選択用メモリセルに接続されたセレクト線SGDO、SGDEが0Vに設定され、非選択ブロックの全ワード線、セレクト線SGDO、SGDEがフローテイング状態に設定され、メモリセルアレイ1が形成されたウェルが消去電圧VERAに設定される。これにより、選択ブロック内のメモリセル及び第1、第2の選択用メモリセルSMO、SMEが全て消去状態となる(ST11)。
この後、選択ブロック内の各ビット線に接続された2つNANDストリングのうちの一方を任意に選択可能とするため、第1の選択用メモリセルSMOと第2の選択用メモリセルSMEが選択的に書き込まれる。
例えば図12に示す1つのビット線BL1に接続された2つNANDストリングを第1のNANDストリングNS1、第2のNANDストリングNS2と定義した場合、第1のNANDストリングNS1の第1の選択用メモリセルSMOを書き込み状態、第2の選択用メモリセルSMEを非書き込み状態に設定し、第2のNANDストリングNS2の第1の選択用メモリセルSMOを非書き込み状態、第2の選択用メモリセルSMEを書き込み状態に設定する。
具体的には、先ず、選択ブロック内の第2のNANDストリングNS2の第2の選択用メモリセルSMEを選択的に書き込み、閾値電圧を上昇させる。この時、第1の選択用メモリセルSMOは非書き込みとする。また、第1のNANDストリングNS1の第1の選択用メモリセルSMO及び第2の選択用メモリセルSMEも非書き込みとする(ST12)。このため、第1のソース線SRC1は、例えばVss(接地電圧)、第2のソース線SRC2はVdd(電源電圧)、セレクト線SGDはVss、セレクト線SGSはVSGD(Vdd+Vth、VthはNMOSトランジスタの閾値電圧)、第2の選択用メモリセルSMEに接続されたセレクト線SGDEはVpgm(プログラム電圧)、第1の選択用メモリセルSMOに接続されたセレクト線SGDOはVpass(中間電圧)、全てのワード線WL0〜WL127はVpassにそれぞれ設定され、第2の選択用メモリセルSMEが書き込まれる。
次に、選択ブロック内の第1のNANDストリングNS1の第1の選択用メモリセルSMOを選択的に書き込み、閾値電圧を上昇させる。この時、第2の選択用メモリセルSMEは非書き込みとする。第2のNANDストリングNS2の第1の選択用メモリセルSMO、及び第2の選択用メモリセルSMEも非書き込みとする(ST13)。このため、第1のソース線SRC1はVdd、第2のソース線SRC2はVss、セレクト線SGDはVss、セレクト線SGSはVSGD、第2の選択用メモリセルSMEに接続されたセレクト線SGDEはVpass、第1の選択用メモリセルSMOに接続されたセレクト線SGDOはVpgm、全てのワード線WL0〜WL127はVpassにそれぞれ設定され、第1の選択用メモリセルSMOが書き込まれる。
書き込まれた第2のNANDストリングNS2の第2の選択用メモリセルSME、及び第1のNANDストリングNS1の第1の選択用メモリセルSMOの閾値電圧は、例えば図10(a)に示す閾値レベル“LMV”以上に設定される。
図12において、破線で囲まれた第1、第2の選択用メモリセルSMO、SMEは、書き込み状態であり、それ以外の第1、第2の選択用メモリセルSMO、SMEは、非書き込み状態(消去状態)である。すなわち、第1、第2の選択用メモリセルSMO、SMEは、ロウ方向に沿って、2つずつ交互に書き込まれている。
このように第1、第2の選択用メモリセルSMO、SMEの閾値電圧を設定することにより、セレクト線SGDO、SGDEの電位によって、1つのビット線に接続された2つのNANDストリングの一方を選択することができる。
本実施形態では、選択ブロックの消去時に選択用メモリセルを消去し、この後、書き込み動作を行っているが、出荷前の工程で、全ブロックの選択メモリセルに書き込み動作を行い所定のメモリセルの閾値電圧に設定し、出荷後のブロック消去時には、選択メモリセルの閾値は消去しないようにすることも可能である。このようにすると、各ブロック消去時に選択用メモリセルの書き込み動作を省くことができる。
さらに、このように出荷前の工程で、全ブロックの選択メモリセルを書き込んで所定の閾値電圧に設定し、出荷後のブロック消去時には、選択メモリセルの閾値電圧は消去しないようにした場合において、各ブロック消去時に選択メモリセルの閾値電圧を調べ、閾値電圧が所定のレベルではない場合、選択メモリセルを消去して書き込み、選択メモリセルの閾値電圧を所定の閾値レベルに設定しても良い。
(プログラムシーケンス)
上記のように、消去シーケンスが完了した後、メモリセルに対してデータの書き込みが可能となる。データの書き込みは、第1、第2のソース線SRC1、SRC2に近いワード線WL0からビット線に近いワード線WL127へ順に実行される。
上記のように、消去シーケンスが完了した後、メモリセルに対してデータの書き込みが可能となる。データの書き込みは、第1、第2のソース線SRC1、SRC2に近いワード線WL0からビット線に近いワード線WL127へ順に実行される。
また、1つのビット線に接続された2つのNANDストリングの一方が選択されてデータが書き込まれる。ここでは、図12に示すNANDストリングNS0、NS1、NS4、NS5…に含まれるメモリセルを奇数番目のメモリセル、NANDストリングNS2、NS3…に含まれるメモリセルを偶数番目のメモリセルと定義する。
図13は、1つのメモリセルに2ビットを書き込む場合のプログラムシーケンスを概略的に示している。
書き込みは、隣接するメモリセルのカップリング容量を考慮して実行される。このため、先ず、ワード線WL0に接続された偶数番目(NS2,NS3…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST21)。プログラムシーケンスは、データの書き込み(プログラム)、及び書き込みベリファイ(プログラムベリファイリード)を含んでいる。書き込み後、書き込みベリファイが行われ、書き込みが不十分である場合、再度書き込みが行われ、書き込み及び書き込みベリファイを繰り返すことにより、メモリセルに所定の閾値電圧が設定される。
次いで、ワード線WL0に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST22)。この後、隣接するワード線WL1に接続された偶数番目(NS2,NS3…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST23)。次に、ワード線WL1に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST24)。
この後、ワード線WL0に接続された偶数番目(NS2,NS3…)のメモリセルに対して第2ページのプログラムシーケンスが実行される(ST25)。次いで、ワード線WL0に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルに対して第2ページのプログラムシーケンスが実行される(ST26)。この後、ワード線WL2に接続された偶数番目(NS2,NS3…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST27)。さらに、ワード線WL2に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルに対して第1ページのプログラムシーケンスが実行される(ST28)。このようにして、書き込みが制御される。
尚、図13は、1つのメモリセルに2ビットを記憶する場合について示しているが、1つのメモリセルに1ビットを記憶する場合、例えば、図13に示すステップST21〜ST24の書き込みに続き、ステップ27に示すワード線WL2に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルに対して第1ページのプログラムシーケンスが実行される。つまり、図13の第2ページの書き込みを飛ばして、第1ページのみ書き込みを行う。
このような動作により、1つのメモリセルに1ビットを書き込むことができる。
(ワード線WL0に接続された偶数番目(NS2,NS3…)のメモリセルの書き込みシーケンス)
図14は、ワード線WL0に接続された偶数番目(NS2,NS3…)のメモリセルの書き込みシーケンスの例を示している。
図14は、ワード線WL0に接続された偶数番目(NS2,NS3…)のメモリセルの書き込みシーケンスの例を示している。
メモリセルに書き込まれるデータの内、1ページ分のデータは、図9に示すデータ記憶回路10を構成するデータラッチ回路XDLに記憶される。
先ず、選択ブロック内の全NANDストリングが充電される(ST21−1)。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDE、SGDOはVON(書き込み状態の第1、第2の選択用メモリセルSMO、SMEをオン状態とすることができる電圧、例えばVread)、ビット線はVddに、それぞれ設定される。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDE、SGDOはVON(書き込み状態の第1、第2の選択用メモリセルSMO、SMEをオン状態とすることができる電圧、例えばVread)、ビット線はVddに、それぞれ設定される。
次に、偶数番目のメモリセルを含む書き込み対象NANDストリングがビット線に接続される(ST21−2)。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDEはVON、セレクト線、SGDOはVOFF(書き込み状態の第1、第2の選択用メモリセルSMOをオフ状態とする電圧、例えばVss)に、それぞれ設定される。ビット線は、書き込みデータが“1”である場合Vdd、書き込みデータが“0”である場合、Vssに設定される。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDEはVON、セレクト線、SGDOはVOFF(書き込み状態の第1、第2の選択用メモリセルSMOをオフ状態とする電圧、例えばVss)に、それぞれ設定される。ビット線は、書き込みデータが“1”である場合Vdd、書き込みデータが“0”である場合、Vssに設定される。
この後、第1ソース線SRC1がVthD(例えばデプレションタイプのNMOSトランジスタの閾値電圧)、第2のソース線SRC2がVddにそれぞれ設定され、ワード線WL0にプログラム電圧Vpgmが印加され、非選択のワード線にVpassが印加される(ST21−3)。このようにして、ワード線WL0に接続された偶数番目のメモリセルにデータが書き込まれる。この後、図示せぬプログラムベリファイが実行され、目的の閾値電圧より低い場合、再度書き込み動作が実行される。
(ワード線WL0に接続された奇数番目(NS0,NS1,NS4,NS5…)のメモリセルの書き込みシーケンス)
一方、図15は、ワード線WL0に接続された奇数番目のメモリセルの書き込みシーケンスの例を示している。
一方、図15は、ワード線WL0に接続された奇数番目のメモリセルの書き込みシーケンスの例を示している。
先ず、偶数番目のメモリセルの書き込みと同様に、選択ブロック内の全NANDストリングが充電される(ST22−1)。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDE、SGDOはVON、ビット線はVddに、それぞれ設定される。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDE、SGDOはVON、ビット線はVddに、それぞれ設定される。
次に、奇数番目のメモリセルを含む書き込み対象NANDストリングがビット線に接続される(ST22−2)。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDEはVOFF、セレクト線、SGDOはVONに、それぞれ設定される。ビット線は、書き込みデータが“1”である場合、Vddに設定され、書き込みデータが“0”である場合、Vssに設定される。
この場合、セレクト線SGDはVSGD、セレクト線SGSはVss、セレクト線SGDEはVOFF、セレクト線、SGDOはVONに、それぞれ設定される。ビット線は、書き込みデータが“1”である場合、Vddに設定され、書き込みデータが“0”である場合、Vssに設定される。
この後、第1ソース線SRC1がVthD(例えばデプレションタイプのNMOSトランジスタの閾値電圧)、第2のソース線SRC2がVddにそれぞれ設定され、ワード線WL0にプログラム電圧Vpgmが印加され、非選択のワード線にVpassが印加される(ST22−3)。このようにして、ワード線WL0に接続された奇数番目のメモリセルにデータが書き込まれる。この後、図示せぬプログラムベリファイが実行され、目的の閾値電圧より低い場合、再度書き込み動作が実行される。
(プログラムシーケンスの変形例)
図13に示すプログラムシーケンスの場合、偶数番目のメモリセルが書き込まれた後、奇数番目のメモリセルが書き込まれるため、先に書き込んだ偶数番目のメモリセルの閾値電圧が変動する可能性がある。
図13に示すプログラムシーケンスの場合、偶数番目のメモリセルが書き込まれた後、奇数番目のメモリセルが書き込まれるため、先に書き込んだ偶数番目のメモリセルの閾値電圧が変動する可能性がある。
図16は、1つのメモリセルに2ビットを書き込む場合のプログラムシーケンスの変形例を示すものである。
この変形例は、1つのプログラムシーケンスにおいて、偶数番目(NS2,NS3,…)のメモリセルのプログラムと、奇数番目(NS0,NS1,NS4,…)のメモリセルのプログラムと、偶数番目(NS2,NS3,…)のメモリセルのプログラムベリファイリード、及び奇数番目(NS0,NS1,NS4,…)のメモリセルのプログラムベリファイリードを実行し、書き込み後、書き込みベリファイを行い書き込みが不十分の場合再度書き込みが行われ、書き込み及び書き込みベリファイを繰り返すことにより所定の閾値電圧に1つのワード線のデータを書き込んだ後、次のワード線のプログラムシーケンスを実行している。
この変形例は、1つのプログラムシーケンスにおいて、偶数番目(NS2,NS3,…)のメモリセルのプログラムと、奇数番目(NS0,NS1,NS4,…)のメモリセルのプログラムと、偶数番目(NS2,NS3,…)のメモリセルのプログラムベリファイリード、及び奇数番目(NS0,NS1,NS4,…)のメモリセルのプログラムベリファイリードを実行し、書き込み後、書き込みベリファイを行い書き込みが不十分の場合再度書き込みが行われ、書き込み及び書き込みベリファイを繰り返すことにより所定の閾値電圧に1つのワード線のデータを書き込んだ後、次のワード線のプログラムシーケンスを実行している。
すなわち、ワード線WL0に接続されたメモリセルに対して第1ページの上記プログラムシーケンスが実行され(ST31)、この後、ワード線WL1に接続されたメモリセルに対して第1ページの上記プログラムシーケンスが実行される(ST32)。次に、ワード線WL0に接続されたメモリセルに対して第2ページの上記プログラムシーケンスが実行され(ST33)、この後、ワード線WL2に接続されたメモリセルに対して第1ページの上記プログラムシーケンスが実行される(ST34)。さらに、ワード線WL1に接続されたメモリセルに対して第2ページの上記プログラムシーケンスが実行される(ST35)。
このようなプログラムシーケンスとすることにより、メモリセルの閾値電圧の変動を防止することが可能である。
尚、図16は、1つのメモリセルに2ビットを書き込む場合のプログラムシーケンスを示しているが、1つのメモリセルに1ビットを書き込む場合、例えば、図16に示すステップST31、ST32が実行された後、ステップST34に示すワード線WL2に接続されたメモリセルに対して第1ページの上記プログラムシーケンスが実行される。
このような動作により、1つのメモリセルに1ビットを書き込むことができる。
(読み出し動作)
図17(a)(b)は、読み出し動作を示している。
図17(a)(b)は、読み出し動作を示している。
読み出しは、書き込み動作と同様に、ワード線に接続された偶数番目のメモリセルと、奇数番目のメモリセルが別々に読み出される。
図17(a)に示すように、偶数番目のメモリセルのデータを読み出す場合、セレクト線SGDと、セレクト線SGSはVSG、セレクト線SGDEはVON、セレクト線SGDOはVOFFに設定され、ビット線に所定の電位VBLが印加される。さらに、第1、第2のソース線SRC1、SRC2は共にVSRC(例えば1V)に設定される。また、選択ワード線は、図10(a)(b)に示すように、読み出すデータに従って、読み出しレベル“LMR”“AR”、“BR”、“CR”のいずれかに設定される。また、非選択のワード線はVreadに設定され、読み出し動作が実行される(ST41)。
メモリセルの閾値電圧がワード線のレベルより低い場合は、メモリセルがオンとなり、ビット線の電位はローレベルとなり、メモリセルの閾値電圧がワード線のレベルより高い場合、メモリセルはオフとなり、ビット線の電位はハイレベルに保持される。このビット線の電圧がデータ記憶回路10により読み出される。
一方、奇数番目のメモリセルのデータを読み出す場合、セレクト線SGDと、セレクト線SGSはVSG、セレクト線SGDEはVOFF、セレクト線SGDOはVONに設定され、ビット線に所定の電位VBLが印加される。さらに、第1、第2のソース線SRC1、SRC2は共にVSRCに設定される。また、選択ワード線は、図10(a)(b)に示すように、読み出すデータに従って、読み出しレベル“LMR”“AR”、“BR”、“CR”のいずれかに設定される。また、非選択のワード線はVreadに設定され、読み出し動作が実行される(ST42)。
上記のようにして、偶数番目、及び奇数番目のメモリセルのデータが読み出される。
上記第1の実施形態によれば、隣接する2つのNANDストリングは1つのビアによりビット線に接続されている。このため、ビアの数を削減することができ、セルが微細化された場合においても、隣接する2つのNANDストリングをビット線に接続することが可能である。
また、各NANDストリングは、それぞれ第1、第2の選択用メモリセルSMO、SMEを有している。このため、第1、第2の選択用メモリセルSMO、SMEにより隣接する2つのNANDストリングのうち一方を選択状態、他方を非選択状態とすることができ、2つのNANDストリングの一方又は他方を選択することができる。
さらに、隣接する2つのNANDストリングのうち一方のNANDストリングは第1のソース線に接続され、他方のNANDストリングは第2のソース線に接続されている。このため、隣接する2つのNANDストリングの第1、第2の選択用メモリセルSMO、SMEを選択的に書き込むことができる。
また、図13に示すように、第1、第2のNANDストリングNS1、NS2を交互に選択し、ソース線SRC1、SRC2側のメモリセルから順次書き込んでいる。このため、メモリセルの閾値電圧の変動を防止することが可能である。
(第2の実施形態)
図18は、第2の実施形態を示している。第2の実施形態は、消去シーケンスの変形例を示すものである。
図18は、第2の実施形態を示している。第2の実施形態は、消去シーケンスの変形例を示すものである。
上記第1の実施形態は、消去動作の後に、選択ブロック内の第1、第2の選択用メモリセルSMO、SMEを書き込んだが、ベリファイ動作は行っていなかった。
第2の実施形態は、第1、第2の選択用メモリセルSMO、SMEの書き込み後、ベリファイ動作を行い、第1、第2の選択用メモリセルSMO、SMEの閾値電圧がベリファイレベルに達するまで、書き込み及びベリファイを繰り返すことにより、第1、第2の選択用メモリセルSMO、SMEの閾値電圧分布を狭くする。
すなわち、図18のように、選択ブロックを消去し(ST51)、第2の選択用メモリセルSMOが書き込まれる(ST52)。この後、ベリファイリードが実行される(ST53)。次いで、読み出されたデータに基づき、書き込みが十分であるかベリファイされる(ST54)。このベリファイの結果、書き込みが不十分の第2の選択用メモリセルSMEがある場合、その第2の選択用メモリセルSMEが再度書き込まれる(ST52)。このようにして、ベリファイの結果がOKとなるまで、ステップST52、ST53、ST54の動作が繰り返される。
具体的には、ステップST52において、第1のソース線SRC1がVss、第2のソース線SRC2がVdd、セレクト線SGDがVss、セレクト線SGSがVSGDに設定される。さらに、セレクト線SGDEにより選択されるメモリセルが接続されるビット線がローレベル、セレクト線SGDOにより選択されるメモリセルが接続されるビット線がハイレベルに設定される。
この後、セレクト線SGSがVSGDからVssに設定され、セレクト線SGDがVssから約0.6Vに設定され、ビット線BLがVssに設定される。この後、非書き込みとするセレクト線SGDEに対応するビット線をVssからVdd(データ“1”)に設定すると、このビット線に接続された第2の選択用メモリセルSGDEがオンし、電位Vddが非書き込みとされた第1の選択用メモリセルSGDOのドレインに供給される。
この後、セレクト線SGDが約0.6VからVssに設定された後、セレクト線SGDEがVpgm、セレクト線SGDOがVpass、全てのワード線WL0〜WL127がVpassに設定される。すると、セレクト線SGDEに接続された第2の選択用メモリセルSMEのみ書き込まれる。
この後、ステップST53において、第2の選択用メモリセルSMEがベリファイリードされる。ベリファイリードのシーケンスは、リード動作と同じである。
次いで、ステップST54において、ベリファイリードの結果が判別され、書き込みが不十分の第2の選択用メモリセルSMEが書き込まれる。
この後、第2の選択用メモリセルSMEと同様にして、第1の選択用メモリセルSMOの書き込み(ST55)、ベリファイリード(ST56)、ベリファイリードの結果が判別され(ST57)、この判別の結果、書き込みが不十分な第1の選択用メモリセルSMOがある場合、ステップST55、ST56、ST57が繰り返される。
上記第2の実施形態によれば、第1の選択用メモリセルSMO、第2の選択用メモリセルSMEの書き込み後、ベリファイリードを行い、書き込み不十分な第1又は第2の選択用メモリセルSMO、SMEが有る場合、これらのセルが再度書き込まれる。このため、第1、第2の選択用メモリセルSMO、SMEの閾値電圧の分布を狭めることができ、第1、第2の選択用メモリセルSMO、SMEを確実に選択することが可能である。
(第3の実施形態)
図19、図20は、第3の実施形態を示している。
図19、図20は、第3の実施形態を示している。
第1、第2の実施形態は、第1、第2の選択用メモリセルSMO、SME、セレクト線SGDO、SGDE、第1、第2のソース線SRC1、SRC2を設け、消去後、第1、第2の選択用メモリセルSMO、SMEを選択的に書き込むことにより、ワード線に接続された偶数番目、奇数番目のメモリセルを選択可能とした。
これに対して、第3の実施形態は、図19、図20に示すように、第1、第2の選択用メモリセルSMO、SME、セレクト線SGDO、SGDE、及び第1、第2のソース線SRC1、SRC2を用いず、ビット線とNANDストリングを接続する選択ゲートS2として第1、第2の選択ゲートS21、S22と、これら第1、第2の選択ゲートS21、S22に接続された第1、第2のセレクト線SGD1、SGD2を設け、さらに、1つのソース線SRCを設けている。
例えばビット線BL1に隣接する2つのNANDストリングNS1、NS2は、それぞれの第1の選択ゲートS21、S21のドレイン拡散層を接続する連結部71において、ビット線に接続される。また、例えばビット線BL2に隣接する2つのNANDストリングNS3、NS4は、それぞれの第1の選択ゲートS21、S21のドレイン拡散層を接続する連結部72において、ビット線BL2に接続される。
一方、セルソースとしてのソース線SRCとNANDストリングNS1、NS2を接続する2つの選択ゲートS1、S1のソース拡散層は、連結部73において接続されている。この連結部73は、ソース線SRCに接続されている。また、ソース線SRCとNANDストリングNS3、NS4を接続する2つの選択ゲートS1、S1のソース拡散層は、連結部74において接続されている。この連結部74は、ソース線SRCに接続されている。
各NANDストリングに設けられた第1、第2の選択ゲートS21、S22は、イオン注入によりエンハンスメントタイプ(Eタイプ)と、デプレションタイプ(Dタイプ)に設定される。すなわち、図19、図20に示す破線で囲まれた第1、第2の選択ゲートS21、S22は、Eタイプであり、それ以外の第1、第2の選択ゲートS21、S22は、Dタイプである。
さらに、図19、図20に示す破線は、イオン注入に用いるマスクの開口を示している。第1の開口A1は、第1の選択ゲートS21に対応し、第2の開口A2は、第2の選択ゲートS22に対応している。第1の開口A1は、隣接するブロックの第1の選択ゲートS21にも対応し、第2の開口A2より大きな面積を有している。
第1、第2のセレクト線SGD1、SGD2に接続された複数の第1、第2の選択ゲートS21、S22に注目した場合、第1のセレクト線SGD1に接続された複数の第1の選択ゲートS21は、ロウ方向に向かって、Dタイプと、Eタイプが2つずつ交互に配置されている。また、第2のセレクト線SGD2に接続された複数の第2の選択ゲートS22は、ロウ方向に向かって、Eタイプと、Dタイプが2つずつ交互に配置されている。
一方、例えばビット線BL1に接続された2つのNANDストリングNS1、NS2に含まれる複数の第1、第2の選択ゲートS21、S22に注目すると、NANDストリングNS1の第1の選択ゲートS21はDタイプであり、第2の選択ゲートS22はEタイプである。また、NANDストリングNS2の第1の選択ゲートS21はEタイプであり、第2の選択ゲートS22はDタイプである。
上記構成において、第1のセレクト線SGD1をローレベル、第2のセレクト線SGD2をハイレベルに設定することにより、第2のセレクト線SGD2に接続されたEタイプの第2の選択ゲートS22がオンとなる。また、第1のセレクト線SGD1に接続されたDタイプの第1の選択ゲートS21はオン状態であるため、NANDストリングNS1がビット線BL1に接続され、NANDストリングNS4がビット線BL2に接続される。
また、第1のセレクト線SGD1をハイレベル、第2のセレクト線SGD2をローレベルに設定することにより、第1のセレクト線SGD1に接続されたEタイプの第1の選択ゲートS21がオンとなる。また、第2のセレクト線SGD2に接続されたDタイプの第2の選択ゲートS22はオン状態であるため、NANDストリングNS2がビット線BL1に接続され、NANDストリングNS3がビット線BL2に接続される。
このように、DタイプとEタイプの第1、第2の選択ゲートS21、S22を配置することにより、第1、第2のセレクト線SGD1、SGD2により、1つのビット線に接続された2つのNANDストリングの一方、又は他方を選択的にビット線に接続することができる。
上記第3の実施形態によれば、隣接するNANDストリングNS1、NS2のドレイン拡散層を連結部71により接続し、隣接するNANDストリングNS3、NS4のドレイン拡散層を連結部72により接続し、連結部71においてビット線BL1を接続し、連結部72においてビット線BL2を接続している。このため、素子が微細化された場合においても、ビット線コンタクトの数の増加を防止できる。
しかも、第1のセレクト線SGD1に接続された複数の第1の選択ゲートS21と、第2のセレクト線SGD2に接続された複数の第2の選択ゲートS22をロウ方向に2つずつ交互にDタイプと、Eタイプに設定し、1つのビット線に接続された2つのNANDストリングを選択するための第1の選択ゲートS21と第2の選択ゲートS22を交互にDタイプと、Eタイプに設定している。このため、消去後、第1の選択ゲートS21と第2の選択ゲートS22を書き込むことなく、1つのビット線に接続された2つのNANDストリングを選択することができる。したがって、消去シーケンスを簡略化することができる。
(第4の実施形態)
図21、図22は、第4の実施形態を示している。
図21、図22は、第4の実施形態を示している。
上記第3の実施形態の場合、第1、第2の選択ゲートS21、S22は、マスクを用いたイオン注入により、EタイプとDタイプに設定している。前述したように、第2の選択ゲートS22用の第2の開口A2は、第1の選択ゲートS21用の第1の開口A1に比べて面積が小さい。このため、リソグラフ工程が増加し、製造コストが増加する。
そこで、図21、図22に示すように、第4の実施形態は、1つのビット線に接続された2つのNANDストリングのうち、一方のNANDストリングの第1の選択ゲートS21をEタイプとし、その他の第1の選択ゲートS21、第2の選択ゲートS22は全てDタイプとする。
さらに、図21、図22に示すように、セレクト線SGDOに接続された第1の選択用メモリセルSMOが設けられる。この第1の選択用メモリセルSMOは、第1、第2の実施形態のように、消去後、ロウ方向に2つずつ書き込まれ、閾値電圧が設定される。図21、図22において、破線で囲まれた第1の選択用メモリセルSMOは、書き込まれたメモリセルを示している。すなわち、1つのビット線に接続された2つのNANDストリングのうち、第1の選択ゲートS21がEタイプに設定されていないNANDストリングの第1の選択用メモリセルSMOが書き込まれる。
この構成において、セレクト線SGD1をハイレベル、セレクト線SGD2、SGDOをローレベルに設定すると、Eタイプの第1の選択ゲートS21がオンとなり、書き込まれている第1の選択用メモリセルSMOがオフとなる。このため、NANDストリングNS2がビット線BL1に接続され、NANDストリングNS3がビット線BL2に接続される。
また、セレクト線SGD1をローレベル、セレクト線SGD2、SGDOをハイレベルに設定すると、Eタイプの第1の選択ゲートS21がオフとなり、書き込まれている第1の選択用メモリセルSMOがオンとなる。このため、NANDストリングNS1がビット線BL1に接続され、NANDストリングNS4がビット線BL2に接続される。
上記第4の実施形態によれば、第2の選択ゲートS22用の開口A2が不要となるため、リソグラフ工程を簡略化でき、製造コストを低減することが可能である。
また、ソース線の数を1つに削減することができるため、チップの面積を削減することが可能である。
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…メモリセルアレイ、MC…メモリセル、BL、BL0、BL1、BLi、BLn…ビット線、NS、NS0〜NS3…NANDストリング、SMO…第1の選択用メモリセル(選択用メモリセル)、SME…第2の選択用メモリセル、S1、S2…選択ゲート、SRC…ソース線、SRC1、SRC2…第1、第2のソース線。
Claims (6)
- 複数のメモリセルと第1、第2の選択用メモリセルのソース及びドレイン拡散層が共通接続された第1のNANDストリングと、
複数のメモリセルと前記第1の選択用メモリセルと同時に選択され、前記第1の選択用メモリセルと閾値電圧が異なる第3の選択用メモリセルと、前記第2の選択用メモリセルと同時に選択され、前記第2の選択用メモリセルと閾値電圧が異なる第4の選択用メモリセルのソース及びドレイン拡散層が共通接続された第2のNANDストリングと、
前記第1、第2のNANDストリングに対応して配置されたビット線と、
前記第2のNANDストリングに接続された第1のソース線と、
前記第1のNANDストリングに接続された第2のソース線と
前記複数のメモリセルのうち、行方向に配置された複数のメモリセルを選択する複数のワード線と、を具備し、
書き込み時、前記第1乃至第4の選択用メモリセルにより前記第1のNANDストリングを選択し、前記第1のNANDストリングの前記第1のメモリセルを書き込んだ後、前記第1乃至第4の選択用メモリセルにより前記第2のNANDストリングを選択し、前記第2のNANDストリングの前記第2のメモリセルを書き込んだ後、前記第1のメモリセルのベリファイリード、及び前記第2のメモリセルのベリファイリードを実行し、前記ベリファイリードの結果、メモリセルへの書き込みが不十分の場合、再度、前記第1のNANDストリングの前記第1のメモリセル、及び前記第2のNANDストリングの前記第2のメモリセルを書き込み、次いで、前記第1のNANDストリングの前記第1のメモリセルに隣接する第3のメモリセルが書き込まれ、前記第2のNANDストリングで、前記第3のメモリセルとビット線方向に隣接する第4のメモリセルが書き込まれ、
前記ビット線は、前記第1、第2のNANDストリングの間で、前記第1、第2のNANDストリングに接続され、
前記第1のNANDストリングの書き込み時、前記第1のソース線を第1の電圧に設定し、前記第2のソース線を前記第1のソース線より低い第2の電圧に設定し、選択されたワード線にプログラム電圧を印加し、
前記第2のNANDストリングの書き込み時、前記第1のソース線を前記第2の電圧に設定し、前記第2のソース線を前記第1の電圧に設定し、選択されたワード線にプログラム電圧を印加することを特徴とする半導体記憶装置。 - 複数のメモリセルと第1、第2の選択用メモリセルのソース及びドレイン拡散層が共通接続された第1のNANDストリングと、
複数のメモリセルと前記第1の選択用メモリセルと同時に選択され、前記第1の選択用メモリセルと閾値電圧が異なる第3の選択用メモリセルと、前記第2の選択用メモリセルと同時に選択され、前記第2の選択用メモリセルと閾値電圧が異なる第4の選択用メモリセルのソース及びドレイン拡散層が共通接続された第2のNANDストリングと、
前記第1、第2のNANDストリングに対応して配置されたビット線と、
前記第2のNANDストリングに接続された第1のソース線と、
前記第1のNANDストリングに接続された第2のソース線と
前記複数のメモリセルのうち、行方向に配置された複数のメモリセルを選択する複数のワード線と、を具備し、
書き込み時、前記第1乃至第4の選択用メモリセルにより選択された第1のNANDストリングの第1のメモリセルが書き込まれ、次に第2のNANDストリングの前記第1のメモリセルと同時に選択される第2のメモリセルが書き込まれ、次いで、前記第1のNANDストリングの前記第1のメモリセルに隣接する第3のメモリセルが書き込まれ、前記第2のNANDストリングで、前記第3のメモリセルと同時に選択される第4のメモリセルが書き込まれることを特徴とする半導体記憶装置。 - 複数のメモリセルと第1、第2の選択用メモリセルのソース及びドレイン拡散層が共通接続された第1のNANDストリングと、
複数のメモリセルと前記第1の選択用メモリセルと同時に選択され、前記第1の選択用メモリセルと閾値電圧が異なる第3の選択用メモリセルと、前記第2の選択用メモリセルと同時に選択され、前記第2の選択用メモリセルと閾値電圧が異なる第4の選択用メモリセルのソース及びドレイン拡散層が共通接続された第2のNANDストリングと、
前記第1、第2のNANDストリングに対応して配置されたビット線と、
前記第2のNANDストリングに接続された第1のソース線と、
前記第1のNANDストリングに接続された第2のソース線と
前記複数のメモリセルのうち、行方向に配置された複数のメモリセルを選択する複数のワード線と、を具備し、
書き込み時、前記第1乃至第4の選択用メモリセルにより前記第1のNANDストリングを選択し、前記第1のNANDストリングの前記第1のメモリセルを書き込んだ後、前記第1乃至第4の選択用メモリセルにより前記第2のNANDストリングを選択し、前記第2のNANDストリングの前記第2のメモリセルを書き込んだ後、前記第1のメモリセルのベリファイリード、及び前記第2のメモリセルのベリファイリードを実行し、前記ベリファイリードの結果、メモリセルへの書き込みが不十分の場合、再度、前記第1のNANDストリングの前記第1のメモリセル、及び前記第2のNANDストリングの前記第2のメモリセルを書き込み、
前記ビット線は、前記第1、第2のNANDストリングの間で、前記第1、第2のNANDストリングに接続されることを特徴とする半導体記憶装置。 - 前記第1のNANDストリングの書き込み時、前記第1のソース線を第1の電圧に設定し、前記第2のソース線を前記第1のソース線より低い第2の電圧に設定し、選択されたワード線にプログラム電圧を印加することを特徴とする請求項2又は3記載の半導体記憶装置。
- 前記第2のNANDストリングの書き込み時、前記第1のソース線を前記第2の電圧に設定し、前記第2のソース線を前記第1の電圧に設定し、選択されたワード線にプログラム電圧を印加することを特徴とする請求項4記載の半導体記憶装置。
- 前記ビット線は、前記第1、第2のNANDストリングの間で、前記第1、第2のNANDストリングに接続されることを特徴とする請求項2記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012286092A JP2014127220A (ja) | 2012-12-27 | 2012-12-27 | 半導体記憶装置 |
TW102126368A TWI540581B (zh) | 2012-12-27 | 2013-07-23 | Semiconductor memory device |
CN201310375757.4A CN103903649A (zh) | 2012-12-27 | 2013-08-26 | 半导体存储装置 |
US14/023,202 US9224476B2 (en) | 2012-12-27 | 2013-09-10 | Semiconductor memory device including a NAND string |
US14/950,775 US9558828B2 (en) | 2012-12-27 | 2015-11-24 | Semiconductor memory device including a NAND string |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012286092A JP2014127220A (ja) | 2012-12-27 | 2012-12-27 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014127220A true JP2014127220A (ja) | 2014-07-07 |
Family
ID=50994922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012286092A Pending JP2014127220A (ja) | 2012-12-27 | 2012-12-27 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9224476B2 (ja) |
JP (1) | JP2014127220A (ja) |
CN (1) | CN103903649A (ja) |
TW (1) | TWI540581B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299438B2 (en) * | 2013-06-12 | 2016-03-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20160012916A1 (en) * | 2014-07-10 | 2016-01-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device and memory system |
WO2016031023A1 (ja) * | 2014-08-28 | 2016-03-03 | 株式会社 東芝 | 半導体記憶装置 |
JP2018085160A (ja) * | 2016-11-25 | 2018-05-31 | 東芝メモリ株式会社 | 半導体装置およびその動作方法 |
JP6856400B2 (ja) | 2017-02-20 | 2021-04-07 | キオクシア株式会社 | 半導体記憶装置及びメモリシステム |
US11621039B2 (en) | 2018-08-03 | 2023-04-04 | Kioxia Corporation | Semiconductor memory device, memory system, and write method |
US10943651B2 (en) | 2018-08-03 | 2021-03-09 | Toshiba Memory Corporation | Semiconductor memory device, memory system, and write method |
KR20200076524A (ko) * | 2018-12-19 | 2020-06-29 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US10885987B2 (en) * | 2018-12-20 | 2021-01-05 | Micron Technology, Inc. | Reading even data lines or odd data lines coupled to memory cell strings |
US11776596B2 (en) * | 2019-11-11 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and method for operating data processing device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035166A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体集積回路装置 |
JP2009205764A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | 半導体記憶装置 |
US20100097862A1 (en) * | 2008-10-20 | 2010-04-22 | Samsung Electronics Co., Ltd. | Flash memory devices with memory cells strings including dummy transistors with selective threshold voltages |
US20100110792A1 (en) * | 2008-10-30 | 2010-05-06 | Lutze Jeffrey W | Pair bit line programming to improve boost voltage clamping |
US20120224424A1 (en) * | 2011-03-04 | 2012-09-06 | Nam-Jae Lee | Nonvolatile memory device, method for fabricating the same, and method for operating the same |
US20130114345A1 (en) * | 2011-11-08 | 2013-05-09 | Changhyun LEE | Nonvolatile memory device and driving method thereof |
US20130148427A1 (en) * | 2011-12-13 | 2013-06-13 | Macronix International Co., Ltd. | Z-Direction Decoding for Three Dimensional Memory Array |
US20140254269A1 (en) * | 2013-03-11 | 2014-09-11 | Sandisk Technologies Inc. | Non-volatile storage with shared bit lines and flat memory cells |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3890647B2 (ja) * | 1997-01-31 | 2007-03-07 | ソニー株式会社 | 不揮発性半導体記憶装置 |
JP3447939B2 (ja) | 1997-12-10 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体メモリ及びデータ読み出し方法 |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
JP2006041174A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5065594B2 (ja) * | 2005-12-23 | 2012-11-07 | 株式会社東芝 | 半導体記憶装置 |
KR101569894B1 (ko) * | 2008-11-12 | 2015-11-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
-
2012
- 2012-12-27 JP JP2012286092A patent/JP2014127220A/ja active Pending
-
2013
- 2013-07-23 TW TW102126368A patent/TWI540581B/zh active
- 2013-08-26 CN CN201310375757.4A patent/CN103903649A/zh active Pending
- 2013-09-10 US US14/023,202 patent/US9224476B2/en active Active
-
2015
- 2015-11-24 US US14/950,775 patent/US9558828B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035166A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体集積回路装置 |
US20070036000A1 (en) * | 2005-07-27 | 2007-02-15 | Hiroyuki Kutsukake | Semiconductor integrated circuit device |
JP2009205764A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | 半導体記憶装置 |
US20090316478A1 (en) * | 2008-02-28 | 2009-12-24 | Hiroyuki Kutsukake | Semiconductor memory device |
US20100097862A1 (en) * | 2008-10-20 | 2010-04-22 | Samsung Electronics Co., Ltd. | Flash memory devices with memory cells strings including dummy transistors with selective threshold voltages |
US20100110792A1 (en) * | 2008-10-30 | 2010-05-06 | Lutze Jeffrey W | Pair bit line programming to improve boost voltage clamping |
US20120224424A1 (en) * | 2011-03-04 | 2012-09-06 | Nam-Jae Lee | Nonvolatile memory device, method for fabricating the same, and method for operating the same |
US20130114345A1 (en) * | 2011-11-08 | 2013-05-09 | Changhyun LEE | Nonvolatile memory device and driving method thereof |
US20130148427A1 (en) * | 2011-12-13 | 2013-06-13 | Macronix International Co., Ltd. | Z-Direction Decoding for Three Dimensional Memory Array |
US20140254269A1 (en) * | 2013-03-11 | 2014-09-11 | Sandisk Technologies Inc. | Non-volatile storage with shared bit lines and flat memory cells |
Also Published As
Publication number | Publication date |
---|---|
TW201426754A (zh) | 2014-07-01 |
US20160078941A1 (en) | 2016-03-17 |
US9558828B2 (en) | 2017-01-31 |
US20140185383A1 (en) | 2014-07-03 |
CN103903649A (zh) | 2014-07-02 |
TWI540581B (zh) | 2016-07-01 |
US9224476B2 (en) | 2015-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540581B (zh) | Semiconductor memory device | |
JP5150245B2 (ja) | 半導体記憶装置 | |
US7366018B2 (en) | Semiconductor memory device capable of setting a negative threshold voltage | |
TW202115735A (zh) | 半導體記憶裝置 | |
JP5095802B2 (ja) | 半導体メモリ | |
JP2014157650A (ja) | 半導体記憶装置 | |
US10026484B2 (en) | High-speed readable semiconductor storage device | |
JP2009158079A (ja) | 不揮発性半導体記憶装置 | |
JP2010009722A (ja) | 半導体記憶装置 | |
JP2012027966A (ja) | 不揮発性半導体記憶装置 | |
JP2013122799A (ja) | 不揮発性半導体記憶装置 | |
JP2007299438A (ja) | 半導体記憶装置 | |
JP6114796B1 (ja) | 不揮発性記憶装置のためのセンス回路及び不揮発性記憶装置 | |
JP2006080157A (ja) | 半導体記憶装置 | |
KR101393772B1 (ko) | 반도체 기억 장치 | |
JP2012133834A (ja) | 不揮発性半導体記憶装置 | |
JP2011253579A (ja) | 半導体記憶装置 | |
JP2012169002A (ja) | 半導体記憶装置 | |
US20140269096A1 (en) | Non-volatile semiconductor memory device and method of programming the same | |
JP5081755B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
JP4794231B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009301681A (ja) | 不揮発性半導体記憶装置とその制御方法 | |
JP2012133854A (ja) | 半導体記憶装置 | |
JP2012169008A (ja) | 半導体記憶装置 | |
JP2007122845A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |