CN106935261A - 一种存储单元的编程方法 - Google Patents
一种存储单元的编程方法 Download PDFInfo
- Publication number
- CN106935261A CN106935261A CN201511006136.4A CN201511006136A CN106935261A CN 106935261 A CN106935261 A CN 106935261A CN 201511006136 A CN201511006136 A CN 201511006136A CN 106935261 A CN106935261 A CN 106935261A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- voltage
- type trap
- program
- magnitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000007689 inspection Methods 0.000 claims description 5
- 230000006399 behavior Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储单元的编程方法,该包括:接收编程指令;根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压;检验存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,直至编程成功。本发明实施例提供的一种存储单元的编程方法,在接收到编程指令后,根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压,通过在每次对所述存储单元编程失败后,改变施加到存储单元P型阱上的电压值,提高了对所述存储单元的编程速度。
Description
技术领域
本发明实施例涉及存储技术领域,具体涉及一种存储单元的编程方法。
背景技术
非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片,兼有随机存储器(Random Access Memory,RAM)和只读存储器(Read-Only Memory,ROM)的优点,数据掉电不会丢失,是一种可在系统进行电擦写的存储器,同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的,每个储存单元存储一位数据,多个存储单元构成页,多个页组成块,正是由于该特殊的物理结构,在nor flash/nand flash中是以页为单位进行读/写(编程操作)数据,以块为单位进行擦除数据的。
在Flash芯片中,一个存储单元可看作为一个金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。图1是一种常见的MOSFET结构图,包括栅极20、源极21、漏极22、P型阱23、N型阱25、P型硅半导体衬底26以及隧穿氧化层24,其相互间的连接为:P型硅半导体衬底26扩散出两个N型区,P型阱23上方覆盖一层隧穿氧化层24,最后在N型区上方通过腐蚀的方法做成两个孔,通过金属化的方法分别在绝缘层上及两个孔内做成三个电极:栅极20、源极21和漏极22,源极21和漏极22分别对应两个N型区且栅极20为存储单元的字线,漏极22为存储单元的位线。进一步的,栅极20又包括控制栅极201、多晶硅层间电介质202(Inter-Poly Dielectric,IPD)、浮动栅极203,且浮动栅极203可以存储电荷。当对一个存储单元进行编程操作时,现有的方法是,给存储单元的衬底上的P阱接0V电压,分别给栅极20加大约9V的电压、源极21接0V以及漏极22加大约5V的电压,此时,会有电流从漏极22流向源极21,电子从源极21流向漏极22的途中,会有一部分流向浮动栅极203,当浮动栅极203中的电子达到一定数量时,此存储单元就被编程成功,即此存储单元被成功写0。但是,由于Flash芯片制作工艺的问题,会有一些存储单元很难被编程成功,为了保证编程的正确性,现有的解决方法通常采用增加编程次数的方法,但是却以牺牲编程速度为代价。
因此,有必要设计一种新的存储单元的编程方法,以提高编程速度。
发明内容
本发明提供一种存储单元的编程方法,以提高编程速度。
该方法包括:
接收编程指令;
根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压;
检验存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,直至编程成功。
示例性的,根据编程指令向存储单元施加编程电压,包括:
所述向存储单元的栅极、源极和漏极施加的编程电压分别为9V、0V和5V。
示例性的,所述负电压为:-0.5V、-0.75V或者-1V。
进一步的,向存储单元的P型阱上施加负电压之前,还包括:将存储单元的源极与存储单元的P型阱短接。
示例性的,改变施加到存储单元P型阱上的电压值,包括:
将施加到存储单元P型阱上的电压值降低设定电压值。
优选的,所述设定电压值为-0.1V或者-0.05V。
示例性的,所述检验存储单元的当前状态是否为已经编程成功,具体为:
检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功。
进一步的,在改变施加到存储单元P型阱上的电压值之前,还包括:
通过编程计数器对编程失败的次数进行累计;
判断所述编程计数器中的数值是否为设定的最大值,若是,则结束此次编程操作,否则执行改变施加到存储单元P型阱上的电压值的操作。
示例性的,所述设定的最大值为小于或者等于64的正整数。
本发明实施例提供的一种存储单元的编程方法,在接收到编程指令后,根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压,开始对存储单元进行编程操作,之后检验存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,直至编程成功,通过在每次对所述存储单元编程失败后,改变施加到存储单元P型阱上的电压值,提高了对所述存储单元的编程速度。
附图说明
图1是Flash芯片中一种作为存储单元的金属氧化物半导体场效晶体管的结构图;
图2是本发明实施例一中的一种存储单元的编程方法流程图;
图3是本发明实施例二中的一种存储单元的编程方法流程图;
图4是本发明实施例三中的一种存储单元的编程方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2为本发明实施例一提供的一种存储单元的编程方法流程图,本实施例可适用于对一些很难被编程成功的存储单元进行编程操作。参加图2,本实施例提供的存储单元的编程方法具体包括如下步骤:
S110、接收编程指令。
通过编写程序代码可以控制flash存储器进行三大主要操作,分别是读操作、写操作和擦除操作,其中,写操作又被称作编程操作,即完成对存储单元的写0操作;上述步骤中接收编程指令具体是指接收对某个存储单元的写0操作指令。
S120、根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压。
需要说明的是,对一个存储单元进行编程操作的过程是:通过向存储单元的栅极、源极以及漏极上施加相应的电压,来产生从存储单元的漏极流向源极的电流,当电子从存储单元的源极流向漏极的途中,会有一部分流向存储单元的浮动栅极,当浮动栅极中的电子达到一定数量时,此存储单元就被编程成功,即此存储单元被成功写0。通过提高施加到存储单元的栅极和漏极上的电压,可以提高电子流向存储单元浮动栅极的速度,从而提高编程速度,但是此种方法需要同时改变施加到存储单元的栅极和漏极上的电压,操作步骤繁琐,本实施例中的技术方案是通过向存储单元的P型阱上施加负电压,因此,施加到存储单元的栅极和漏极上的有效电压值增大了,也提高了电子流向存储单元浮动栅极的速度,从而提高了编程速度,此时只需改变施加到存储单元的P型阱上的一个电压值,就可以达到提高存储单元的编程速度的目的,操作简单。
优选的,根据编程指令向存储单元施加编程电压,包括:
所述向存储单元的栅极、源极和漏极施加的编程电压分别为9V、0V和5V。本领域技术人员都知道,施加到存储单元的栅极上的电压值9V以及施加到存储单元的漏极上的电压值5V是优选的典型数值,并不限定是9V和5V,还可以是9V附近的任意数值,比如8.9V等,或者5V附近的任意数值,比如5.1V等。
示例性的,向存储单元的P型阱上施加负电压,可以是-0.5V、-0.75V或者-1V。
S130、检验存储单元的当前状态是否为已经编程成功,若是,执行步骤S140结束当前编程操作,否则执行步骤S150改变施加到存储单元P型阱上的电压值,并返回执行步骤S130,直至编程成功。
当给所述存储单元施加编程电压后,也就开始了对所述存储单元的编程操作,随后开始检验存储单元的当前状态是否为已经编程成功,即所述存储单元是否被写0,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,目的是为了提高施加到存储单元的栅极和漏极上的有效电压值,从而提高电子流向存储单元的浮动栅极的速度,使浮动栅极中的电子尽快达到一定数量,使此存储单元尽快被编程成功。
示例性的,检验存储单元的当前状态是否为已经编程成功,具体为:
检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功。
检验存储单元的当前状态是否为已经编程成功的操作,实质上是对存储单元进行了一次读操作,当从存储单元的源极流向漏极的电流值大于预设电流值时,此时认为存储单元的浮动栅极上没有足够的电子,此时存储单元的状态为1,也就是处于可编程的状态,说明此次编程操作失败,存储单元没有被成功写0;当从存储单元的源极流向漏极的电流值小于预设电流值时,即认为编程成功,存储单元被成功写0。优选的,所述预设电流值可以为20μA或者30μA,当然还可以是其他数值,需要根据各flash芯片的制作工艺的不同而变化。
S140、结束当前编程操作。
S150、改变施加到存储单元P型阱上的电压值,并返回执行步骤S130。
示例性的,改变施加到存储单元P型阱上的电压值,包括:
将施加到存储单元P型阱上的电压值降低设定电压值。
优选的,所述设定电压值为-0.1V或者-0.05V。
例如,施加到存储单元P型阱上的初始负电压值为-0.5V,通过检验存储单元的当前状态为编程失败,则将施加到存储单元P型阱上的电压值降低设定电压值,设定电压值取-0.1V,此时施加到存储单元P型阱上的电压值为-0.6V,继续执行步骤S130,直至编程成功。需要说明的是,向存储单元的P型阱上施加的负电压根据不同的flash芯片的制作工艺的不同而不相同。
本发明实施例提供的一种存储单元的编程方法,在接收到编程指令后,根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压,开始对存储单元进行编程操作,之后检验存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,直至编程成功,通过在每次对所述存储单元编程失败后,改变施加到存储单元P型阱上的电压值,提高了对所述存储单元的编程速度。
实施例二
图3为本发明实施例二提供的一种存储单元的编程方法流程图,本实施例在实施例一的基础上进行进一步优化,在向存储单元的P型阱上施加负电压之前,增加了将存储单元的源极与存储单元的P型阱短接的操作,这样优化的好处是,可以进一步提高编程速度。参加图3,本实施例提供的存储单元的编程方法具体包括如下步骤:
S210、接收编程指令。
S220、根据编程指令向存储单元施加编程电压。
S230、将存储单元的源极与存储单元的P型阱短接。
S240、向存储单元的P型阱上施加负电压。
S250、检验存储单元的当前状态是否为已经编程成功,若是,执行步骤S260结束当前编程操作,否则执行步骤S270改变施加到存储单元P型阱上的电压值,并返回执行步骤S250,直至编程成功。
S260、结束当前编程操作。
S270、改变施加到存储单元P型阱上的电压值,并返回执行步骤S250。
本发明实施例提供的一种存储单元的编程方法,在实施例一的基础上,通过在向存储单元的P型阱上施加负电压之前,增加将存储单元的源极与存储单元的P型阱短接的操作,达到了进一步提高对所述存储单元的编程速度的目的。
实施例三
图4为本发明实施例三提供的一种存储单元的编程方法流程图,本实施例在上述实施例的基础上进行进一步优化,增加了对编程失败的次数进行累计的操作,这样优化的好处是,避免了对一些存储单元进行无限制地编程操作,使整个程序陷入死循环。参加图4,本实施例提供的存储单元的编程方法具体包括如下步骤:
S310、接收编程指令。
S320、根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压;
S330、检验存储单元的当前状态是否为已经编程成功,若是,执行步骤S340结束当前编程操作,否则执行步骤S350。
S340、结束当前编程操作。
S350、通过编程计数器对编程失败的次数进行累计。
S360、判断所述编程计数器中的数值是否为设定的最大值,若是,则执行步骤S340结束此次编程操作,否则执行步骤S370。
优选的,所述设定的最大值为小于或者等于64的正整数,当然,本领域的技术人员都知道,所述设定值并不限于某一个或者某一些固定数值,需要根据实际操作情况以及flash芯片的制作工艺选定合适的数值。
S370、改变施加到存储单元P型阱上的电压值,并返回执行步骤S330,直至编程成功。
由于flash芯片制作工艺的问题,会有一个或者多个存储单元很难被编程成功甚至根本就不能被编程成功,此时如果不对编程失败的次数进行累计,并设定允许的最大失败次数,那么系统会一直循环编程操作,陷入死循环的状态。
本发明实施例提供的一种存储单元的编程方法,在上述实施例的基础上,通过增加对编程失败的次数进行累计的操作,当对某一个存储单元的编程失败次数累计超过设定的最大值时,则放弃对此存储单元的编程,直接结束当前的编程操作,避免了对某些存储单元进行无限制地编程操作,使整个程序陷入死循环。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种存储单元的编程方法,其特征在于,包括:
接收编程指令;
根据编程指令向存储单元施加编程电压,并且向存储单元的P型阱上施加负电压;
检验存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则改变施加到存储单元P型阱上的电压值,直至编程成功。
2.根据权利要求1所述的方法,其特征在于,根据编程指令向存储单元施加编程电压,包括:
所述向存储单元的栅极、源极和漏极施加的编程电压分别为9V、0V和5V。
3.根据权利要求1所述的方法,其特征在于,所述负电压为:-0.5V、-0.75V或者-1V。
4.根据权利要求1所述的方法,其特征在于,向存储单元的P型阱上施加负电压之前,还包括:将存储单元的源极与存储单元的P型阱短接。
5.根据权利要求1所述的方法,其特征在于,改变施加到存储单元P型阱上的电压值,包括:
将施加到存储单元P型阱上的电压值降低设定电压值。
6.根据权利要求5所述的方法,其特征在于,所述设定电压值为-0.1V或者-0.05V。
7.根据权利要求1所述的方法,其特征在于,所述检验存储单元的当前状态是否为已经编程成功,具体为:
检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功。
8.根据权利要求1所述的方法,其特征在于,在改变施加到存储单元P型阱上的电压值之前,还包括:
通过编程计数器对编程失败的次数进行累计;
判断所述编程计数器中的数值是否为设定的最大值,若是,则结束此次编程操作,否则执行改变施加到存储单元P型阱上的电压值的操作。
9.根据权利要求8所述的方法,其特征在于,所述设定的最大值为小于或者等于64的正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511006136.4A CN106935261A (zh) | 2015-12-29 | 2015-12-29 | 一种存储单元的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511006136.4A CN106935261A (zh) | 2015-12-29 | 2015-12-29 | 一种存储单元的编程方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106935261A true CN106935261A (zh) | 2017-07-07 |
Family
ID=59457243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511006136.4A Pending CN106935261A (zh) | 2015-12-29 | 2015-12-29 | 一种存储单元的编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106935261A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110136766A (zh) * | 2019-05-21 | 2019-08-16 | 长江存储科技有限责任公司 | 一种非易失性存储器及其编程方法 |
CN116665739A (zh) * | 2023-04-18 | 2023-08-29 | 中天弘宇集成电路有限责任公司 | 存储器、闪存的数据写入电路及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742541A (en) * | 1995-03-24 | 1998-04-21 | Sharp Kabushiki Kaisha | Writing method for nonvolatile semiconductor memory with soft-write repair for over-erased cells |
CN102301426A (zh) * | 2009-02-06 | 2011-12-28 | 松下电器产业株式会社 | 非易失性半导体存储器 |
US20120170376A1 (en) * | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Semiconductor memory device and operating method thereof |
CN103390424A (zh) * | 2012-05-08 | 2013-11-13 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除/编程方法及装置 |
-
2015
- 2015-12-29 CN CN201511006136.4A patent/CN106935261A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742541A (en) * | 1995-03-24 | 1998-04-21 | Sharp Kabushiki Kaisha | Writing method for nonvolatile semiconductor memory with soft-write repair for over-erased cells |
CN102301426A (zh) * | 2009-02-06 | 2011-12-28 | 松下电器产业株式会社 | 非易失性半导体存储器 |
US20120170376A1 (en) * | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Semiconductor memory device and operating method thereof |
CN103390424A (zh) * | 2012-05-08 | 2013-11-13 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除/编程方法及装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110136766A (zh) * | 2019-05-21 | 2019-08-16 | 长江存储科技有限责任公司 | 一种非易失性存储器及其编程方法 |
CN116665739A (zh) * | 2023-04-18 | 2023-08-29 | 中天弘宇集成电路有限责任公司 | 存储器、闪存的数据写入电路及方法 |
CN116665739B (zh) * | 2023-04-18 | 2024-03-29 | 中天弘宇集成电路有限责任公司 | 存储器、闪存的数据写入电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101558450B (zh) | 用于对非易失性存储器单元进行低电压编程的方法及系统 | |
CN106205721A (zh) | 一种存储单元的编程方法 | |
CN105976867A (zh) | 一种存储单元的擦除方法 | |
CN106486169B (zh) | 一种Nand Flash的擦除方法 | |
KR20100081609A (ko) | 전하트랩형 플래시 메모리소자의 동작 방법 | |
US20210151100A1 (en) | Method for programming memory system | |
US8873289B2 (en) | Nonvolatile semiconductor memory device | |
US11164630B2 (en) | Semiconductor memory device | |
US8988947B2 (en) | Back bias during program verify of non-volatile storage | |
CN109935264B (zh) | 一种存储单元的擦除方法、装置及存储器 | |
JP2008269736A (ja) | 不揮発性半導体記憶装置 | |
US20120243328A1 (en) | Nonvolatile semiconductor memory device and data erase method of the same | |
CN106057239B (zh) | 闪存阵列的编程操作方法 | |
CN106531212A (zh) | 将存储器单元用作源极线下拉电路的闪速存储器系统 | |
CN106935261A (zh) | 一种存储单元的编程方法 | |
JP2010040125A (ja) | 不揮発性半導体記憶装置の消去方法 | |
CN106229006A (zh) | 一种存储单元的编程方法 | |
CN108109659A (zh) | 一种存储单元的擦除方法及装置 | |
TWI528368B (zh) | 抹除非揮發性記憶體之方法 | |
CN110140174A (zh) | 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
CN107665724A (zh) | 一种存储单元的擦除方法 | |
KR20110134704A (ko) | 비휘발성 메모리 장치 | |
CN106935263A (zh) | 一种存储单元的编程方法 | |
CN105006252A (zh) | 抹除非易失性存储器的方法 | |
CN104377248B (zh) | 一种浮栅闪存器件及其编程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170707 |
|
RJ01 | Rejection of invention patent application after publication |