CN103165726B - Pn结薄膜晶体管非挥发光电探测器 - Google Patents

Abstract

PN结薄膜晶体管非挥发光电探测器，探测器结构包括硅(Si)衬底(1)，衬底正上方为一层绝缘介质称为体绝缘层(2)，体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极(3)和N型漏极(4)，在源极漏极分界处源极一侧正上方从下到上依次为底层绝缘介质(5)、电荷存储层(6)、顶层绝缘介质(7)和控制栅极(8)；两层绝缘介质包围电荷存储层可以防止中间电荷的流失；底层绝缘介质将半导体层和电荷存储层隔离。其中控制栅和衬底至少有一种是透光的材料以便于光探测。该探测器利用PN结反偏来产生和收集光信号，通过测量PN结的带带隧穿(BTBT)电流来读取信号大小。

Description

PN结薄膜晶体管非挥发光电探测器

技术领域

本发明涉及成像探测器件，尤其是基于薄膜晶体管非挥发存储器结构的成像探测器件工作机制，是一种PN结薄膜晶体管非挥发光电探测器。

背景技术

图像传感器在当今社会应用非常广泛，如移动手机、数码相机、各种摄像机以及国防探测领域，当前发展的主要成像探测器是CCD和CMOS-APS两种类型，CCD出现较早，技术相对比较成熟，它的基本结构是一列列MOS电容串联，通过电容上面电压脉冲时序控制半导体表面势阱产生和变化，进而实现光生电荷信号的存储和转移读出，CMOS-APS每个像素采用二极管和多个晶体管组成，通过设置二极管状态，读取曝光前后的变化情况得到光信号。

高分辨的图像传感器成为一个重要的研究方向，高分辨探测器无论在商业及国防领域都有着重要的应用，业界不断在努力追求更小的像素尺寸，目前CCD与CMOS都有千万级像素的产品，都力图进一步缩小像素尺寸提高分辨率，CCD因为受到边缘电场等效应使得他像素尺寸的很难在2um以下进一步缩小。而CMOS-APS随着CMOS工艺节点的缩小像素尺寸也可以进一步缩小，不过CMOS-APS每个像素由多个晶体管与一个感光二极管构成(含放大器与A/D转换电路)，使得每个像素的感光区域只占据像素本身很小的表面积，灵敏度和分辨率相对较小。另外CMOS-APS每个像素包含多个晶体管来完成引址选通等操作，一般的像素单元包含三个晶体管，这决定了他的像素尺寸缩小受到很大的限制。

目前主要通过采用更小的工艺节点和电路共享等方法实现像素尺寸的不断缩小，已经可以达到单像素尺寸1.1um。还有人采用电荷调制晶体管(CMD)作为单个像素，采用单个晶体管作为一个像素可以很好的缩小像素尺寸，在此方面已有专利提出一种基于复合介质栅的光敏探测器结构，采用与CMOS工艺兼容的单个器件结构作为一个独立像素，可以有效降低像素面积。但随着工艺尺寸不断缩小，他们会面临着许多如短沟道效应、源漏穿通，漏极诱导势垒降低等问题的影响。

发明内容

本发明的目的是：提出一种新型光电探测器结构和探测方法，尤其提出一种PN结薄膜晶体管非挥发光电探测器和探测方法，可以有效的进一步减小像素尺寸。提高分辨率，并提高器件可靠性。

本发明的技术方案是：PN结薄膜晶体管非挥发光电探测器，其中涉及的PN结薄膜晶体管非挥发光电探测器结构(如图1)包括：硅(Si)衬底(1)，衬底正上方为一层绝缘介质称为体绝缘层(2)，体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极(3)和N型漏极(4)，在源极漏极分界处源极一侧正上方从下到上依次为底层绝缘介质(5)、电荷存储层(6)、顶层绝缘介质(7)和控制栅极(8)。控制栅极(8)是多晶硅、金属或其他透明导电电极，控制栅极面或衬底层至少有一处为对探测器探测波长透明或半透明的窗口；顶层绝缘介质(7)一般为宽带半导体，以保证电子穿越势垒而进入存储层后不会进入控制栅(8)；顶层绝缘介质的材料采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材；底层介质材料可以采用氧化硅或其它高介电常数介质。

本发明PN结薄膜晶体管非挥发光电探测器的探测方法为：曝光编程过程：在探测器的源极(3)加一负偏压脉冲VSp，漏极(4)加一正偏压脉冲VDp，同时控制栅(8)要加正向偏压脉冲VGp.源极和漏极会产生耗尽层.光子进入耗尽层激发产生光电子；一部分光电子在源极(3)和漏极(4)电场的共同驱动下加速移动，当电子能量超过绝缘层势垒，控制栅(8)的电场会驱动电子越过底层介质(5)注入电荷存储层(6)实现光电信号收集，完成曝光编程过程；另外电子在加速的过程中也会离化出更多的电子空穴对，可以实现信号的增益。电荷存储层(6)电荷量的变化引起电荷存储层电势发生变化，这个变化量可以通过读取过程得到，进而可以知道光信号的大小；

信号读取过程：器件读取过程是基于带带(banttoband)隧穿的原理操作，漏极(4)的电流强烈依赖与它和电荷存储层(6)之间的电场(指数关系)，因此该电流对电荷存储层中存储的电荷也比较敏感，通过这个原理可以实现读取操作。具体操作为：在漏极(4)加一正偏压VDread，同时控制栅(8)要加负偏压VGread，源极(3)加电压VSread，测试漏极电流Id，则漏极电流大小受到电荷存储层(6)电势的影响，这样读到的电流数可以侧面表征收集到的光电子量，能够认为是光强的信号强度；，实际操作过程中为了更准确读取收集到的光电子数目，采用两次读取方法，具体操作为在无光下编程后读取一次得到电流Id₀，曝光编程后读取一次得到读取电流为Id₁，两次读取电流做差(ΔId＝Id₁-Id₀)最终的信号大小。

复位擦除：复位操作采用类似Flowler-Nordheim隧穿方式，在控制栅(8)加一个负高压VGreset，漏极(4)加电压脉冲VDreset，在底层绝缘介质两边电场达到10MW/cm时，电子会从电荷存储层隧穿进入沟道或漏区实现复位擦除功能。

曝光过程中在源极(3)加一负偏压脉冲VSp，漏极(4)加一正偏压脉冲VDp，同时控制栅(8)要加正向偏压脉冲VGp.读取过程中在源极(3)接VSread，漏极(4)加一正偏压脉冲VDread，同时控制栅(8)要加负向偏压脉冲VGread；

VSp取值范围为-10V～-0.5V，VDp范围为0.5V～10V，VGp为5V～15V，VSread取值范围为-1V～1V，VDread取值范围为0.1V～4V，VGread取值范围为-10V～-0.5V。

本发明的有益效果是：PN结薄膜晶体管非挥发光电探测器，特点在于采用单个晶体管作为一个像素，与传统的电荷存储层MOSFET结构类似，采用薄膜晶体管非挥发存储器结构与PN结结合，通过一个器件完成整个成像复位读取工作，它相当于CMOS-APS采用三个以上晶体管完成的功能，所以缓解了像素尺寸进一步缩小的压力，由于采用一个器件完成一个像素所有的功能，而且采用三端结构，可以空出更多的接触面积用于缩小像素尺寸，另外，三端的结构和探测模式可以很好避免短沟道效应，而且也不存在两极穿通问题。PN结薄膜晶体管非挥发光电探测器还具有如下特点：高动态范围，可以通过调节控制栅的读取电压来调节读取信号大小，扩大器件的动态范围；另外探测器所探测的信号可以原位长久存储，具有非挥发特性，支持多次读取，便于操作和数据处理。

附图说明

图1为PN结薄膜晶体管非挥发光电探测器基本结构，

图2为探测器工作在曝光模式下工作状态，

图3为探测器曝光过程中各个区域的能带图和电子转移过程，

图4为探测器工作在读取模式下工作状态，

图5为探测器工作在复位模式下工作状态。

具体实施方法

下面将参阅附图说明本发明探测器结构及其具体的探测方法。

本发明探测器基本结构采用PN结薄膜晶体管复合介质栅结构，如图1所示本发明探测器基本结构，该结构还类似于复合介质栅光敏探测器结构(参考WO2010/094233，介质材料的厚度可以参考)，不同的是本发明结构采用更简单的三端结构，包括：硅(Si)衬底(1)，衬底正上方为一层绝缘介质称为体绝缘层(2)，体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极(3)和N型漏极(4)，在源极漏极分界处靠近P型一侧正上方从下到上依次为底层绝缘介质(5)、电荷存储层(6)、顶层绝缘介质(7)和控制栅极(8)。

本发明所述探测器曝光编程方式采用热电子注入方式，如图2所示曝光编程过程示例，在源极(3)加一负偏压脉冲VSp(如-4V)，漏极(4)加一正偏压脉冲VDp(如2V)，同时控制栅(8)要加正向偏压脉冲VGp(如10V)。源极表面和漏区边缘会产生耗尽层(9)。光子进入耗尽层后如果光子能量[光子hv＞半导体Eg(或Eg+ΔEc)]，会激发产生电子空穴对，图3说明了光电子产生和运动过程，其中一部分电子在源极(3)和漏极(4)电场的驱动下加速移动，当电子能量超过底层介质层势垒高度时就会在控制栅(8)电场的驱动下穿过底层介质(5)注入电荷存储层(6)。另外电子在加速运动的过程中也会进行碰撞而离化出更多的电子空穴对，产生的电子也会有一部分被收集到。电荷存储层(6)电荷量的变化导致探测器电荷存储层电势的变化，这个变化可以通过读取过程得到，进而可以知道光电子信号量大小。

本发明探测器读取方式采用测量漏极产生的隧穿电流大小来表征光信号大小，图4为探测器读取过程示意图，在漏极(4)加一正偏压VDread(如2v)，同时控制栅(8)要加负偏压VGread(如-6v)，源极(3)为VSread接地，测试漏极(4)的电流。施加电压后在漏极表面能带发生弯曲，比较高的弯曲使得在边缘处(9)发生电子带带隧穿，形成隧穿电流。N型漏极电流强烈依赖漏极(4)与电荷存储层(6)之间的电场(指数关系)，其中电流电场关系根据一般的MOSFET模型可为：

Id＝A*E_s*exp(-B/E_s)

其中A和B都是常数，E_s为漏极(4)表面的电场，只考虑电荷存储层的影响则更具体的表达式可以为：

$E_s=\frac{V_d-V_{\mathrm{fg}}-1.12}{{3T}_{\mathrm{ox}}}$

其中V_d为漏极(4)的电压，V_fg为电荷存储层(6)的电压，因此该电流对电荷存储层(6)存储的电荷比较敏感，电荷存储层(6)存储的电子数越多，电流会越大，这样读到的电流大小可以侧面表征收集到的光电子量，可以认为是光强的信号强度。实际操作过程中为了更准确读取收集到的光电子数目，采用两次读取方法，具体操作为在无光下编程后读取一次得到电流Id₀，曝光编程后读取一次得到读取电流为Id₁，两次读取电流做差(ΔId＝Id₁-Id₀)最终的信号大小。

复位擦除：复位操作采用类似Flowler-Nordheim隧穿方式，在控制栅(8)加一个负高压VGreset，漏极(3)加电压脉冲VDreset，在底层绝缘介质两边电场达到10MW/cm时，电子会从电荷存储层隧穿进入源极或漏区实现复位擦除功能。其中可以通过调节不同的电压和时间控制擦除复位过程。

Claims (5)

1.PN结薄膜晶体管非挥发光电探测器，其特征是PN结薄膜晶体管非挥发光电探测器结构包括硅（Si）衬底（1），衬底正上方为一层绝缘介质称为体绝缘层（2），体绝缘层正上方为掺杂不同的半导体薄膜层形成P型源极（3）和N型漏极（4），在源极漏极分界处源极一侧正上方从下到上依次为底层绝缘介质（5）、电荷存储层（6）、顶层绝缘介质（7）和控制栅极（8）；控制栅极（8）是多晶硅、金属或其他透明导电电极，控制栅极面或衬底层至少有一处为对探测器探测波长透明或半透明的窗口；顶层绝缘介质（7）一般为宽带半导体，以保证电子从源极穿越势垒而进入存储层后不会进入控制栅（8）；顶层绝缘介质的材料采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材；底层介质材料可以采用氧化硅或其它高介电常数介质。

2.根据权利要求1所述的PN结薄膜晶体管非挥发光电探测器，其特征是底层绝缘介质（5）为：氧化硅4-10nm、氮化硅4-10nm，层绝缘介质或为HfO₂、Al₂O₃、ZrO₂、Y₂O₃、BaTiO₃、BaZrO₃、ZrSiO₄或Ta₂O₃，其等效SiO₂厚度为4-10nm；顶层绝缘介质（7）为氧化硅10-20nm，也可以为HfO₂、Al₂O₃、ZrO₂、Y₂O₃、BaTiO₃、BaZrO₃、ZrSiO₄或Ta₂O₃，其等效SiO₂厚度为10-20nm，还可以为氧化硅/氮化硅/氧化硅复合结构，其等效SiO₂厚度为10-20nm；电荷存储层（6）为多晶硅50-150nm或氮化硅3-10nm；控制栅（8）为多晶硅50-200nm，或为金属或其它透明导电电极。

3.根据权利要求1至2之一所述的PN结薄膜晶体管非挥发光电探测器的探测方法，其特征是曝光编程过程:在探测器的源极（3）加一负偏压脉冲VSp，漏极（4）加一正偏压脉冲VDp，同时控制栅（8）要加正向偏压脉冲VGp.源极和漏极会产生耗尽层.光子进入耗尽层激发产生光电子；一部分光电子在源极（3）和漏极（4）电场的共同驱动下加速移动,当电子能量超过氧化层势垒，控制栅（8）电场会驱动电子越过底层介质（5）注入电荷存储层（6）实现光电信号收集，完成曝光编程过程；电荷存储层（6）电荷量的变化引起电荷存储层电势发生变化,这个变化量可以通过读取过程得到，进而可以知道光信号的大小；

信号读取过程：探测器的读取过程具体操作为：在漏极（4）加一正偏压VDread，同时控制栅（8）要加负偏压VGread，源极（3）加电压VSread，测试漏极电流Id，则漏极电流大小受到光电子存储层（5）电势的影响，这样读到的电流数可以侧面表征收集到的光电子量，能够认为是光强的信号强度。

4.根据权利要求3所述的PN结薄膜晶体管非挥发光电探测器的探测方法，其特征是信号读取过程中测试漏极电流Id的实际操作过程中为了更准确读取收集到的光电子数目，采用两次读取方法，具体操作为在无光下编程后读取一次得到电流，曝光编程后读取一次得到读取电流为，两次读取电流做差（）最终的信号大小。

5.根据权利要求3所述的PN结薄膜晶体管非挥发光电探测器的探测方法，其特征是曝光过程中在源极（3）加一负偏压脉冲VSp，漏极（4）加一正偏压脉冲VDp，同时控制栅（8）要加正向偏压脉冲VGp；读取过程中在源极（3）接VSread，漏极（4）加一正偏压脉冲VDread，同时控制栅（8）要加负向偏压脉冲VGread；

VSp取值范围为-10V~-0.5V，VDp范围为0.5V~10V，VGp为5V~15V，VSread取值范围为-1V~1V，VDread取值范围为0.1V~4V，VGread取值范围为-10V~-0.5V。