CN111147772B - 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路 - Google Patents

基于复合介质栅双晶体管光敏探测器的曝光方法及其电路 Download PDF

Info

Publication number
CN111147772B
CN111147772B CN201911257874.4A CN201911257874A CN111147772B CN 111147772 B CN111147772 B CN 111147772B CN 201911257874 A CN201911257874 A CN 201911257874A CN 111147772 B CN111147772 B CN 111147772B
Authority
CN
China
Prior art keywords
composite dielectric
photosensitive detector
dielectric gate
exposure
transistor photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911257874.4A
Other languages
English (en)
Other versions
CN111147772A (zh
Inventor
马浩文
王凯
李张南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing Weipaishi Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Weipaishi Semiconductor Technology Co ltd filed Critical Nanjing Weipaishi Semiconductor Technology Co ltd
Priority to CN201911257874.4A priority Critical patent/CN111147772B/zh
Publication of CN111147772A publication Critical patent/CN111147772A/zh
Application granted granted Critical
Publication of CN111147772B publication Critical patent/CN111147772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种基于复合介质栅双晶体管光敏探测器的曝光方法及其电路，包括复合介质栅双晶体管光敏探测器构成的阵列，复合介质栅双晶体管光敏探测器包括MOS‑C部分和MOSFET部分。技术方案中包括全局曝光和卷帘曝光两种曝光方式：(1)通过让每一行依次进行曝光和读取的方式，实现了基于复合介质栅双晶体管光敏探测器阵列的卷帘曝光，(2)通过在像素内添加电荷转移单元、电荷存储单元和电荷复位单元，实现了基于复合介质栅双晶体管光敏探测器阵列的全局曝光。本发明为复合介质栅双晶体管光敏探测器阵列提供了拍摄高质量静态图像和动态图像的方法。

Description

基于复合介质栅双晶体管光敏探测器的曝光方法及其电路
技术领域
本发明涉及一种基于复合介质栅双晶体管光敏探测器的曝光方法及其曝光电路。
背景技术
CCD和CMOS-APS作为当前最常见的两种成像器件，都具有各自的局限。CCD因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；CMOS-APS因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。
在中国专利CN201210442007中提出了一种双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件，其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成，使其与CCD和CMOS-APS相比具有先天优势。目前通用的CMOS图像传感器通常具有卷帘曝光和全局曝光两种模式，分别适合静态物体和运动物体的拍摄。但在CMOS图像传感器中实现这些曝光模式通常需要在像素内部增加额外的结构。复合介质栅双晶体管光敏探测器作为新一代成像器件，结构简单是其先天优势，但目前还没有对于复合介质栅双晶体管光敏探测器曝光模式和曝光电路的研究。
发明内容
本发明的目的在于提供一种基于复合介质栅双晶体管光敏探测器的曝光方法及其曝光电路。
本发明方法采用的技术方案如下：
基于复合介质栅双晶体管光敏探测器的曝光方法，包括复合介质栅双晶体管光敏探测器构成的阵列，所述复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，所述复合介质栅双晶体管光敏探测器的源端和漏端浮空，其栅端接地或施加正偏压，探测器的衬底施加负偏压；在读出探测器信号时，所述复合介质栅双晶体管光敏探测器构成的阵列进行曝光，通过判断复合介质栅双晶体管光敏探测器MOSEFT部分阈值电压的偏移来确定曝光值。
进一步地，所述复合介质栅双晶体管光敏探测器的MOS-C部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二层介质层和第一控制栅极；所述复合介质栅双晶体管光敏探测器的MOSFET部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二顶层介质层和第二控制栅极，其中，在所述P型半导体衬底中且靠近底层介质层的一侧设有N型源极区和N型漏极区，在所述P型半导体衬底中且底层介质层的下方设有阈值调节注入区。
进一步地，所述复合介质栅双晶体管光敏探测器构成的阵列同时曝光，然后依次读取曝光信号。
进一步地，所述复合介质栅双晶体管光敏探测器的前端还放置有机械快门。
进一步地，所述复合介质栅双晶体管光敏探测器构成的阵列按行依次曝光，然后依次读取曝光信号，每行的曝光时间相同。
本发明基于复合介质栅双晶体管光敏探测器的曝光方法，包括像素单元组成的阵列，所述像素单元包括复合介质栅双晶体管光敏探测器、电荷转移单元、电荷存储单元和电荷复位单元，所述电荷转移单元将所述复合介质栅双晶体管光敏探测器的曝光信号转移到电荷存储单元内，所述电荷存储单元储存所述复合介质栅双晶体管光敏探测器的曝光信号，所述电荷复位单元复位所述电荷存储单元内的信号以方便下一次的存储操作；在读出探测器信号时，所述像素单元组成的阵列同时曝光，并在曝光结束后将曝光信号同步转移到所述电荷存储单元内，最后依次读取所述电荷存储单元内的曝光信号。
本发明基于复合介质栅双晶体管光敏探测器的曝光电路，包括依次相连的复合介质栅双晶体管光敏探测器、电平转换电路和译码电路；所述电平转换电路用于将低压控制信号转换为能够控制所述复合介质栅双晶体管光敏探测器工作状态的高压信号；所述译码电路用于对所述复合介质栅双晶体管光敏探测器阵列进行行列译码。
本发明针对复合介质栅双晶体管光敏探测器提出了全局曝光和卷帘曝光两种曝光方式：(1)通过让每一行依次进行曝光和读取的方式，实现了基于复合介质栅双晶体管光敏探测器阵列的卷帘曝光，(2)通过在像素内添加电荷转移单元、电荷存储单元和电荷复位单元，实现了基于复合介质栅双晶体管光敏探测器阵列的全局曝光。相比于复合介质栅双晶体管光敏探测器传统的普通曝光方法，本发明提出的曝光方法能够有效降低曝光、读取过程中的噪声，从而为所述复合介质栅双晶体管光敏探测器拍摄高质量的静态图像和动态图像提供了可能。
附图说明
图1是实施例中复合介质栅双晶体管光敏探测器的结构示意图；
图2是基于复合介质栅双晶体管光敏探测器的卷帘曝光电路框图；
图3是基于复合介质栅双晶体管光敏探测器全局曝光像素的曝光电路框图。
具体实施方式
如图1所示，本实施例采用的复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，这两部分形成在同一P型半导体衬底的上方。其中，MOS-C部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二层介质层和第一控制栅极；MOSFET部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二顶层介质层和第二控制栅极，在P型半导体衬底中且靠近底层介质层的一侧设有N型源极区和N型漏极区，在P型半导体衬底中且底层介质层的下方设有阈值调节注入区。
实施例1
本实施例提供基于复合介质栅双晶体管光敏探测器的普通曝光方式，即由复合介质栅双晶体管光敏探测器构成的阵列通过机械快门实现同时曝光，然后依次读取曝光信号。普通曝光电路如图2所示，其中图中的每一个虚线框处的电路单元为复合介质栅双晶体管光敏探测器的等效电路图。图2虚线中等效电路图中的电容C1为图1中控制栅极和电荷耦合层之间的电容；电容C2为电荷耦合层和P型衬底之间的电容；晶体管M0为图1中的右侧读出区。该实施例由4个复合介质栅双晶体管光敏探测器、1组电平转换电路和1组行列译码电路(包括1个行译码电路和1个列译码电路)构成。C1、C2和M0构成了所述复合介质栅双晶体管光敏探测器D。VCG、VD、VS和VB为D的控制信号，VFG为D的曝光信号。
当系统开始工作时，首先通过行列译码电路选中所有D并通过电平转换电路在VCG、VD、VS和VB上施加一定的复位电压，使C2复位；接着通过电平转换电路在VCG、VD、VS和VB上施加一定的曝光电压，使C2曝光；最后依次读出每一行的曝光数据。
实施例2
本实施例提供基于复合介质栅双晶体管光敏探测器的卷帘曝光方式，即由复合介质栅双晶体管光敏探测器构成的阵列按行依次曝光，然后依次读取曝光信号，每行的曝光时间相同。卷帘曝光电路如图2所示，其中图中的每一个虚线框处的电路单元为复合介质栅双晶体管光敏探测器的等效电路图。图2虚线中等效电路图中的电容C1为图1中控制栅极和电荷耦合层之间的电容；电容C2为电荷耦合层和P型衬底之间的电容；晶体管M0为图1中的右侧读出区。该实施例由4个复合介质栅双晶体管光敏探测器、1组电平转换电路和1组行列译码电路(包括1个行译码电路和1个列译码电路)构成。C1、C2和M0构成了所述复合介质栅双晶体管光敏探测器D。VCG、VD、VS和VB为D的控制信号，VFG为D的曝光信号。
当系统开始工作时，首先通过行列译码电路选中所有D并通过电平转换电路在VCG、VD、VS和VB上施加一定的复位电压，使C2复位；接着通过行列译码电路按顺序选中每一行D并通过电平转换电路在VCG、VD、VS和VB上施加一定的曝光电压，使C2曝光；最后依次读出每一行的曝光数据。读出时，可以采用这样的方式：当第N行开始曝光时，读出第N-1行的曝光数据。
实施例3
本实施例提供基于复合介质栅双晶体管光敏探测器的全局曝光方式，其曝光电路如图3所示。实施例由4个复合介质栅双晶体管光敏探测器全局曝光像素、1组电平转换电路和1组行列译码电路(包括1个行译码电路和1个列译码电路)构成。C1、C2和M0构成了复合介质栅双晶体管光敏探测器，M1为电荷转移单元，C3为电荷存储单元，M2为电荷复位单元，C1、C2、C3、M0、M1、M2构成了复合介质栅双晶体管光敏探测器全局曝光像素D。VCG、VD、VS、VB、VTR和VR为D的控制信号，VFG为D的曝光信号。
当系统开始工作时，首先通过行列译码电路选中所有D并通过电平转换电路在VCG、VD、VS、VB和VR上施加一定的复位电压，使C2、C3复位；接着通过行列译码电路选中所有D并通过电平转换电路在VCG、VD、VS和VB上施加一定的曝光电压，使C2曝光；其次通过行列译码电路选中所有D并在VCG、VD、VS、VB和VTR上施加一定的转移电压，利用M0恒压放电量记录曝光信号，并将该信号转移到电容C3上。最后再依次读出每一行电容C3上存储的代表曝光数据的电压信号。

Claims (5)

1.基于复合介质栅双晶体管光敏探测器的曝光方法，包括复合介质栅双晶体管光敏探测器构成的阵列，所述复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，其特征在于，所述复合介质栅双晶体管光敏探测器的源端和漏端浮空，其栅端接地或施加正偏压，探测器的衬底施加负偏压；在读出探测器信号时，所述复合介质栅双晶体管光敏探测器构成的阵列进行曝光，通过判断复合介质栅双晶体管光敏探测器MOSEFT部分阈值电压的偏移来确定曝光值；所述复合介质栅双晶体管光敏探测器构成的阵列按行依次曝光，然后依次读取曝光信号，每行的曝光时间相同。
2.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的曝光方法，其特征在于，所述复合介质栅双晶体管光敏探测器的MOS-C部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二层介质层和第一控制栅极；所述复合介质栅双晶体管光敏探测器的MOSFET部分包括在P型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二顶层介质层和第二控制栅极，其中，在所述P型半导体衬底中且靠近底层介质层的一侧设有N型源极区和N型漏极区，在所述P型半导体衬底中且底层介质层的下方设有阈值调节注入区。
3.基于复合介质栅双晶体管光敏探测器的曝光方法，包括复合介质栅双晶体管光敏探测器构成的阵列，所述复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，其特征在于，所述复合介质栅双晶体管光敏探测器的源端和漏端浮空，其栅端接地或施加正偏压，探测器的衬底施加负偏压；在读出探测器信号时，所述复合介质栅双晶体管光敏探测器构成的阵列进行曝光，通过判断复合介质栅双晶体管光敏探测器MOSEFT部分阈值电压的偏移来确定曝光值；所述复合介质栅双晶体管光敏探测器构成的阵列同时曝光，然后依次读取曝光信号。
4.根据权利要求3所述的基于复合介质栅双晶体管光敏探测器的曝光方法，其特征在于，所述复合介质栅双晶体管光敏探测器的前端还放置有机械快门。
5.基于复合介质栅双晶体管光敏探测器的曝光方法，包括像素单元组成的阵列，所述像素单元包括复合介质栅双晶体管光敏探测器、电荷转移单元、电荷存储单元和电荷复位单元，其特征在于，所述复合介质栅双晶体管光敏探测器采用如权利要求 1至4之一所述的曝光方法；所述电荷转移单元将所述复合介质栅双晶体管光敏探测器的曝光信号转移到电荷存储单元内，所述电荷存储单元储存所述复合介质栅双晶体管光敏探测器的曝光信号，所述电荷复位单元复位所述电荷存储单元内的信号以方便下一次的存储操作；在读出探测器信号时，所述像素单元组成的阵列同时曝光，并在曝光结束后将曝光信号同步转移到所述电荷存储单元内，最后依次读取所述电荷存储单元内的曝光信号。
CN201911257874.4A 2019-12-10 2019-12-10 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路 Active CN111147772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911257874.4A CN111147772B (zh) 2019-12-10 2019-12-10 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911257874.4A CN111147772B (zh) 2019-12-10 2019-12-10 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路

Publications (2)

Publication Number Publication Date
CN111147772A CN111147772A (zh) 2020-05-12
CN111147772B true CN111147772B (zh) 2022-04-22

Family

ID=70517917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911257874.4A Active CN111147772B (zh) 2019-12-10 2019-12-10 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路

Country Status (1)

Country Link
CN (1) CN111147772B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117319821B (zh) * 2023-11-30 2024-03-15 南京大学 基于偏置电流源的复合介质栅双晶体管像素读出电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544039A (zh) * 2012-01-09 2012-07-04 南京大学 基于复合介质栅mosfet光敏探测器源漏浮空编程方法
CN102938409A (zh) * 2012-11-07 2013-02-20 南京大学 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法
CN103165628A (zh) * 2011-12-14 2013-06-19 南京大学 基于复合介质栅mosfet光敏探测器的多功能曝光成像方法
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN107658321A (zh) * 2016-07-25 2018-02-02 南京大学 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN109728006A (zh) * 2017-10-30 2019-05-07 南京吉相传感成像技术研究院有限公司 基于复合介质栅mosfet的全局曝光光敏探测器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2429864B (en) * 2005-09-01 2008-09-24 Micron Technology Inc Method and apparatus providing pixel array having automatic light control pixels and image capture pixels
JP6263914B2 (ja) * 2013-09-10 2018-01-24 株式会社リコー 撮像装置、撮像装置の駆動方法、および、カメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165628A (zh) * 2011-12-14 2013-06-19 南京大学 基于复合介质栅mosfet光敏探测器的多功能曝光成像方法
CN102544039A (zh) * 2012-01-09 2012-07-04 南京大学 基于复合介质栅mosfet光敏探测器源漏浮空编程方法
CN102938409A (zh) * 2012-11-07 2013-02-20 南京大学 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法
CN107658321A (zh) * 2016-07-25 2018-02-02 南京大学 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN109728006A (zh) * 2017-10-30 2019-05-07 南京吉相传感成像技术研究院有限公司 基于复合介质栅mosfet的全局曝光光敏探测器

Also Published As

Publication number Publication date
CN111147772A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US10608101B2 (en) Detection circuit for photo sensor with stacked substrates
US8314376B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN107852473B (zh) 用于控制有源像素图像传感器的方法
US8153947B2 (en) Pixel circuit for global electronic shutter
US8089036B2 (en) Image sensor with global shutter and in pixel storage transistor
US20120327281A1 (en) Electronic apparatus and driving method therefor
US20130201376A1 (en) Solid-state imaging device and driving method as well as electronic apparatus
CN101292514A (zh) 互补金属氧化物半导体成像器中的有效电荷转移
JP2011199816A5 (zh)
KR20150016232A (ko) 촬상 소자, 구동 방법 및 전자 장치
CN113286103A (zh) 实施堆叠芯片高动态范围图像传感器的方法及系统
JPS583630B2 (ja) 固体光像検出装置
CN103067670A (zh) 图像拍摄单元和图像拍摄显示系统
CN1836440A (zh) 用于cmos成像器的电荷泵
JPS5928772A (ja) 固体撮像装置の駆動方法
CN111147772B (zh) 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路
US8853756B2 (en) Array of pixels with good dynamic range
CN110677604A (zh) 电压域全局曝光图像传感器的像素单元及其控制方法
CN211406121U (zh) 集成图像传感器
JPH06164826A (ja) 固体撮像装置とその駆動方法
JPH04281681A (ja) Ｘ‐ｙアドレス型固体撮像装置
CN109936714B (zh) 一种高灵敏度长曝光时间像素结构
JP2019512893A (ja) 読出しの間比例電荷利得を有する放射線撮像検出器
US20200099878A1 (en) Cmos image sensor with multiple stage transfer gate
CN216852144U (zh) 一种图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220701

Address after: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Patentee after: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Patentee after: Nanjing University

Address before: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Patentee before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240409

Address after: 210046 Xianlin Avenue 163, Qixia District, Nanjing City, Jiangsu Province

Patentee after: NANJING University

Country or region after: China

Address before: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Patentee before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Country or region before: China

Patentee before: NANJING University