CN102938409A - 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法 - Google Patents

Abstract

基于复合介质栅MOSFET的双晶体管光敏探测器，每个单元探测器都是由两个晶体管构成，利用两个晶体管分别实现感光和读取功能即感光晶体管和读取晶体管：两个晶体管都是形成在复合介质栅MOSFET基底P型半导体材料（1）上方，两个晶体管通过浅槽STI隔离隔开，基底P型半导体材料正上方分别设有底层和顶层二层绝缘介质材料和控制栅极（2），二层绝缘介质材料之间设有光电子存储层（4），读取晶体管设有源漏极，用以读取信号；两个晶体管之间通过光电子存储层相连，使得读取晶体管能够读到感光晶体管通过感光存储到光电子存储层的光电子。

Description

基于复合介质栅MOSFET的双晶体管光敏探测器及其信号读取办法

技术领域

本发明涉及成像探测器件，尤其是关于红外、可见光波段至紫外波段的成像探测器件的结构、工作机制及其信号的读出，是一种基于复合介质栅MOSFET的双晶体管光敏探测器及其信号读取办法。

背景技术

成像探测器在军事民用等各个领域都有很大的应用，当前发展的主要成像探测器是CCD和CMOS-APS，CCD出现较早，技术相对比较成熟，它的基本结构是一列列MOS电容串联，通过电容上面电压脉冲时序控制半导体表面势阱产生和变化，进而实现光生电荷信号的存储和转移读出，也正是由于这个信号转移特点，电荷转移速度很受限制，所以成像速度不高，另外由于是电容串联，一个电容有问题会影响整行信号的传输，所以对工艺要求极高，成品率和成本不够理想。CMOS-APS每个像素采用二极管和晶体管组成，的每个像素都是相互独立的，在整个信号传输过程中不需要串行移动电荷，某一个像素出现问题不影响其他像素性能，所以克服了CCD在此方面的缺点，所以对工艺要求也不是那么苛刻，COMS由于采用单点信号传输，通过简单的X-Y寻址技术，允许从整个排列、部分甚至单元来读出数据，从而提高寻址速度，实现更快的信号传输。不过CMOS-APS每个像素由多个晶体管与一个感光二极管构成（含放大器与A/D转换电路），使得每个像素的感光区域只占据像素本身很小的表面积，灵敏度和分辨率相对较小。

通过比较发现两种传统成像探测技术各有优劣，CMOS-APS近年来伴随着CMOS工艺的不断进步取得了迅速的发展，向我们展现了他的巨大前景，可见提出一种基于CMOS工艺并能够尽量克服传统CMOS-APS的缺点的成像探测器意义重大。因此本申请人于专利WO2010/094233中提出了一种基于CMOS工艺的复合介质栅光敏探测器。

发明内容

本发明的目的是基于复合介质栅MOSFET光敏探测器，提出一种双晶体管结构的光敏探测器，通过两个晶体管将探测器的信号的收集功能和读取功能分开，感光晶体管不设计源漏，可以有效的防止感光晶体管之间互相的干扰。

本发明的技术方案，基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是每个单元探测器都是由两个晶体管构成，利用两个晶体管分别实现感光和读取功能即感光晶体管和读取晶体管：两个晶体管都是形成在复合介质栅MOSFET基底P型半导体材料（1）上方，两个晶体管通过浅槽STI隔离隔开，基底P型半导体材料正上方分别设有底层和顶层二层绝缘介质材料和控制栅极（2），二层绝缘介质材料之间设有光电子存储层（4），读取晶体管设有源漏极，用以读取信号。两个晶体管之间通过光电子存储层电信号相连，使得读取晶体管能够读到感光晶体管通过感光存储到光电子存储层的光电子。

双晶体管光敏探测器的结构，半导体衬底（P型）1；半导体衬底正上方依次设有底层绝缘介质5，光电子存储层4，顶层绝缘介质3，控制栅2；半导体衬底1中（在读取晶体管一侧）通过离子注入掺杂形成N型源极6a和漏极6b；两个晶体管之间通过浅槽隔离7隔离开；所述电荷存储层4是多晶硅、Si₃N₄或其它电子导体或半导体；感光晶体管和读取晶体管共用浮栅（电荷存储层4）；控制栅2是多晶硅、金属或透明导电电极，控制栅极面或衬底基底层至少有一处为对探测器探测波长透明或半透明的窗口。

绝缘介质一般为宽带半导体，以保证电子可以从P型半导体衬底1穿越势垒而进入电荷存储层4。底层介质材料采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料可以采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。

两个晶体管（是开关管的结构）上方的底层介质层和顶层介质层厚度可以不同。感光晶体管上方的介质层厚度可以低于读取晶体管上方的介质层厚度。即读取晶体管上方的绝缘介质层可以厚于感光晶体管上方的绝缘介质层，防止读取晶体管的源漏端电子在光电子收集操作过程中进入得到光电子存储层。一般而言，感光晶体管上方的介质层厚度为2nm-6nm、低于读取晶体管上方的介质层>6nm的厚度。

同时当感光晶体管上方的底层介质层厚度低于4nm时，感光晶体管衬底中形成的光电子可以通过直接隧穿的方式进入光电子存储层，极大的提高探测器量子效率，同时由于读取晶体管上方的介质层足够厚，读取晶体管源漏的电子不可以通过直接隧穿的方式进入光电子存储层，导致暗电流的产生。

基于复合介质栅MOSFET的双晶体管光敏探测器单元能够构成探测器阵列，在探测器阵列中，每个探测器单元的读取晶体管和感光晶体管采用不同的架构。探测器读取晶体管采用闪存的NOR架构，方便读取晶体管的选择，同时在曝光过程中将读取晶体管的共有的源极接地，防止共源的读取晶体管对曝光产生影响。探测器感光晶体管采用闪存的NAND架构，可以有效的防止感光晶体管之间互相的干扰。

双晶体管光敏探测器光电子收集、储存的步骤：栅极加正偏压脉冲，在P型半导体中形成耗尽层，当光入射到耗尽层中光子被半导体吸收时，产生光电子，光电子在栅极电压的驱使下移动到沟道和底层绝缘层的界面处：增加栅极电压，当电压足够大的时候，光电子通过F-N隧穿后进入电荷储存层4，如果光子能量足够大，大于半导体与底层绝缘介质的△E_C光电子可以直接隧穿进入电荷存储层4，电荷存储层存入光电子后会使读取晶体管产生阈值电压的漂移，即读取晶体管漏极电流的漂移，通过对曝光前后漏极电流漂移量测量可以定出光电子存储层中光电子数目。

在搜集光电子的阶段，读取晶体管源漏接地，使得共源的读取晶体管不会影响到光电子的收集。

双晶体管光敏探测器的感光方法和信号读取方法，以如下步骤，光电子的收集：在探测器感光晶体管栅极加上（0V-15V）正电压，衬底加上（-10V-0V）的负电压将在P型半导体基底耗尽区中形成的光电子收集到感光晶体管和读取晶体管共有的光电子存储层；

光电子的读出放大：由于感光晶体管和读取晶体管共用浮栅（电荷存储层4），感光晶体管在曝光过程中收集到的电荷存储层的光电子是可以被读取晶体管读到的；将探测器读取晶体管的源极和基底接地，漏极接合适正电压（如0.1V以上即可），通过调节栅极电压（如1-3V）使读取晶体管工作在线性区；通过对输出漏极电流的直接测量，即测量曝光前后漏极电流的两个值进行比较来确定光信号的大小，得到漏极电流的变化量与感光晶体管收集到的光电子数目的关系如下

$\mathrm{\Δ}{I}_{\mathrm{DS}}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}{L}\·\frac{N_{\mathrm{FG}}q}{C_T}\·V_{\mathrm{DS}}---\left(a\right)$

其中△I_DS为曝光前-曝光后漏极电流变化量，N_FG为光电子存储层上存储的光电子数目，C_T为探测器光电子存储层的总等效电容，C_ox为光电子存储层和衬底之间栅氧化层电容，W和L分别为探测器沟道的宽度和长度，μn为电子迁移率，V_DS为漏极与源极的电压差：

复位：在探测器栅极上加负偏压，衬底适当正偏压，读取晶体管源极加和衬底相同正偏压。当正负电压的压差足够高，光电子存储层中储存的光电子通过隧穿被扫回读取晶体管源极中。

本发明的有益效果是：所述的双晶体管光敏探测器通过使用感光晶体管和读取晶体管两个晶体管分别实现光敏探测器的感光和读取功能，使得光敏探测器的感光部分不需要制作源漏，其特点和优越性包括：

低暗电流：由于光敏复合介质栅MOSFET光敏探测器的暗电流主要来源是在晶体管源漏的非光电子直接发生FN隧穿到达光电子存储层。双晶体管光敏探测器的感光晶体管不设计源漏，直接避免了这部分电子带来的暗电流的贡献。对于读取晶体管的源漏来说由于读取晶体管上方的底层介质层可以做的比感光晶体管厚，使得读取晶体管上方底层介质层中的电场远远小于感光晶体管上方介质层中的电场，因此可以避免读取晶体管源漏的非光电子被电子存储层所收集。同时由于读取晶体管不参与感光，只是用来读取由于光电子存储层收集到光电子而引起的阈值变化，因此读取晶体管的可以远远小于感光晶体管，因而读取晶体管源漏对于暗电流的贡献几乎可以忽略。同时在曝光操作中，感光晶体管的源漏可以接合适的电压，降低读取晶体管源漏到光电子存储层的电场大小，也可以使读取晶体管的源漏端的电子几乎不被光电子存储层收集。

感光单元之间无干扰：由于双晶体管光敏探测器感光部分没有源漏注入，晶体管之间无法导通，使得晶体管之间无法相互干扰，从而干扰成像品质，使得光敏探测器读到的图像与真实的图像之间存在差异。而且由于读取信号是由读取晶体管实现的，数据的读出与感光晶体管无关，因此感光晶体管的源漏都不要进行互联，很好的避免了感光晶体管之间有可能产生的互相干扰。

量子效率高：所述的探测器结构由于感光部分没有源漏，所以栅上和衬底之间的电压差可以比较大，从而提高FN隧穿的效率。同时还可以降低感光晶体管底层介质的厚度，使得感光晶体管产生的光电子可以通过直接隧穿进入光电子存储层，有效的提高探测器的量子效率。

附图说明：

图1为双晶体管光敏探测器垂直于沟道方向即栅宽方向结构图；

图2a为探测器中读取晶体管平行于沟道方向即栅长方向结构图；

图2b为探测器中感光晶体管平行于沟道方向即栅长方向结构图；

图3为双晶体管光敏探测器阵列的互联方法示意图；

图4为曝光过程中阈值电压变化的示意图；

图6-图9探测器感光原理示意图。

具体实施方法

双晶体管光敏探测器单管结构（如图1-图3），由两个晶体管（感光晶体管和读取晶体管组成）组成光敏探测器的一个基础单元。结构包括：

半导体衬底（P型）1；半导体衬底正上方依次设有底层绝缘介质5，光电子存储层4，顶层绝缘介质3，控制栅2；半导体衬底1中（在读取晶体管一侧），通过离子注入掺杂形成N型源极6a和漏极6b；两个晶体管之间通过浅槽隔离7隔离开。所述电荷存储层4是多晶硅、Si₃N₄或其它电子导体或半导体；控制栅2是多晶硅、金属或透明导电电极，控制栅极面或基底层至少有一处为对探测器探测波长透明或半透明的窗口。两层绝缘介质有效隔离电荷存储区，使电荷限制的电荷存储层4内实现存储功能，一般为宽带半导体，以保证电子可以从P型半导体衬底1穿越势垒而进入电荷存储层4。底层介质材料可以采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料可以采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。

两个晶体管上方的底层介质层和顶层介质层厚度可以不同。适当降低探测器感光晶体管上方底层介质层厚度，当介质层厚度降低到4nm以下时，衬底中产生的光电子可以通过直接隧穿进入光电子存储层。可以极大的提高量子效率，同时由于读取晶体管上方的介质层厚度不足以产生直接隧穿，使得感光时，读取晶体管源漏端电子通过直接隧穿的方式进入光电子存储层，增大暗电流的产生。同时读取时，光电子存储层中的电子不会轻易的隧穿到读取晶体管衬底中，从而导致信号的失真。

探测器阵列架构：图4给出了探测器可用的阵列架构，其中虚线方框所示为一个重复单元。其中感光晶体管采用闪存NAND架构互联，读取晶体管采用闪存NOR架构互联。其中虚线方框所示为一个重复单元。图5为架构的版图示意图。

光电转换过程：如图3所示编程过程，在P型半导体衬底1上加一个-20～0V的负向偏压脉冲Vb，控制栅2加一个0～20V的正向偏压脉冲Vg，这样整个衬底下面形成连续的耗尽区域。当光子到达耗尽区，如果光子能量光子hv>半导体Eg（或Eg+ΔEc），光子被半导体吸收并激发一个电子空穴对。同时，通过将读取晶体管的源漏端接地或者接一个小的正电压使得探测器单元结构之间不能够互相干扰。

电子转移和存储：电子转移和存储主要有4种方式

如果光子的能量hv>半导体E_g+半导体与底层介质的ΔE_c，激发的光电子会直接进入底层介质5，然后在底层介质5电场的作用下迁移到电荷存储层4，如图6所示，如果光子能量不足够大，光子激发产生的光电子在耗尽层电场的驱动下，向着P型半导体衬底1和底层介质5界面处加速移动，当电子能量超过半导体与底层介质的ΔE_c，光电子就可以越过势垒进入底层介质5，然后在底层介质5电场的作用下迁移到电荷存储层4，如图7所示，当底层介质中电场很高时，电子可以通过隧穿方式进入底层介质5，并在底层介质5中电场的作用下迁移到电荷存储层4，如图8所示，当耗尽区中电场达到雪崩电场时，产生的光电子和空穴会再运动过程中离化出更多的电子空穴对，并赋予电子足够的能量使其可以越过底层介质5与P型半导体衬底1势垒进入底层介质5，并在底层介质中电场的作用下迁移到电荷存储层4，产生倍增效应，如图9所示，

信号的读出放大：将探测器的读取晶体管源极和衬底接地，漏极接合适正电压V_D，通过调节栅极电压V_G使探测器读取晶体管工作在线性区。通过对曝光前后对输出漏极电流的一次读取，即测量漏极电流漂移量可以定出光电子存储层中光电子数目。但在光电子的搜集和储存过程中，光电子在强电场下通过底层介质层，比如Si02层，进入光电子存储层时，能量大的光电子会造成Si02损伤，使Si-O键断裂并形成陷阱，陷阱容易俘获电子成为固定电荷。同时在P型Si和Si02的交界面处形成界面态。当带电荷的光电子从固定电荷和界面态附近经过时就会受到散射使迁移率发生变化。若用曝光前后对输出漏极电流的一次读取的方法来确定光电子的数目，也就是直接采用式(a)的方法，就会因为没有考虑曝光前后电子的迁移率变化而使读出的光电子数目不准确。因此为了补偿电子迁移率的漂移，能够将搜集到的光电子数目准确的读出，我们采用了曝光前后分别进行两次读取的方法。在曝光之前，分别加两次控制电压，电压值分别为V_CG1和V_CG2′通过测量两次漏极电流I_DS1和I_Ds2，得到反映迁移率漂移前的跨导参数β₁ ^CG：在曝光之后，也分别加两次控制电压，电压值分别为_VCG1和V_CG2通过测量两次漏极电流I_DS1和I_DS2得到反映迁移率漂移后的跨导参数β₂ ^CG；最后利用曝光前后VCG1偏压下的电流值I_DSl和I_DS2得到曝光前后光电子存储层上电荷的变化量，即所搜集到的准确的光电子的数目，从而克服了曝光前后输出漏极电流一次读取的方法因电子迁移率的漂移而带来的误差。

具体为：将探测器读取晶体管的源极和衬底接地，漏极接合适正电压VD，通过调节栅极电压V_G使探测器读取晶体管工作在线性区。通过对输出漏极电流的直接测量，即测量曝光前后漏极电流的两个值进行比较未确定光信号的大小，得到漏极电流变化量与搜集到的光电子数目的关系如下：

$\mathrm{\Δ}{I}_{\mathrm{DS}}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}{L}\·\frac{N_{\mathrm{FG}}q}{C_T}\·V_{\mathrm{DS}}---\left(a\right)$

为了补偿μ_n的漂移，能够将搜集到的光电子数目准确的读出，采用曝光前后分别进行两次读取的方法。

当探测器读取晶体管工作在线性区时，输出的漏极电流表达式为：

$I_{\mathrm{DS}}={\mathrm{\β}}^{\mathrm{CG}}(V_{\mathrm{CG}}-V_T^{\mathrm{CG}}+\frac{Q_{\mathrm{FG}}}{C_{\mathrm{CG}}})V_{\mathrm{DS}}---(a-1)$

式中β^CG为探测器读取晶体管的跨导参数，V_CG为栅极控制电压，V_TCG为探测器的阈值电压，Q_CG为光电子存储层上存储的光电子的电荷量，C_CG为栅极和光电子存储层之间的等效电容。

在曝光之前，分别加两次控制电压，电压值分别为V_CG1和V_CG2通过测量两次漏极电流I_DS1和I_Ds2，得到反映迁移率漂移前的跨导参数：

${\mathrm{\β}}_1^{\mathrm{CG}}=\frac{C_{\mathrm{CG}}}{C_T}\·\frac{C_{\mathrm{ox}}{\mathrm{\μ}}_{n}W}{L}=\frac{\mathrm{\Δ}{I}_{\mathrm{DS}}}{\mathrm{\Δ}{V}_{\mathrm{CG}}\·V_{\mathrm{DS}}}---\left(b\right)$

式中μ_n为曝光之前的电子迁移率，C_CG为探测器顶层绝缘介质层电容，C_T为光电子存储层的总等效电容，C_ox为光电子存储层和衬底之间栅氧化层的单位面积电容，△V_CG＝V_CG2-V_CG1，

△I_DS ^*=I_DS2 ^*-I_DS1 ^*。

在曝光之后，为了补偿电子迁移率的漂移，也分别加两次控制电压，电压值分别为V_CG1和V_CG2，

通过测量两次漏极电流I_DS1和I_DS2得到反映迁移率漂移后的跨导参数：

${\mathrm{\β}}_2^{\mathrm{CG}}=\frac{\mathrm{\Δ}{I}_{\mathrm{DS}}^{*}}{\mathrm{\Δ}{V}_{\mathrm{CG}}*V_{\mathrm{DS}}}=\frac{C_{\mathrm{CG}}}{C_T}\·\frac{C_{\mathrm{ox}}{\mathrm{\μ}}_n^{*}W}{L}---\left(c\right)$

式中μ_n ^*为曝光之后的电子迁移率，△V_CG=V_CG2-V_CG1，△I_DS ^*=I_DS2 ^*-I_DS1 ^*。

最后利用曝光前后VCG1偏压下的电流值IDS1和1DSI′得到曝光前后浮栅上电荷的变化量：

$\mathrm{\Δ}{Q}_{\mathrm{FG}}=(\frac{I_{\mathrm{DS}1}^{*}}{{\mathrm{\β}}_2^{\mathrm{CG}}\·V_{\mathrm{DS}}}-\frac{I_{\mathrm{DS}1}}{{\mathrm{\β}}_1^{\mathrm{CG}}\·V_{\mathrm{DS}}})\·C_{\mathrm{CG}}---\left(d\right)$

将（b）式和（C）式代入（d）式能准确读出曝光后感光晶体管所搜集到的光电子数目，从而克服了因电子迁移率的漂移而带来的误差。

复位：在探测器栅极上加负偏压，衬底适当正偏压，读取晶体管源极加和衬底相同正偏压。当正负电压的压差足够高，光电子存储层中储存的光电子通过隧穿被扫回读取晶体管源极中。

Claims (7)

1.基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是每个单元探测器都是由两个晶体管构成，利用两个晶体管分别实现感光和读取功能即感光晶体管和读取晶体管：两个晶体管都是形成在复合介质栅MOSFET基底P型半导体材料（1）上方，两个晶体管通过浅槽STI隔离隔开，基底P型半导体材料正上方分别设有底层和顶层二层绝缘介质材料和控制栅极（2），二层绝缘介质材料之间设有光电子存储层（4），读取晶体管设有源漏极，用以读取信号；两个晶体管之间通过光电子存储层相连，使得读取晶体管能够读到感光晶体管通过感光存储到光电子存储层的光电子。

2.根据权利要求1所述的基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是双晶体管光敏探测器的结构是，半导体衬底正上方依次设有底层绝缘介质5，光电子存储层4，顶层绝缘介质3，控制栅2；半导体衬底1中（在读取晶体管一侧）通过离子注入掺杂形成N型源极6a和漏极6b；两个晶体管之间通过浅槽隔离7隔离开；所述电荷存储层4是多晶硅、Si₃N₄或其它电子导体或半导体；感光晶体管和读取晶体管共用浮栅（光电子存储层4）；控制栅2是多晶硅、金属或透明导电电极，控制栅极面或衬底基底层至少有一处为对探测器探测波长透明或半透明的窗口。

3.根据权利要求1或2所述的基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是绝缘介质一般为宽带半导体，其中底层介质材料采用氧化硅、SiON或其它高介电常数介质；顶层介质的材料采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料。

4.根据权利要求1或2所述的基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是两个晶体管是开关管的结构，两个晶体管上方的底层介质层和顶层介质层厚度不同；感光晶体管上方的介质层厚度为2nm-6nm、低于读取晶体管上方的介质层>6nm的厚度。

5.根据权利要求1或2所述的基于复合介质栅MOSFET的双晶体管光敏探测器，其特征是基于复合介质栅MOSFET的双晶体管光敏探测器单元能够构成探测器阵列，在探测器阵列中，每个探测器单元的读取晶体管和感光晶体管采用不同的架构；探测器读取晶体管采用闪存的NOR架构，探测器感光晶体管采用闪存的NAND架构。

6.基于复合介质栅MOSFET的双晶体管光敏探测器的工作方法，其特征是双晶体管光敏探测器光电子收集、储存的步骤：栅极加正偏压脉冲，在P型半导体中形成耗尽层，当光入射到耗尽层中光子被半导体吸收时，产生光电子，光电子在栅极电压的驱使下移动到沟道和底层绝缘层的界面处：增加栅极电压，当电压足够大的时候，光电子通过F-N隧穿后进入电荷储存层4，如果光子能量足够大，大于半导体与底层绝缘介质的△E_C光电子直接隧穿进入电荷存储层4，电荷存储层存入光电子后会使读取晶体管产生阔值电压的漂移，即读取晶体管漏极电流的漂移，通过对曝光前后漏极电流漂移量测量定出光电子存储层中光电子数目；在搜集光电子的阶段，读取晶体管源漏接地，使得共源的读取晶体管不会影响到光电子的收集。

7.根据权利要求1所述的基于复合介质栅MOSFET的双晶体管光敏探测器的信号读取方法，其特征是光电子的收集的步骤：在探测器感光晶体管栅极加上（0V-15V）正电压，衬底加上（-10V-0V）的负电压将在P型半导体基底耗尽区中形成的光电子收集到感光晶体管和读取晶体管共有的光电子存储层；

光电子的读出放大：由于感光晶体管和读取晶体管共用浮栅（电荷存储层4），感光晶体管在曝光过程中收集到的电荷存储层的光电子是可以被读取晶体管读到的；将探测器读取晶体管的源极和基底接地，漏极接合适正电压（如0.1V以上即可），通过调节栅极电压（如1-3V）使读取晶体管工作在线性区；通过对输出漏极电流的直接测量，即测量曝光前后漏极电流的两个值进行比较来确定光信号的大小，得到漏极电流的变化量与感光晶体管收集到的光电子数目的关系如下

$\mathrm{\Δ}{I}_{\mathrm{DS}}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}{L}\·\frac{N_{\mathrm{FG}}q}{C_T}\·V_{\mathrm{DS}}---\left(a\right)$

其中△I_DS为曝光前-曝光后漏极电流变化量，N_FG为光电子存储层上存储的光电子数目，C_T为探测器光电子存储层的总等效电容，C_ox为光电子存储层和衬底之间栅氧化层电容，W和L分别为探测器沟道的宽度和长度，μn为电子迁移率，V_DS为漏极与源极的电压差；

复位：在探测器栅极上加负偏压，衬底适当正偏压，读取晶体管源极加和衬底相同正偏压。当正负电压的压差足够高，光电子存储层中储存的光电子通过隧穿被扫回读取晶体管源极中。

Images