KR960002364A - 불휘발성 반도체 메모리 - Google Patents

불휘발성 반도체 메모리 Download PDF

Info

Publication number
KR960002364A
KR960002364A KR1019950015837A KR19950015837A KR960002364A KR 960002364 A KR960002364 A KR 960002364A KR 1019950015837 A KR1019950015837 A KR 1019950015837A KR 19950015837 A KR19950015837 A KR 19950015837A KR 960002364 A KR960002364 A KR 960002364A
Authority
KR
South Korea
Prior art keywords
nand
word lines
semiconductor memory
nonvolatile semiconductor
array region
Prior art date
Application number
KR1019950015837A
Other languages
English (en)
Other versions
KR0169785B1 (ko
Inventor
히로토 나카이
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR960002364A publication Critical patent/KR960002364A/ko
Application granted granted Critical
Publication of KR0169785B1 publication Critical patent/KR0169785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

칩 수명이 길면서 고속의 독출/기록/소거를 실현한다.
메모리셀부는 열방향으로 분할되어 데이터 기억영역(101)과 데이타 관리정보 기억영역(102)이 형성된다. 데이터 관리정보 기억영역(102)의 NAND단(12′)의 메모리셀의 수는 데이터 기억영역(101)의 NAND단(12)의 메모리셀의 수 보다 적다. 워드선(WL11-WL116)은 데이터 기억영역(101)에 있어서 열방향의 NAND단(12)에 공통으로 접속되고, 그 안에 2개의 워드선(WL11, WL12)은 데이터 관리정보 기억영역(102)까지 연장되고, 열방향의 NAND단(12′)에 공통으로 접속된다. 비트선(BL11-BL18)은 행방향의 NAND단(12, 12′)에 공통으로 접속된다.

Description

불휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 불휘발성 반도체 메모리 주요부의 개략도.
제2도는 제1도의 반도체 메모리 주요부에 대한 상세도.
제3도는 제2도의 메모리셀부 1블록에 대한 상세도.
제4도는 제2도의 열디코더의 상세도.

Claims (8)

  1. 전기적으로 소거/기록이 가능한 메모리셀을 i개 직렬로 접속한 제1NAND단(12)을 매트릭스형상으로 복수개 배치한 제1어레이영역(101)과, 전기적으로 소거/기록이 가능한 메모리셀을 상기 i보다 적은 j개 직렬로 접속한 제2NAND(12′)을 매트릭스형상으로 복수개 배치한 제2어레이 영역(102)과, 상기 제1어레이 영역 내에 있어서 제1방향으로 배치된 제1NAND단을 복수개 접속한 복수의 비트선(BL, BL11-BL18, -, BLn1-BLn8)과, 상기 제2어레이 영역 내에 있어서 상기 제1방향으로 배치된 제2NAND단을 복수개 접속한 복수의 비트선(BL, BL1H-BL8H)과, 상기 제1 및 제2어레이 영역 내에 있어서 상기 제1방향에 직교하는 제2방향으로 배치된 제1 및 제2NAND단을 복수개 접속한 복수의 워드선(WL1-WL16, WL11-WL116, -, WLm1-WLm16)과, 각 비트선에 접속된 복수의 제1 또는 제2 NAND단 중 하나의 NAND단 내의 하나의 메모리셀을 선택하는 디코드수단(11)을 구비한 것을 특징으로 하는 불휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 제1 및 제2NAND단(12, 12')은 각각 메모리셀과 비트선간에 선택게이트 트랜지스터(SGD)를 갖추고 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  3. 제1항에 있어서, 상기 제1 및 제2NAND단(12, 12')은 각각 메모리셀과 소스선간에 선택게이트 트랜지스터(SGS)를 갖추고 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  4. 제1항에 있어서, 상기 제1 및 제2어레이 영역(101, 102)은 서로 인접해 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  5. 제1항에 있어서, 상기 복수의 워드선중 일부(WL1, WL2)는 상기 제2방향으로 배치된 각각의 제1 및 제2NAND단의 메모리셀의 하나를 공통으로 접속하고, 상기 복수의 워드선의 다른 일부(WL3-WL16, WL12-WL16)는 상기 제2방향으로 배치된 각각의 제1NAND단의 메모리셀의 하나만을 공통으로 접속하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  6. 제4항에 있어서, 상기 제1어레이 영역(101)은 상기 디코드 수단(11)과 상기 제2어레이 영역(102) 사이에 배치되고, 상기 복수의 워드선중 일부(WL1, WL2)는 상기 디코드수단으로부터 상기 제2어레이 영역까지 연장되고, 상기 복수의 워드선중 다른 일부(WL-WL16, WL12-WL16)는 상기 디코드수단으로부터 상기 제1어레이 영역까지 연장되고 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  7. 제1항에 있어서, 상기 제2방향으로 배치된 각각의 제1 및 제2NAND단(12, 12′)에 접속된 복수의 워드선중 j개의 워드선(WL1, WL2)은 각각 상기 제1 및 제2NAND단의 메모리셀 하나를 공통으로 접속하고, 상기 복수의 워드선중 i-j개의 워드선(WL3-WL16, WL2-WL16)은 각각 상기 제1NAND단의 메모리셀 하나만을 공통으로 접속하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  8. 제1항에 있어서, 상기 디코드수단(11)에 의해 선택된 제1 및 제2어레이 영역의 메모리셀에 대해서 데이터의 독출/기록/소거를 일괄해서 행하는 수단을 구비한 것을 특징으로 하는 불휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015837A 1994-06-17 1995-06-15 불휘발성 반도체 메모리 KR0169785B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13581494A JP3184045B2 (ja) 1994-06-17 1994-06-17 不揮発性半導体メモリ
JP94-135814 1994-06-17
JP94-138514 1994-06-17

Publications (2)

Publication Number Publication Date
KR960002364A true KR960002364A (ko) 1996-01-26
KR0169785B1 KR0169785B1 (ko) 1999-02-18

Family

ID=15160439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015837A KR0169785B1 (ko) 1994-06-17 1995-06-15 불휘발성 반도체 메모리

Country Status (4)

Country Link
US (1) US5587948A (ko)
JP (1) JP3184045B2 (ko)
KR (1) KR0169785B1 (ko)
TW (1) TW357355B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR0157342B1 (ko) * 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
JP3171122B2 (ja) * 1995-11-27 2001-05-28 ソニー株式会社 半導体記憶装置および半導体記憶装置の情報読出方法
KR100210846B1 (ko) * 1996-06-07 1999-07-15 구본준 낸드셀 어레이
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
US5729491A (en) * 1996-11-12 1998-03-17 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having ground interconnect lattices with reduced lateral dimensions
US7023729B2 (en) * 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
JP3901883B2 (ja) * 1999-09-07 2007-04-04 富士通株式会社 データバックアップ方法、データバックアップシステム及び記録媒体
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6429479B1 (en) * 2000-03-09 2002-08-06 Advanced Micro Devices, Inc. Nand flash memory with specified gate oxide thickness
DE10038877A1 (de) * 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
JP3833970B2 (ja) 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
JP3984209B2 (ja) 2003-07-31 2007-10-03 株式会社東芝 半導体記憶装置
US7423304B2 (en) * 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
JP4713873B2 (ja) * 2004-11-12 2011-06-29 株式会社東芝 半導体記憶装置
KR101094840B1 (ko) * 2005-07-12 2011-12-16 삼성전자주식회사 낸드형 플래시 메모리 장치 및 그 제조 방법
WO2008024688A2 (en) * 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
JP2010165454A (ja) * 2010-04-16 2010-07-29 Renesas Electronics Corp 不揮発性半導体記憶装置及びデータ記憶システム
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
DE102021107044A1 (de) 2021-03-10 2022-09-15 Elmos Semiconductor Se Sicherheitsrelevantes Rechnersystems mit einem Datenspeicher und einem Datenspeicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204171A (en) * 1983-07-15 1986-05-06 Stephen K. Sunter Programmable logic array
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
JPH04313882A (ja) * 1991-04-12 1992-11-05 Fuji Photo Film Co Ltd メモリカードの記録管理方式
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches

Also Published As

Publication number Publication date
TW357355B (en) 1999-05-01
JPH087581A (ja) 1996-01-12
US5587948A (en) 1996-12-24
JP3184045B2 (ja) 2001-07-09
KR0169785B1 (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR960002364A (ko) 불휘발성 반도체 메모리
US8375179B2 (en) Method for reading a multilevel cell in a non-volatile memory device
KR100648553B1 (ko) 각각이 부유 게이트와 제어 게이트를 갖는 ｍｏｓ트랜지스터들을 구비한 반도체 메모리 장치와, 이것을포함하는 메모리 카드
JP4663522B2 (ja) バイト、ページ、ブロック書き込みおよび同時読み書き作業能力を備え、整合技術を使用した組合せ式不揮発メモリ
US6788612B2 (en) Flash memory array structure suitable for multiple simultaneous operations
US5894437A (en) Concurrent read/write architecture for a flash memory
US20120063223A1 (en) Most compact flotox-based combo NVM design without sacrificing EEPROM endurance cycles for 1-die data and code storage
KR950020748A (ko) 반도체 기억장치
US5392238A (en) Nonvolatile semiconductor memory device
EP0072763B1 (en) Semiconductor memory device
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
JP4610951B2 (ja) プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置
US5067111A (en) Semiconductor memory device having a majority logic for determining data to be read out
KR960005355B1 (ko) 불휘발성 반도체기억장치 및 이를 이용한 기억시스템
KR20060047328A (ko) 부유 게이트 및 제어 게이트를 각각 구비하는 복수의ｍｏｓ 트랜지스터를 갖는 반도체 기억 장치, 및 그 반도체기억 장치를 포함하는 메모리 카드
JPH11339488A (ja) 不揮発性半導体記憶装置
US5412609A (en) Nonvolatile semiconductor memory device
JP3660503B2 (ja) 不揮発性半導体記憶装置
US7209387B2 (en) Non-volatile programmable fuse apparatus in a flash memory with pairs of supercells programmed in a complementary fashion
US5973961A (en) Divided bit line system for non-volatile memory devices
US6781879B2 (en) Nonvolatile semiconductor memory with a page mode
US7046551B2 (en) Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area
KR100948483B1 (ko) 반도체 메모리 장치
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
CN114023364A (zh) 分栅存储器阵列结构及操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee