JP4610951B2 - プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置 - Google Patents
プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置 Download PDFInfo
- Publication number
- JP4610951B2 JP4610951B2 JP2004202155A JP2004202155A JP4610951B2 JP 4610951 B2 JP4610951 B2 JP 4610951B2 JP 2004202155 A JP2004202155 A JP 2004202155A JP 2004202155 A JP2004202155 A JP 2004202155A JP 4610951 B2 JP4610951 B2 JP 4610951B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- group
- memory array
- memory device
- array blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
102、104 第1及び第2アドレスデコーダ
106 ワードラインドライバ
108 ソースラインドライバ
110 メモリセルアレイブロック
112 ビットラインデコーダ
116 ビットラインデコーダ
118 書込みバッファ
120 センスアンプ
WL0、WL1、WLn-2、WLn-1、WLn、WLn+1、WL2046、WL2047 ワードライン
SL0、SLi、SLi+1、SL1023 ソースライン
BL0、BL1、BL2、 、BL1023 ビットライン
ADD1 第1アドレス信号
ADD2 第2アドレス信号
S、X、Y、Z ディコーディングされたアドレス信号
DL〈31:0〉 データライン
DIN〈31:0〉 データ入力信号
DOUT〈31:0〉 データ出力信号
Claims (16)
- 複数のメモリセルが配列されるメモリ装置において、
前記メモリセルのうちプログラムされたメモリセルが配列される第1群のメモリアレイブロックと、
前記メモリセルのうちプログラム及び消去可能なメモリセルが配列される第2群のメモリアレイブロックと、
前記第1メモリアレイブロックと前記第2メモリアレイブロック間に、所定のメモリセルが配列されるダミーメモリアレイブロックと、を具備し、
前記ダミーメモリアレイブロックは、
前記第1群のメモリアレイブロックと隣接した側には前記第1群のメモリアレイブロックを構成するメモリセルで構成され、前記第2群のメモリアレイブロックと隣接した側には前記第2群のメモリアレイブロックを構成するメモリセルで構成される
ことを特徴とするメモリ装置。 - 前記第1群のメモリアレイブロックは、
半導体製造工程中に所定のデータでプログラムされることを特徴とする請求項1に記載のメモリ装置。 - 前記第1群のメモリアレイブロックは、
マスクROMセルで構成されることを特徴とする請求項2に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
半導体製造工程後に所定のデータでプログラムされるか、または消去されることを特徴とする請求項1に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
EEPROMセルで構成されることを特徴とする請求項4に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
フラッシュメモリセルで構成されることを特徴とする請求項4に記載のメモリ装置。 - 複数のメモリセルが配列されるメモリ装置において、
(n+m)個のワードラインと、
l個のダミーワードラインと、
第1アドレスを受信してデコーディングする第1アドレスデコーダと、
前記デコーディングされた第1アドレスに応答して前記(n+m)個のワードラインのうち所定のワードラインを選択し、所定の電圧レベルで駆動するワードラインドライバと、
(n+m)/2個のソースラインと、
l/2個のダミーソースラインと、
第2アドレスを受信してデコーディングする第2アドレスデコーダと、
前記デコーディングされた第2アドレスに応答して前記(n+m)/2個のソースラインのうち所定のソースラインを選択し、所定の電圧レベルで駆動するソースラインドライバと、
i個のビットラインと、
前記メモリセルのうち前記n個のワードラインと前記i個のビットラインとの交差点にプログラムされたメモリセルが配列される第1群のメモリアレイブロックと、
前記メモリセルのうち前記m個のワードラインと前記i個のビットラインとの交差点にプログラム及び消去可能なメモリセルが配列される第2群のメモリアレイブロックと、
前記第1メモリアレイブロックと前記第2メモリアレイブロック間に、前記l個のワードラインと前記i個のビットラインとの交差点に所定のメモリセルが配列され、前記メモリセルは前記l/2個のダミーソースラインと連結されるダミーメモリアレイブロックと、
前記デコーディングされた第1アドレスに応答して前記ビットラインを選択して前記第1及び第2群のメモリアレイブロックのメモリセルデータを出力するビットラインデコーダと、を具備し、
前記ダミーメモリアレイブロックは、
前記第1群のメモリアレイブロックと隣接した側には前記第1群のメモリアレイブロックを構成するメモリセルで構成され、前記第2群のメモリアレイブロックと隣接した側には前記第2群のメモリアレイブロックを構成するメモリセルで構成される
ことを特徴とするメモリ装置。 - 前記l個のダミーワードラインは、
前記ワードラインドライバにより選択されないことを特徴とする請求項7に記載のメモリ装置。 - 前記l/2個のダミーソースラインは、
前記ソースラインデコーダ及びドライバにより選択されないことを特徴とする請求項7に記載のメモリ装置。 - 前記l個のダミーワードラインと前記l/2個のダミーソースラインとは、
接地電圧で連結されるか、またはフローティングされることを特徴とする請求項7に記載のメモリ装置。 - 前記第1群のメモリアレイブロックは、
半導体製造工程中に所定のデータでプログラムされることを特徴とする請求項7に記載のメモリ装置。 - 前記第1群のメモリアレイブロックは、
マスクROMセルで構成されることを特徴とする請求項11に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
半導体製造工程後に所定のデータでプログラムされるか、または消去されることを特徴とする請求項7に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
EEPROMセルで構成されることを特徴とする請求項13に記載のメモリ装置。 - 前記第2群のメモリアレイブロックは、
フラッシュメモリセルで構成されることを特徴とする請求項13に記載のメモリ装置。 - 前記第1群及び第2群のメモリアレイブロックとダミーメモリアレイブロック内のメモリセルは、
NOR型に構成されることを特徴とする 請求項7に記載のメモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030047417A KR100555506B1 (ko) | 2003-07-11 | 2003-07-11 | 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032422A JP2005032422A (ja) | 2005-02-03 |
JP4610951B2 true JP4610951B2 (ja) | 2011-01-12 |
Family
ID=33536444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004202155A Active JP4610951B2 (ja) | 2003-07-11 | 2004-07-08 | プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7102926B2 (ja) |
JP (1) | JP4610951B2 (ja) |
KR (1) | KR100555506B1 (ja) |
CN (1) | CN1577605B (ja) |
DE (1) | DE102004033444B8 (ja) |
FR (1) | FR2857497B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555506B1 (ko) * | 2003-07-11 | 2006-03-03 | 삼성전자주식회사 | 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치 |
JP2005327339A (ja) * | 2004-05-12 | 2005-11-24 | Matsushita Electric Ind Co Ltd | マスクrom |
JP4839714B2 (ja) * | 2005-07-25 | 2011-12-21 | セイコーエプソン株式会社 | シーケンシャルアクセスメモリ |
JP4804133B2 (ja) * | 2005-12-06 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
KR100784862B1 (ko) | 2006-01-09 | 2007-12-14 | 삼성전자주식회사 | 더미 셀을 포함하는 플래시 메모리 장치 |
US7817456B2 (en) * | 2006-12-22 | 2010-10-19 | Sidense Corp. | Program lock circuit for a mask programmable anti-fuse memory array |
KR100823169B1 (ko) * | 2007-01-25 | 2008-04-18 | 삼성전자주식회사 | 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 |
US7869250B2 (en) * | 2007-06-11 | 2011-01-11 | Renesas Electronics Corporation | ROM semiconductor integrated circuit device having a plurality of common source lines |
CN101779249B (zh) * | 2007-06-14 | 2013-03-27 | 桑迪士克科技股份有限公司 | 半导体存储器中的可编程芯片使能和芯片地址 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US7872917B2 (en) * | 2007-12-25 | 2011-01-18 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and memory system including the same |
US8305791B2 (en) * | 2009-07-22 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit having memory cells with common source/drain region electrically isolated from all bit lines, system, and fabrication method thereof |
US8804429B2 (en) * | 2011-12-08 | 2014-08-12 | Silicon Storage Technology, Inc. | Non-volatile memory device and a method of programming such device |
CN104051011A (zh) * | 2013-03-15 | 2014-09-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器 |
CN104882164B (zh) * | 2014-02-27 | 2019-02-01 | 北京兆易创新科技股份有限公司 | 快速擦除的flash芯片及擦除方法 |
US10397637B2 (en) * | 2014-12-04 | 2019-08-27 | Samsung Electronics Co., Ltd. | Apparatus and method for facilitating channel control on a paired device |
KR102406664B1 (ko) * | 2016-02-24 | 2022-06-08 | 삼성전자주식회사 | Otp 메모리 및 그것의 데이터 기입 방법 |
JP7089858B2 (ja) * | 2017-11-01 | 2022-06-23 | ローム株式会社 | 不揮発性半導体記憶装置 |
CN110476209B (zh) * | 2019-06-28 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器件中的存储器内计算 |
WO2020258209A1 (en) * | 2019-06-28 | 2020-12-30 | Yangtze Memory Technologies Co., Ltd. | Computation-in-memory in three-dimensional memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230397A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | 不揮発生メモリ装置 |
JPH04129098A (ja) * | 1990-09-18 | 1992-04-30 | Fujitsu Ltd | 半導体装置 |
JPH05266220A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | マイクロコンピュータ、及びフラッシュメモリ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61214559A (ja) | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体集積回路装置 |
JPS62121979A (ja) | 1985-11-22 | 1987-06-03 | Mitsubishi Electric Corp | 集積回路メモリ |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US4964078A (en) | 1989-05-16 | 1990-10-16 | Motorola, Inc. | Combined multiple memories |
JPH05190788A (ja) | 1992-01-10 | 1993-07-30 | Hitachi Ltd | 半導体記憶装置 |
TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
JPH05275657A (ja) | 1992-03-26 | 1993-10-22 | Toshiba Corp | 半導体記憶装置 |
JPH06168599A (ja) | 1992-11-30 | 1994-06-14 | Hitachi Ltd | フラッシュメモリを有する外部記憶装置 |
US5867443A (en) | 1995-08-17 | 1999-02-02 | The United States Of America As Represented By The Secretary Of The Air Force | Shared bitline heterogeneous memory |
US5822243A (en) | 1997-09-09 | 1998-10-13 | Macronix International Co., Ltd. | Dual mode memory with embedded ROM |
US6985988B1 (en) * | 2000-11-09 | 2006-01-10 | International Business Machines Corporation | System-on-a-Chip structure having a multiple channel bus bridge |
US6620682B1 (en) * | 2001-02-27 | 2003-09-16 | Aplus Flash Technology, Inc. | Set of three level concurrent word line bias conditions for a nor type flash memory array |
US6731544B2 (en) * | 2001-05-14 | 2004-05-04 | Nexflash Technologies, Inc. | Method and apparatus for multiple byte or page mode programming of a flash memory array |
AU2003230565A1 (en) | 2003-01-29 | 2004-08-30 | Aplus Flash Technology, Inc. | A novel highly-integrated flash memory and mask rom array architecture |
KR100555506B1 (ko) * | 2003-07-11 | 2006-03-03 | 삼성전자주식회사 | 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치 |
-
2003
- 2003-07-11 KR KR1020030047417A patent/KR100555506B1/ko active IP Right Grant
-
2004
- 2004-06-30 US US10/880,800 patent/US7102926B2/en active Active
- 2004-07-08 DE DE102004033444A patent/DE102004033444B8/de active Active
- 2004-07-08 JP JP2004202155A patent/JP4610951B2/ja active Active
- 2004-07-09 FR FR0407708A patent/FR2857497B1/fr active Active
- 2004-07-12 CN CN200410068445XA patent/CN1577605B/zh active Active
-
2006
- 2006-07-24 US US11/459,547 patent/US7379332B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230397A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | 不揮発生メモリ装置 |
JPH04129098A (ja) * | 1990-09-18 | 1992-04-30 | Fujitsu Ltd | 半導体装置 |
JPH05266220A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | マイクロコンピュータ、及びフラッシュメモリ |
Also Published As
Publication number | Publication date |
---|---|
KR100555506B1 (ko) | 2006-03-03 |
US20050007822A1 (en) | 2005-01-13 |
DE102004033444B4 (de) | 2008-07-10 |
US7102926B2 (en) | 2006-09-05 |
CN1577605B (zh) | 2012-07-11 |
US20060250844A1 (en) | 2006-11-09 |
US7379332B2 (en) | 2008-05-27 |
DE102004033444B8 (de) | 2008-10-16 |
FR2857497A1 (fr) | 2005-01-14 |
KR20050007817A (ko) | 2005-01-21 |
FR2857497B1 (fr) | 2006-05-19 |
CN1577605A (zh) | 2005-02-09 |
JP2005032422A (ja) | 2005-02-03 |
DE102004033444A1 (de) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610951B2 (ja) | プログラムされたメモリセルとプログラム及び消去可能なメモリセルを含むメモリ装置 | |
KR100704025B1 (ko) | 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치 | |
JP4593159B2 (ja) | 半導体装置 | |
JP2001023386A (ja) | 不揮発性半導体メモリ装置 | |
JP2002025280A (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP4709867B2 (ja) | 半導体記憶装置 | |
KR960000345B1 (ko) | Eeprom 및 eeprom 독출 방법 | |
JP4698605B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP4346211B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004253079A (ja) | 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法 | |
JP2006139895A (ja) | Nand型フラッシュメモリ素子の消去検証方法及びそのnand型フラッシュメモリ素子 | |
JP4960078B2 (ja) | 不揮発性半導体記憶装置 | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2010086623A (ja) | Nand型フラッシュメモリ | |
KR100948483B1 (ko) | 반도체 메모리 장치 | |
KR100732633B1 (ko) | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 | |
US6215698B1 (en) | Flash eprom with byte-wide erasure | |
JP2010123208A (ja) | Nand型フラッシュメモリ | |
US7800967B2 (en) | Semiconductor memory device and driving method thereof | |
JP2007188547A (ja) | 不揮発性半導体記憶装置 | |
TWI784904B (zh) | 具有標誌位元的記憶體結構和其操作方法 | |
JP2011192349A (ja) | Nand型フラッシュメモリ | |
JP2006351112A (ja) | 半導体装置 | |
KR100660541B1 (ko) | 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법 | |
KR100605107B1 (ko) | 플래시 메모리 장치 및 그것의 읽기 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4610951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |