CN104882164B - 快速擦除的flash芯片及擦除方法 - Google Patents

快速擦除的flash芯片及擦除方法 Download PDF

Info

Publication number
CN104882164B
CN104882164B CN201410067930.9A CN201410067930A CN104882164B CN 104882164 B CN104882164 B CN 104882164B CN 201410067930 A CN201410067930 A CN 201410067930A CN 104882164 B CN104882164 B CN 104882164B
Authority
CN
China
Prior art keywords
sub
storage
storage array
erasing
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410067930.9A
Other languages
English (en)
Other versions
CN104882164A (zh
Inventor
陈建梅
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201410067930.9A priority Critical patent/CN104882164B/zh
Publication of CN104882164A publication Critical patent/CN104882164A/zh
Application granted granted Critical
Publication of CN104882164B publication Critical patent/CN104882164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及存储器技术领域，尤其涉及一种快速擦除的FLASH芯片及擦除方法。快速擦除的FLASH芯片包括：存储阵列，存储阵列包括m个子存储阵列和隔离字线区域；m个子存储阵列形成于同一阱区，以及每一个子存储阵列的大小和FLASH芯片预设的最小擦除范围的大小相同；隔离字线区域形成在相邻的子存储阵列之间；m个子字线驱动电路，分别连接于m个子存储阵列，每一子字线驱动电路对与其相连接的子存储阵列提供驱动电压信号；以及位线选择电路，提供多根位线，连接于存储阵列每列存储单元中不包括隔离字线区域存储单元的漏极，用于选择存储阵列中存储单元。本发明技术方案，提升FLASH芯片的擦除速度，进而提升FLASH芯片的擦除效率。

Description

快速擦除的FLASH芯片及擦除方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种快速擦除的FLASH芯片及擦除方法。
背景技术
现有技术中闪存（Flash Memory）擦除时，预擦除区域中存储单元所在阱区及预擦除区域中存储单元的源极(S)施加正高压，控制栅极(CG)施加负高压，并悬空漏极(D)；以此，所施加的正高压和负高压在存储单元的浮动栅极(FG)和源极之间形成电压差，产生隧道效应，使得浮动栅极中电荷流向源极，进而改变存储单元的阈值电压，实现对预擦除存储单元的擦除。同时，在擦除时，同一阱区中的非擦除区域的存储单元，源极也施加相同的正高压，控制栅极施加正低压，并悬空漏极；以此，在非擦除区域存储单元的控制栅极施加的正低压和源极施加的正高压不会使浮动栅极和源极之间产生隧道效应。
在控制栅极和源极产生电压差的方式进行擦除时，虽对闪存中电介质要求较少，但这种方式会对同一阱区中非擦除区域存储单元有较强的擦除干扰。擦除干扰是指擦除时，预擦除区域中存储单元栅极施加的正高压和阱区所述施加的正高压对非擦除区域存储单元阈值电压产生的影响。例如，因在擦除时阱区施加了正高压，同时因非擦除区域存储单元控制栅极施加的是正低压，会使得非擦除区域存储单元的控制栅极和阱区存在一个应力作用，引起浮动栅极中电荷的变化，进而改变非擦除区域中存储单元的阈值电压，影响存储单元数据读取时的正确性等。
为了消除擦除时擦除干扰的影响，现有技术中在擦除结束后需对非擦除区域中存储单元进行一次擦除修复操作，即对非擦除区域进行验证和写（编程），也即是通过验证操作确定受擦除干扰影响的存储单元，通过编程操作消除受擦除干扰影响存储单元的阈值电压变化，以消除擦除干扰所引起的非擦除区域中存储单元的阈值电压的变化。但现有技术中，为消除擦除干扰而进行的擦除修复操作，延长了擦除时间，增大了擦除操作的时间开销，进而降低了擦除效率。
发明内容
为提升FLASH芯片的擦除效率，本发明实施例提供了一种快速擦除的FLASH芯片及FLASH芯片的擦除方法。
在第一方面，本发明实施例提供了一种快速擦除的FLASH芯片，包括：
存储阵列，所述存储阵列包括m个子存储阵列和隔离字线区域；
所述m个子存储阵列形成于同一阱区，以及每一个子存储阵列的大小和FLASH芯片预设的最小擦除范围的大小相同；
隔离字线区域形成在相邻的子存储阵列之间；
m个子字线驱动电路，分别连接于m个子存储阵列，所述每一个子字线驱动电路对与其相连接的子存储阵列提供驱动电压信号；以及
位线选择电路，提供多根位线，连接于所述存储阵列中每列存储单元的漏极，用于选择存储阵列中存储单元；
其中，m为正整数，2≤m。
进一步的，快速擦除的FLASH芯片，所述FLASH芯片擦除时，所述FLASH芯片配置为：
悬空与存储阵列相连接的位线，并施加一正高压至阱区；
施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字线区域中存储单元的控制栅极；
施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述预擦除子存储阵列中存储单元产生隧道效应，以实现擦除。
进一步的，所述的快速擦除的FLASH芯片，所述隔离字线区域包括一行存储单元。
进一步的，所述的快速擦除的FLASH芯片，所述阱区为P阱。
进一步的，所述的FLASH芯片，还包括逻辑控制单元；
所述逻辑控制单元连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻辑控制。
在第二方面，本发明实施例提供了一种FLASH芯片的擦除方法，包括：
FLASH芯片接收擦除指令；
悬空与存储阵列相连接的位线，并施加一正高压至阱区；
施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字线区域中存储单元的控制栅极；
施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述子存储阵列中存储单元产生隧道效应，以实现擦除。
进一步的，所述的FLASH芯片的擦除方法，所述阱区为P阱。
本发明实施例中提供的FLASH芯片及其擦除方法，包括存储阵列，存储阵列包括多个子存储阵列，其中，多个子存储阵列形成于同一阱区中，并且每个个子存储阵列的大小和FLASH芯片预设的最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列的控制栅极，施加正高压至源极，并悬空漏极；同时，在非擦除子存储阵列中存储单元的源极和控制栅极施加相同的正高压，悬空漏极；以及在阱区施加相同的正高压。因此，本实施例中FLASH芯片及其擦除方法，因每个子存储阵列的大小同FLASH芯片预设的最小擦除范围大小相同，每次擦除时都保证了擦除子存储阵列中所有存储单元都进行擦除操作；并且同时非擦除子存储阵列中存储单元的控制栅极和源极都施加正高压，使得非擦除子存储阵列中存储单元的控制栅极、源极和阱区保持电压平衡，阱区和控制栅极之间的应力作用就会消失，非擦除子存储阵列中存储单元受擦除干扰影响就很小，进而在擦除完成后不再需要再进行擦除修复操作，减少了擦除的时间开销，实现FLASH芯片的擦除速度，提高了擦除的效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：
图1示出的是本发明实施例一中FLASH芯片存储阵列结构示意图；
图2示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布示意图；
图3示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布的截面结构示意图；
图4示出的是本发明实施例二中FLASH芯片结构示意图；
图5示出的是本发明实施例三中FLASH芯片擦除方法流程示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1示出的是本发明实施例一中FLASH芯片结构示意图。
图2示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布结构示意图。
图3示出的是本发明实施例一中FLASH芯片存储阵列中存储单元分布的截面结构示意图。
参考图1、图2和图3，本实施例中，FLASH芯片包括：存储阵列11，存储阵列11包括形成于同一阱区10的m个子存储阵列111（子存储阵列1至子存储阵列m）和隔离字线区域12，其中，m为正整数，2≤m。本实施例中存储阵列11的划分并不用于限制本发明，在其它具体实施方式中m可以为任意大于等于2的值，例如m为3或5为等。进一步的参考图2，存储阵列11包括多个存储单元15，多个存储单元15又划分为m个子存储阵列111和多个隔离字线区域12；具体的，本实施例中当每一相邻子存储阵列111之间形成有一个隔离字线区域12时，则存储阵列11中隔离字线区域12的个数为m-1。每个存储单元15具有控制栅极（CG）、浮动栅极（FG）、源极（S）和漏极（D）。参考图1，每一个子存储阵列111包括多根字线限定的存储阵列11中的区域，例如子存储阵列1，包括字线WL1至WLi限定的存储阵列11中的区域，每一字线限定一行存储单元，也即是子存储阵列1包括i行存储单元。具体的，本实施例中，存储阵列11中每个子存储阵列111的大小和FLASH芯片预设的最小擦除范围的大小相同。预设的最小擦除范围是指FLASH芯片每次擦除所能够擦除的最小擦除范围；例如，可以以一定数量的存储块作为最小擦除范围，或者一定行数的存储单元作为最小擦除范围。
隔离字线区域12形成于相邻的子存储阵列111之间，亦即是在每两个相邻的子存储阵列111之间形成有一个隔离字线区域12。其中，隔离字线区域12是指存储阵列11中形成的用于隔离相邻两个子存储阵列111之间的区域，通常隔离字线区域12中存储单元不存储数据。具体的，隔离字线区域12可以有多根字线Wdm0至Wdmi限定的多行存储单元组成，也可以有一根字线限定的一行存储单元组成。隔离字线区域12起到隔离相互相邻的两个子存储阵列111的作用，在通常情况下不对数据进行存储；并且隔离字线区域12相对于现有技术中的物理隔离，减小了存储阵列的面积开销，进而提升了存储阵列11的存储密度。
m个子字线驱动电路13，m个子字线驱动电路13分别连接于所述m个子存储阵列111，也即是子存储阵列1至子存储阵列m分别配置一个字线驱动电路13；每一个子字线驱动电路13对与其相连接的子存储阵列111提供驱动信号；以提供子存储阵列111中存储单元在擦除、写入或读取时所需的电压信号；所述电压信号为擦除、写入或读取时在存储单元的控制栅极所施加的电压信号。
位线选择电路14，位线选择电路14提供多根位线BL1至BLn，连接于存储阵列11中每列存储单元的漏极，用于选择存储阵列11中存储单元15。在对存储阵列11中存储单元进行读取时，通过位线选择电路14选取相应位置的存储单元进行读取。
可选的，本实施例中，隔离字线区域12中存储单元的源极还可以连接于阱区10，使在对阱区10施加电压的同时，同时将电压施加于隔离字线区域12的源极，以进一步减少存储阵列中线路的数量，减小面积开销。具体的，本实施例中通过将隔离字线区域12中的源极线SLdm0至SLdmi和阱区10的外设端点Q连接，以实现隔离字线区域12中存储单元的源极与阱区10的连接。
可选的，本实施例中，隔离字线区域12包括一行存储单元。参考图2，隔离字线区域12包括字线WLdm0至字线WLdmi所限定的i+1行存储单元，当只有一行存储单元时，亦即是隔离字线区域12中只有一根字线所限定的存储单元。只设置一行存储单元作为隔离字线区域，在起到的隔离作用的同时，减小了存储阵列11的面积开销，进而极大的提升了存储阵列11的存储密度。
可选的，本实施例中，阱区为P阱。
结合上述说明，当FLASH芯片接收擦除指令进行擦除时，FLASH芯片配置为：悬空与存储阵列相连接的位线，并施加一正高压至所述阱区；施加所正高压至存储阵列的非擦除子存储阵列中存储单元的控制栅极和源极；施加所述正高压至隔离字线区域中存储单元的源极，并施加一正低压至隔离字线区域中存储单元的控制栅极；施加一负高压至预擦除子存储阵列中存储单元的控制栅极，并施加所述正高压至源极；所述正高压和所述负高压的差值以使所述预擦除子存储阵列中存储单元产生隧道效应，实现擦除。
具体的，本实施例中FLASH芯片在擦除时，以子存储阵列1为预擦除子存储阵列，子存储阵列2至子存储阵列m为非擦除子存储阵列为例，悬空与存储阵列11相连接的位线BL1至BLn，并施加一正高压Vhigh至所述阱区10。
施加正高压Vhigh至存储阵列11的非擦除子存储阵列，也即是子存储阵列2至子存储阵列m中存储单元的控制栅极和源极。具体的通过字线驱动电路13在字线WL1至WLi和WL1至WLi施加正高压Vhigh至非擦除子存储阵列；并同时通过源极线SL1至SLi和SL1至SLi施加所述正高压至非擦除子存储阵列中存储单元的源极。因每个子存储阵列的大小等于FLASH芯片的最小擦除范围，则每个子存储阵列的大小相同，也即是具有相同的字线数量和位线数量。
施加正高压Vhigh至隔离字线区域中存储单元的源极，并施加一正低压Vlow至隔离字线区域12中存储单元的控制栅极。具体的，可以通过与隔离字线区域12相连接字线驱动电路（图中未示出）提供所述正低压Vlow至字线WLdm0至WLdmi，进而施加所述正低压Vlow至隔离字线区域12中存储单元的控制栅极，并同时通过源极线SLdm0至SLdmi施加所述正高压至隔离字线区域12中存储单元的源极，以及悬空Ddm0-dmi以使隔离字线区域12中存储单元的漏极悬空。
施加一负高压Vneg至预擦除子存储阵列（子存储阵列1）中存储单元的控制栅极，并施加所述正高压Vhigh至源极。具体的，可以通过与预擦除子存储阵列1相连接子字线驱动电路13提供所述负高压Vneg至预擦除子存储阵列1的字线；并同时通过源极线SL1至SLi施加所述正高压Vhigh至预擦除子存储阵列1的源极。进而，根据所施加的正高压Vhigh和负高压Vneg的差值，在预擦除子存储阵列1存储单元中产生隧道效应，实现擦除。
表1是本实施例中各行存储单元所施加的电压值。其中，VBL代表位线、VWL代表字线及VSL代表源极线；其中，以各行的字线代表该行存储单元。
表1
需要说明的是本实施例中正高压Vhigh的和负高压Vneg的差值以使预擦除子存储阵列中存储单元产生隧道效应，实现擦除；正低压Vlow以使隔离字线中存储单元受擦除干扰影响很小。以及，本实施例中，上述电压施加顺序并不用于限制本发明具体的实施方式，在具体的实施方式，可以选择相应的施加顺序，作为一施加方式。
需要说明的是，本实施例中FLASH芯片可以包括一个上述存储阵列，在其它具体实施方式中FLASH芯片可以包括两个以上的上述存储阵列；以进行对数据的存储。
本实施例中提供的FLASH芯片，包括存储阵列，存储阵列包括多个子存储阵列，其中，多个子存储阵列形成于同一阱区中，并且每个子存储阵列的大小和FLASH芯片预设的最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列的控制栅极，施加正高压至源极，并悬空漏极；同时，在非擦除子存储阵列中存储单元的源极和控制栅极施加相同的正高压，悬空漏极；以及在阱区施加相同的正高压。因此，本实施例中FLASH芯片，因每个子存储阵列的大小同FLASH芯片预设的最小擦除范围大小大致相同，每次擦除时都保证了擦除子存储阵列中所有存储单元都进行擦除操作；并且同时非擦除子存储阵列中存储单元的栅极和源极都施加正高压，使得非擦除子存储阵列中存储单元的栅极、源极和阱区保持电压平衡，阱区和控制栅极之间的应力作用就会消失，非擦除子存储阵列中存储单元受擦除干扰影响就很小，进而在擦除完成后不再需要进行擦除修复操作，减少了擦除的时间开销，实现FLASH芯片的擦除速度，提高了擦除的效率。
同时，在相邻两个字阵列之间使用隔离字线区域代替现有的物理隔离，减少了存储阵列的面积，提升了存储阵列的存储密度。
图4示出的是本发明实施例二中FLASH芯片结构示意图；参考图1和图4本实施例中，隔离字线区域12为一根字线WLdm所限定的一行存储单元，亦即是一根字线所限定的存储阵列中一行存储单元所在的区域，以及源极线SLdm和各存储单元漏极连接的Ddm。
本实施例中，划分的子存储阵列的大小为最小擦除范围，以及相邻的两个子存储阵列之间设置一行存储单元。在擦除，在预擦除子存储阵列的源极施加正高压的同时，隔离字线区域施加一正低压，以阻隔擦除电压对非擦除子存储阵列的影响；同时因阱区、非擦除子存储阵列的源极和控制栅极电压相同，则非擦除子存储阵列不会受到擦除时阱区应力的影响，因有隔离字线的存在也不会使得预擦除的子存储阵列和非擦除子存储阵列的字线之间产生影响。进而在擦除后无需再进行擦除修复操作，节省了擦除时间。
因只设置一行存储单元作为隔离字线区域，极大的减少了隔离字线区域的开销，并相对于现有技术中物理隔离，更进一步的减小了面积开销；提高了存储阵列的密度。
图5示出的是本发明实施例三中FLASH芯片擦除方法流程示意图。参考图5，本实施例中FLASH芯片擦除方法，包括：
S1、FLASH芯片接收擦除指令。
S2、悬空与存储阵列相连接的位线，并施加一正高压至阱区。
S3、施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极。
S4、施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字线区域中存储单元的控制栅极。
S5、施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述子存储阵列中存储单元产生隧道效应，实现擦除。
需要说的是上述步骤S2至S5的具体实施顺序，并不用于限制本发明的具体实施方式，上述步骤S2至S5可以以任何方式的顺序进行执行，以及同时执行。
可选的，本实施例中，阱区为P阱。
本实施例中提供的FLASH芯片擦除方法，包括存储阵列，存储阵列包括多个子存储阵列，其中，每个子存储阵列形成于同一阱区中，并且每个子存储阵列的大小和FLASH芯片预设的最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列的控制栅极，施加正高压至源极，并悬空漏极；同时，在非擦除子存储阵列中存储单元的源极和控制栅极施加相同的正高压，悬空漏极；以及在阱区施加相同的正高压。因此，本实施例中FLASH芯片擦除方法，因每个子存储阵列的大小同FLASH芯片预设的最小擦除范围大小相同，每次擦除时都保证了擦除子存储阵列中所有存储单元都进行擦除操作；并且同时非擦除子存储阵列中存储单元的栅极和源极都施加正高压，使得非擦除子存储阵列中存储单元的栅极、源极和阱区保持电压平衡，阱区和控制栅极之间的应力作用就会消失，非擦除子存储阵列中存储单元受擦除干扰影响大大降低，进而在擦除完成后不再需要擦除修复操作，减少了擦除的时间开销，实现FLASH芯片的擦除速度，提高了擦除的效率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种快速擦除的FLASH芯片，其特征在于，包括：
存储阵列，所述存储阵列包括m个子存储阵列和隔离字线区域；
所述m个子存储阵列形成于同一阱区，以及每一个子存储阵列的大小和FLASH芯片预设的最小擦除范围的大小相同；
隔离字线区域形成在相邻的子存储阵列之间；
m个子字线驱动电路，分别连接于m个子存储阵列，所述每一个子字线驱动电路对与其相连接的子存储阵列提供驱动电压信号；以及
位线选择电路，提供多根位线，连接于所述存储阵列中每列存储单元的漏极，用于选择存储阵列中存储单元；
其中，m为正整数，2≤m；
所述FLASH芯片擦除时，所述FLASH芯片配置为：
悬空与存储阵列相连接的位线，并施加一正高压至阱区；
施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字线区域中存储单元的控制栅极；
施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述预擦除子存储阵列中存储单元产生隧道效应，以实现擦除。
2.如权利要求1所述的快速擦除的FLASH芯片，其特征在于，所述隔离字线区域包括一行存储单元。
3.如权利要求1所述的快速擦除的FLASH芯片，其特征在于，所述阱区为P阱。
4.如权利要求1所述的FLASH芯片，其特征在于，还包括逻辑控制单元；
所述逻辑控制单元连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻辑控制。
5.一种FLASH芯片的擦除方法，应用于权利要求1所述的FLASH芯片，其特征在于，包括：
FLASH芯片接收擦除指令；
悬空与存储阵列相连接的位线，并施加一正高压至阱区；
施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字线区域中存储单元的控制栅极；
施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述子存储阵列中存储单元产生隧道效应，以实现擦除。
6.如权利要求5所述的FLASH芯片的擦除方法，其特征在于，所述阱区为P阱。
CN201410067930.9A 2014-02-27 2014-02-27 快速擦除的flash芯片及擦除方法 Active CN104882164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410067930.9A CN104882164B (zh) 2014-02-27 2014-02-27 快速擦除的flash芯片及擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410067930.9A CN104882164B (zh) 2014-02-27 2014-02-27 快速擦除的flash芯片及擦除方法

Publications (2)

Publication Number Publication Date
CN104882164A CN104882164A (zh) 2015-09-02
CN104882164B true CN104882164B (zh) 2019-02-01

Family

ID=53949630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410067930.9A Active CN104882164B (zh) 2014-02-27 2014-02-27 快速擦除的flash芯片及擦除方法

Country Status (1)

Country Link
CN (1) CN104882164B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951864B (zh) * 2019-05-14 2022-10-28 兆易创新科技集团股份有限公司 一种控制读操作的方法、装置以及Nand flash存储器
CN113470718A (zh) * 2021-06-30 2021-10-01 芯天下技术股份有限公司 一种闪存结构、擦除方法、装置和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555506B1 (ko) * 2003-07-11 2006-03-03 삼성전자주식회사 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치
KR100749737B1 (ko) * 2006-01-25 2007-08-16 삼성전자주식회사 노어 플래시 메모리 및 그것의 소거 방법
KR101297283B1 (ko) * 2006-07-10 2013-08-19 삼성전자주식회사 낸드형 셀 스트링을 가지는 비휘발성 기억 장치
JP5194302B2 (ja) * 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
KR101462488B1 (ko) * 2008-03-31 2014-11-18 삼성전자주식회사 더미셀을 이용한 플래시 메모리 장치 및 그것의 동작 방법
KR101204646B1 (ko) * 2010-11-17 2012-11-23 에스케이하이닉스 주식회사 낸드 플래시 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN104882164A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US8339861B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
JP4892307B2 (ja) 不揮発性半導体格納装置
CN105810249B (zh) 用于非易失性存储器装置的操作参数的快速适应性整理
TW201601157A (zh) 非揮發性半導體記憶體裝置
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
KR20070029583A (ko) 불휘발성 반도체 기억 장치
JP2010250891A (ja) 不揮発性半導体記憶装置
JP5566797B2 (ja) 不揮発性半導体記憶装置
KR20130129638A (ko) 불휘발성 반도체 메모리 장치 및 그의 리드 방법
KR20170085776A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN106504791A (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
CN105280224A (zh) 用以降低编程干扰的存储器装置及其编程方法
CN105006251A (zh) Nand型闪存及其程序化方法
US20190198111A1 (en) Semiconductor storage device
KR100953065B1 (ko) 불휘발성 메모리 소자
CN104882164B (zh) 快速擦除的flash芯片及擦除方法
US20090055579A1 (en) Semiconductor memory device for simultaneously programming plurality of banks
CN109240619A (zh) 提高三维nand闪存存储器可靠性的数据写入方法
KR100953044B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN104882165B (zh) Flash芯片及flash芯片的擦除方法
CN103426476B (zh) 通过部分预编程来减少存储器擦除时间的方法与装置
CN102820059B (zh) 半导体器件及其编程方法
KR101227368B1 (ko) 낸드 플래시 메모리 소자의 프로그래밍 방법 및 데이터읽기 방법.
US20120236644A1 (en) Semiconductor storage device
CN110580928B (zh) 一种三维存储器的控制方法、装置及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address