CN102820059B - 半导体器件及其编程方法 - Google Patents

半导体器件及其编程方法 Download PDF

Info

Publication number
CN102820059B
CN102820059B CN201210191136.6A CN201210191136A CN102820059B CN 102820059 B CN102820059 B CN 102820059B CN 201210191136 A CN201210191136 A CN 201210191136A CN 102820059 B CN102820059 B CN 102820059B
Authority
CN
China
Prior art keywords
programming operation
memory cell
lsb
wordline
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210191136.6A
Other languages
English (en)
Other versions
CN102820059A (zh
Inventor
安圣薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102820059A publication Critical patent/CN102820059A/zh
Application granted granted Critical
Publication of CN102820059B publication Critical patent/CN102820059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

一种对半导体器件进行编程的方法，包括以下步骤：对选在的存储器单元执行最低有效位(LSB)编程操作；对除已执行了LSB编程操作的存储器单元以外的其余的存储器单元执行软编程操作；以及对从已执行了LSB编程操作的存储器单元和已执行了软编程操作的存储器单元中选择的存储器单元执行最高有效位(MSB)编程操作。

Description

半导体器件及其编程方法
相关申请的交叉引用
本申请要求于2011年6月9日提交于韩国专利局的韩国专利申请第10-2011-0055529号的优先权，其全部内容通过引用合并于此。
技术领域
本发明的一个实施方式涉及一种半导体器件及其编程方法，尤其涉及一种在编程操作中减小相邻单元之间的干扰的半导体器件及其编程方法。
背景技术
图1为用于示出已知编程操作的问题的存储器单元阵列的电路图。
下文将参照图1描述半导体器件中的NAND快闪存储器件的存储器单元阵列。
NAND快闪存储器件的存储器单元阵列包括多个存储块。每个存储块包括存储串STe和STo。存储串STe和STo的每个包括串联耦接的漏极选择晶体管、多个存储器单元和源极选择晶体管。包括在不同的存储串STe和STo中的漏极选择晶体管的栅极耦接到共用漏极选择线DSL，而包括在不同的存储串STe和STo中的源极选择晶体管的栅极耦接到共用源极选择线SSL。此外，在不同的存储串STe和STo中，包括在同一行中的存储器单元的栅极耦接到对应于所述行的各个字线WLn-k至WLn+k。
当编程操作开始时，包括在选中的存储块中的所有存储器单元被擦除，并按页(耦接到相同字线的存储器单元组)对擦除了的存储器单元进行编程。为了抑制在对擦除了的存储器单元进行编程时出现的相邻存储串STe和STo之间的干扰，将存储串分成偶数存储串STe和奇数存储串STo，并且先对偶数存储串STe执行编程操作再对奇数存储串STo执行编程操作。即，若偶数存储串STe被选中并编程，则奇数存储串STo不被编程。
为了抑制相邻存储器单元之间的干扰，可以通过逐渐升高编程电压来执行使用递增阶跃脉冲(下文称为‘ISPP’)法的编程操作。
尽管如上所述地选择奇数或偶数存储串并且执行使用ISPP方法的编程操作，但是在同一存储串内的相邻存储器单元和在同一页内的相邻存储器单元之间仍会出现干扰2ΔX+2ΔY。
图2示出根据已知编程操作的阈值电压的偏移。
参照图2，例如，当对与存储器单元10相同的奇数存储串STo中所包括的两个存储器单元22和24进行编程时，耦接到第n字线WLn和奇数存储串STo的存储器单元10受到干扰2ΔY，而当对与存储器单元10相同的字线WLn中所包括的两个存储器单元32和34进行编程时，存储器单元10还受到干扰2ΔX。因此，一个存储器单元10受到干扰'2ΔX+2ΔY'，因而具有高于目标阈值电压40的阈值电压42。
发明内容
根据本发明的一个例示性实施例，通过改变对擦除了的存储器单元的操作顺序，例如软编程操作、最低有效位编程和最高有效位编程，可以减小编程操作中出现的相邻存储器单元之间的干扰。
根据本发明的一个方面，一种对半导体器件进行编程的方法包括：对选中的存储器单元执行最低有效位(LSB)编程操作；对除已执行了LSB编程操作的存储器单元以外的其余存储器单元执行软编程操作；以及对从已执行了LSB编程操作的存储器单元和已执行了软编程操作的存储器单元中选择的存储器单元执行最高有效位(MSB)编程操作。
根据本发明的另一个方面，一种对半导体器件进行编程的方法包括以下步骤：对包括来自耦接到选中的字线的存储器单元中的编号了的存储器单元的偶数页执行偶数LSB编程操作；对包括来自耦接到选中的字线的存储器单元中的奇数存储器单元的奇数页执行奇数LSB编程操作；执行将来自在偶数页中所包括的偶数存储器单元的具有擦除状态的存储器单元的阈值电压升高的偶数软编程操作；执行将来自在奇数页中所包括的奇数存储器单元中的具有擦除状态的存储器单元的阈值电压升高的奇数软编程操作；对偶数页执行偶数MSB编程操作；以及对奇数页执行奇数MSB编程操作。
所述方法还包括以下步骤：在执行奇数LSB编程操作之前，执行包括将来自耦接到与选中的字线相邻的字线的偶数存储器单元中的具有擦除状态的存储器单元的阈值电压升高的偶数软编程操作。
所述方法还包括以下步骤：在执行奇数LSB编程操作之后，执行包括将耦接到与选中的字线相邻的字线的奇数存储器单元中的具有擦除状态的存储器单元的阈值电压升高的奇数软编程操作。
根据本发明的又一个方面，一种对半导体器件进行编程的方法包括以下步骤：对包括来自在存储串中所包括的多个存储器单元中的耦接到第一字线的存储器单元的第一页执行第一LSB编程操作；对包括耦接到与第一字线相邻的第二字线的存储器单元的第二页执行第二LSB编程操作；对来自在第一页中所包括的存储器单元中的具有擦除状态的存储器单元执行第一软编程操作；对包括耦接到与第二字线相邻的第三字线的存储器单元的第三页执行第三LSB编程操作；对来自在第二页中所包括的存储器单元中的具有擦除状态的存储器单元执行第二软编程操作；以及对第一页执行第一MSB编程操作。
根据本发明的再一个方面，一种对半导体器件进行编程的方法包括以下步骤：对包括来自在偶数编号的存储串中所包括的存储器单元中的耦接到第一字线的偶数存储器单元的第一偶数页执行LSB编程操作；对包括来自在奇数编号的存储串中所包括的存储器单元中的耦接到第一字线的奇数存储器单元的第一奇数页执行LSB编程操作；对包括来自在偶数编号的存储串中所包括的存储器单元中的耦接到与第一字线相邻的第二字线的存储器单元的第二偶数页执行LSB编程操作；对包括来自在奇数编号的存储串中所包括的存储器单元中的耦接到第二字线的存储器单元的第二奇数页执行所述LSB编程操作；执行将来自在第一奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作；执行将来自在第二奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作；以及对第一偶数页执行最高有效位(MSB)编程操作。
所述方法还包括以下步骤：在执行将来自在第一奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作之后，对包括来自在偶数编号的存储串中所包括的存储器单元中的耦接到与第二字线相邻的第三字线的存储器单元的第三偶数页执行LSB编程操作。
所述方法还包括以下步骤：在对第三偶数页执行LSB编程操作之后，对包括来自在奇数编号的存储串中所包括的存储器单元中的耦接到第三字线的存储器单元的第三奇数页执行LSB编程操作。
所述方法还包括以下步骤：在对第一偶数页执行MSB编程操作之后，对第一奇数页执行MSB编程操作。
所述方法还包括以下步骤：在对第二偶数页执行LSB编程操作和对第二奇数页执行LSB编程操作之间，执行将来自第一偶数页中在所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作。
根据本发明的一个方面，一种半导体器件包括：存储器单元阵列，被配置成包括多个存储块；行译码器，经由字线耦接到存储器单元阵列；页缓冲器组，经由位线耦接到存储器单元阵列；以及控制器，被配置成控制页缓冲器组，以便对在从存储块中选择的存储块中所包括的存储器单元执行LSB编程操作，对来自在选中的存储块中所包括的存储器单元中的除已执行了LSB编程操作的存储器单元以外的其余存储器单元执行软编程操作，并对从已执行了LSB编程操作的存储器单元和已执行了软编程操作的存储器单元中选择的存储器单元执行MSB编程操作。
附图说明
图1为用于示出已知编程操作的问题的存储器单元阵列的电路图；
图2示出根据已知编程操作的阈值电压的偏移；
图3为用于示出根据本发明的编程操作的半导体器件的框图；
图4为用于示出根据本发明的编程操作的存储器单元阵列的示意图；
图5为示出根据本发明的编程操作的流程图；以及
图6示出根据本发明的编程操作的阈值电压的偏移。
具体实施方式
下文将参照附图详细描述本发明的一些例示性实施例。提供附图以使本领域的普通技术人员能够理解本发明实施例的范围。
图3为用于示出根据本发明的编程操作的半导体器件的框图。
参照图3，半导体存储器件包括：存储器单元阵列110；多个电路(130、140、150、160、170和180)，其被配置成对存储器单元阵列110中所包括的存储器单元执行编程操作或读取操作；以及控制器120，被配置成控制多个电路(130、140、150、160、170和180)以基于输入数据来设定选中的存储器单元的阈值电压。
NAND快闪存储器件的电路可以包括电压发生器130、行译码器140、页缓冲器组150、列选择器160、输入/输出(I/O)电路170和合格/失败(P/F)检查电路180。
存储器单元阵列110包括多个存储块。为简单起见，图3中仅示出一个存储块。存储块包括多个存储串STe和STo。存储串STe和STo中的一些被指定为正常存储串，而存储串STe和STo中的一些被指定为标记串。存储串STe和STo具有大致相同的配置。存储串STe和Sto每个包括：耦接到共用源极线CSL的源极选择晶体管SST；多个存储器单元F0至Fn；以及耦接到位线的漏极选择晶体管DST。标记串中所包括的存储器单元被称为标记单元，但标记单元具有与正常存储器单元大致相同的配置。源极选择晶体管SST的栅极耦接到源极选择线SSL，存储器单元F0至Fn的栅极耦接到各个字线WL0至WLn，而漏极选择晶体管DST的栅极耦接到漏极选择线DSL。存储串STe和STo耦接在共用源极线CSL与各个位线BLe和BLo之间。在位线BLe和BLo中，偶数编号的位线被称为偶数位线BLe，而奇数编号的位线被称为奇数位线BLo。此外，耦接到偶数位线BLe的存储串被称为偶数存储串STe，而耦接到奇数位线BLo的存储串被称为奇数存储串STo。
控制器120响应于命令信号CMD生成编程操作信号PGM、读取操作信号READ或擦除操作信号ERASE。控制器120还生成页缓冲器信号PB SIGNAL，用于根据操作的类型控制页缓冲器组150的页缓冲器PB。控制器120响应于地址信号ADD生成行地址信号RADD和列地址信号CADD。此外，控制器120在编程或擦除验证操作中响应于从P/F检查电路180生成的计数信号CS，来检查选中的存储器单元的阈值电压是否上升或下降到目标电压，并且控制器120基于检查的结果确定编程或擦除操作的结果是否合格或确定是否再次执行编程或擦除操作。
具体地，控制器120控制对选中的存储器单元块的擦除操作以及在编程操作中对选中存储器单元的软编程操作、最低有效位(下文称为LSB)编程操作和最高有效位(下文称为MSB)编程操作。更具体地，控制器120控制多个电路(130、140、150、160、170和180)，以便在对从擦除了的存储器单元中选择的存储器单元执行LSB编程操作之后，对尚未完成LSB编程的具有擦除状态的存储器单元执行软编程操作，并对已完成了软编程操作的存储器单元执行MSB编程操作。
电压供应电路(130和140)响应于控制器120的信号PGM、ERASE、READ和RADD，向选中的存储块的漏极选择线DSL、字线WL0至WLn和源极选择线SSL供应用于对存储器单元执行编程操作、擦除操作和读取操作的电压。电压供应电路包括电压发生器130和行译码器140。
电压发生器130响应于操作信号PGM、READ和ERASE，即控制器120的对全局线的内部命令信号，输出用于对存储器单元进行编程、读取或擦除的操作电压。若对存储器单元进行编程，则电压发生器130输出用于编程全局线的操作电压(例如，Vpgm、Vpass和Vread)。
行译码器140响应于控制器120的行地址信号RADD，将电压发生器130的操作电压传递到选中的存储块的线DSL、SSL和WL[n:0]。
页缓冲器组150检测存储器单元的编程状态或擦除状态。页缓冲器组150包括各自耦接到一对位线BLe和BLo的页缓冲器PB，并响应于控制器120的页缓冲器信号PB SIGNALS向每个位线BLe和BLo供应将数据存储到存储器单元F0至Fn中所需的电压。
更具体地，在对存储器单元F0至Fn执行的编程操作、擦除操作或读取操作中，页缓冲器组150与基于在位线BLe和BLo的电压中的偏移而检测到的存储器单元F0至Fn的阈值电压相对应地，对位线BLe和BLo进行预充电或锁存数据。即，在编程操作中，当输入于锁存器的编程数据为'0'时，页缓冲器组150中所包括的每个页缓冲器PB向位线BLe或BLo供应编程允许电压0V；而当输入于锁存器的编程数据为'1'时，每个页缓冲器PB向位线BLe或BLo供应编程禁止电压Vcc。此外，在读取操作中，页缓冲器PB基于存储在存储器单元F0至Fn中的数据来控制位线BLe或BLo的电压，并检测存储在存储器单元F0至Fn中的数据。
列选择器160响应于从控制器120传递的列地址信号CADD来选择页缓冲器组150的页缓冲器PB。锁存在由列选择器160选择的页缓冲器中的数据被输出。此外，列选择器160经由列线CL从页缓冲器组150接收数据，并将数据传递到P/F检查电路180。
在编程操作中，I/O电路170在控制器120的控制下将外部数据DATA传递到列选择器160，从而将外部数据DATA输入页缓冲器组150的页缓冲器PB。当列选择器160将外部数据DATA顺序地传递到页缓冲器组150的页缓冲器PB时，页缓冲器PB将数据存储在它们的内部锁存器中。此外，在读取操作中，I/O电路170经由列选择器160将从页缓冲器组150的页缓冲器PB接收到的数据DATA输出到外部。
在编程或擦除操作之后的验证操作中，P/F检查电路180检查是否出现了错误，并以检查信号PFS的形式生成检查结果。此外，P/F检查电路180起到对错误单元的数量进行计数并生成呈计数信号CS的形式的计数结果的作用。
控制器120控制在对存储器单元执行编程操作中供应到选中的字线的编程电压的电平，并且控制器120控制电压发生器130从而在编程验证操作中向选中的字线选择性地供应验证电压。控制器120可以响应于P/F检查电路180的计数信号CS来控制电压发生器130。
图4为用于示出根据本发明的编程操作的存储器单元阵列的示意图。
图4示意性地示出图3的存储器单元阵列110。图4中示出存储串STe和STo分别包括的并且耦接到字线WLn-5至WLn的多个存储器单元E1至E6和O1至O6。其中字线WLn可以与字线WLn-1相邻，字线WLn-1可以与字线WLn-2相邻，等等。下文将参照图4描述编程操作。
图5为示出根据本发明的编程操作的流程图。
下文将参照图5和图4描述一个存储器单元(例如图4中的O3)。在执行擦除操作之后，执行LSB编程操作，而不执行软编程操作。在完成LSB编程操作之后，在MSB编程操作之前执行软编程操作，并随后执行MSB编程操作。
当编程操作开始时，擦除选中的存储块中的所有存储器单元(502)，并对选中的存储器单元执行LSB编程操作(504)。在完成LSB编程操作之后，对尚未执行LSB编程操作的具有擦除状态的存储器单元执行软编程操作(506)。软编程操作是涉及将具有擦除状态的存储器单元的阈值电压升高至低于0V的范围内的操作，并且可以根据ISPP法执行。当执行软编程操作时，具有擦除状态的存储器单元的阈值电压升高。因此，具有擦除状态的存储器单元的阈值电压的分布可以升高，而分布宽度可以变窄。因此，可以更易于执行随后的MSB编程操作。接着，对选中的存储器单元执行MSB编程操作(508)。
在对选中的存储器单元执行的所有的擦除、LSB编程、软编程和MSB编程操作之后，对下一个存储器单元执行编程操作，但是以特定的顺序对一些存储器单元执行擦除、LSB编程、软编程和MSB编程操作。下文将详细描述这种编程方法。
根据第一实施例的编程方法
在根据第一实施例的编程方法中，对偶数存储串STe和奇数存储串STo中所包括的存储器单元执行LSB编程、软编程和MSB编程操作。
当编程操作开始时，擦除选中的存储器单元块中所包括的所有存储器单元E1至E6和O1至O6。可以通过向选中的存储块的阱供应擦除电压并通过向所有字线WLn-5至WLn供应接地电压或将所有字线WLn-5至WLn浮置来执行擦除操作。可以根据通过逐渐升高擦除电压来执行的递增阶跃脉冲擦除(ISPE)法来执行擦除操作。在擦除操作中，向所有位线(图3的BLe和BLo)供应对应于编程禁止电压的正电压，从而提高擦除操作效率。
在完成擦除操作之后，以下文表1中所列的数字1、2、...36所指示的操作顺序执行编程操作。
[表1]
STe 操作顺序 STo 操作顺序
E6 25,31,35 O6 27,32,36
E5 19,26,33 O5 21,28,34
E4 13,20,29 O4 15,22,30
E3 7,14,23 O3 9,16,24
E2 3,8,17 O2 5,10,18
E1 1,4,11 O1 2,6,12
参照表1和图4，对从各个偶数存储串STe中所包括的并且耦接到第(n-5)字线WLn-5的第一偶数存储器单元E1中选择的存储器单元执行LSB编程操作(1)。因为对包括偶数存储串的字线执行LSB编程操作，所以对偶数页执行LSB编程操作。而且，因为对偶数页执行LSB编程操作，所以所述LSB编程操作可以为偶数LSB编程操作。可以根据可通过逐渐升高编程电压执行的ISPP法来执行LSB编程操作。更具体地，通过向耦接到从偶数存储串STe中选择的存储串的位线供应编程允许电压(例如0V)、向其余的位线供应编程禁止电压(例如电源电压)、并向选中的第(n-5)字线WLn-5供应编程电压而向其余的字线供应通过电压(passvoltage)来执行LSB编程操作。由于LSB编程操作，若存在来自选中的存储器单元中的具有尚未到达目标电平的阈值电压的存储器单元，则编程电压升高，并再次执行LSB编程操作。在逐渐升高编程电压的同时执行LSB编程操作，直到所有选中的存储器单元均到达目标阈值电压电平为止。
在对第一偶数存储器单元E1的选中的存储器单元的LSB编程操作完成之后，对从各个奇数存储串STo中所包括的并耦接到第(n-5)字线WLn-5的第一奇数存储器单元O1中选择的存储器单元执行LSB编程操作(2)。因为对包括奇数存储串的字线执行LSB编程操作，所以对奇数页执行LSB编程操作。而且，因为对奇数页执行LSB编程操作，所以所述LSB编程操作可以为奇数LSB编程操作。
在对第一奇数存储器单元O1的选中的存储器单元的LSB编程操作完成之后，对从各个偶数存储串STe中所包括的并耦接到第(n-4)字线WLn-4的第二偶数存储器单元E2中选择的存储器单元执行LSB编程操作(3)。
在对第二偶数存储器单元E2的所中的存储器单元的LSB编程操作完成之后，对来自第一偶数存储器单元E1中的具有擦除状态的所有存储器单元执行软编程操作(4)。
可以根据ISPP方法执行软编程操作。此处，为每个页执行软编程操作。即，对包括第一偶数存储器单元E1的页执行软编程操作，但是通过向耦接到包括已完成了LSB编程操作的存储器单元的存储串的位线供应编程禁止电压并向耦接到其余的存储串的位线供应编程允许电压来执行。因为对偶数页中所包括的存储器单元执行软编程操作，所以软编程操作可以为偶数软编程操作。在此情况下，通过向耦接到第一偶数存储器单元E1的栅极的选中的字线供应编程电压并向其余的字线供应通过电压来执行软编程操作。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个奇数存储串STo中所包括的并且耦接到第(n-4)字线WLn-4的第二奇数存储器单元O2中选择的存储器单元执行LSB编程操作(5)。
对来自第一奇数存储器单元O1中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(6)。因为对奇数页中所包括的存储器单元执行软编程操作，所以所述软编程操作可以为奇数软编程操作。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个偶数串STe中所包括的并且耦接到第(n-3)字线WLn-3的第三偶数存储器单元E3中选择的存储器单元执行LSB编程操作(7)。
对来自第二偶数存储器单元E2中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(8)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个奇数存储串STo中所包括的并且耦接到第(n-3)字线WLn-3的第三奇数存储器单元O3中选择的存储器单元执行LSB编程操作。
对来自第二奇数存储器单元O2中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(10)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对从第一偶数存储器单元E1中选择的存储器单元执行MSB编程操作来完成对第一偶数存储器单元E1的编程操作(11)。更具体地，可以根据逐渐升高编程电压的ISPP法执行MSB编程操作。即，可以通过向耦接到包括选中的存储器单元的选中的存储串的位线供应编程允许电压、向其余的位线供应编程禁止电压、并向选中的字线供应编程电压而向其余的字线供应通过电压，来执行MSB编程操作。若在执行MSB编程操作之后选中的存储器单元的阈值电压尚未到达目标电平，则在逐渐升高编程电压的同时重复执行编程操作，并且当所有的所中的存储器单元均到达目标阈值电压电平时，MSB编程操作完成。
接着，通过对第一奇数存储器单元O1的选中的存储器单元执行MSB编程操作，完成对第一奇数存储器单元O1的编程操作(12)。
对从各个偶数存储串STe中所包括的并且耦接到第(n-2)字线WLn-2的第四偶数存储器单元E4中选择的存储器单元执行LSB编程操作(13)。
对来自第三偶数存储器单元E3中的具有擦除状态的所有存储器单元执行软编程操作(14)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个奇数存储串STo中所包括的并且耦接到第(n-2)字线WLn-2的第四奇数存储器单元O4中选择的存储器单元执行LSB编程操作(15)。
对来自第三奇数存储器单元O3中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(16)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第二偶数存储器单元E2的选中的存储器单元执行MSB编程操作，完成对第二偶数存储器单元E2的编程操作(17)。
通过对第二奇数存储器单元O2的选中的存储器单元执行MSB编程操作，完成对第二奇数存储器单元O2的编程操作(18)。
对从各个偶数存储串STe中所包括的并且耦接到第(n-1)字线WLn-1的第五偶数存储器单元E5中选择的存储器单元执行LSB编程操作(19)。
对来自第四偶数存储器单元E4中的处于擦除状态的所有存储器单元执行软编程操作(20)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个奇数存储串STo中所包括的并且耦接到第(n-1)字线WLn-1的第五奇数存储器单元O5中选择的存储器单元执行LSB编程操作(21)。
对来自第四奇数存储器单元O4中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(22)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且所擦除的存储器单元的阈值电压的分布宽度可以变窄。
通过对第三偶数存储器单元E3的选中的存储器单元执行MSB编程操作，完成对第三偶数存储器单元E3的编程操作(23)。
通过对第三奇数存储器单元O3的选中的存储器单元执行MSB编程操作，完成对第三奇数存储器单元O3的编程操作(24)。
对从各个偶数存储串STe中所包括的并且耦接到第n字线WLn的第六偶数存储器单元E6中选择的存储器单元执行LSB编程操作(25)。
对来自第五偶数存储器单元E5中的具有擦除状态的所有存储器单元执行软编程操作(26)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个奇数存储串STo中所包括的并且耦接到第n字线WLn的第六奇数存储器单元O6中选择的存储器单元执行LSB编程操作(27)。
对来自第五奇数存储器单元O5中的尚未执行LSB编程操作的处于擦除状态的所有存储器单元执行软编程操作(28)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第四偶数存储器单元E4的选中的存储器单元执行MSB编程操作，完成对第四偶数存储器单元E4的编程操作(29)。
通过对第四奇数存储器单元O4的选中的存储器单元执行MSB编程操作，完成对第四奇数存储器单元O4的编程操作(30)。
对来自第六偶数存储器单元E6中的具有擦除状态的所有存储器单元执行软编程操作(31)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对来自第六奇数存储器单元O6中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(32)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第五偶数存储器单元E5的选中的存储器单元执行MSB编程操作，完成对第五偶数存储器单元E5的编程操作(33)。
通过对第五奇数存储器单元O5的选中的存储器单元执行MSB编程操作，完成对第五奇数存储器单元O5的编程操作(34)。
通过对第六偶数存储器单元E6的选中的存储器单元执行MSB编程操作，完成对第六偶数存储器单元E6的编程操作(35)。
通过对第六奇数存储器单元O6的选中的存储器单元执行MSB编程操作，完成对第六奇数存储器单元O6的编程操作(36)。
若像在第一实施例中那样执行LSB编程操作并随后执行软编程操作和MSB编程操作，则可以抑制在编程操作中出现的相邻的单元之间的干扰的影响。
根据第二实施例的编程方法
在根据第二实施例的编程方法中，对偶数存储串STe和奇数存储串STo中所包括的存储器单元E1至E6和O1至O6执行LSB编程和MSB编程操作，但是对偶数或奇数存储串STe或STo执行软编程操作，由此减小执行编程操作所花费的时间。在下列实施例中，为简单起见，描述仅在奇数存储串STo上执行软编程操作的方法作为一个实例。
当编程操作开始时，擦除选中的存储器单元块中的所有存储器单元E1至E6和O1至O6。通过向选中的存储块的阱供应擦除电压并通过向所有字线WLn-5至WLn供应接地电压或将所有字线WLn-5至WLn浮置，来执行擦除操作。在擦除操作中，优选向所有位线(图3的BLe和BLo)供应对应于编程禁止电压的正电压。
在完成擦除操作之后，以诸如下列表2中所列出的顺序执行编程操作。
[表2]
STe 操作顺序 STo 操作顺序
E6 21,29 O6 22,26,30
E5 16,27 O5 17,23,28
E4 11,24 O4 12,18,25
E3 6,19 O3 7,13,20
E2 3,14 O2 4,8,15
E1 1,9 O1 2,5,10
参照表2和图4，对从各个偶数存储串STe中所包括的并且耦接到第(n-5)字线WLn-5的第一偶数存储器单元E1中选择的存储器单元执行LSB编程操作(1)。类似于第一实施例，可以根据ISPP法执行LSB编程操作。
在对第一偶数存储器单元E1的选中的存储器单元完成LSB编程操作之后，对从各个奇数存储串STo中所包括的并且耦接到第(n-5)字线WLn-5的第一奇数存储器单元O1中选择的存储器单元执行LSB编程操作(2)。
在对第一奇数存储器单元O1的选中的存储器单元的LSB编程操作完成之后，对从各个偶数存储串STe中所包括的并且耦接到第(n-4)字线WLn-4的第二偶数存储器单元E2中选择的存储器单元执行LSB编程操作(3)。
对从各个奇数存储串STo中所包括的并且耦接到第(n-4)字线WLn-4的第二奇数存储器单元O2中选择的存储器单元执行LSB编程操作(4)。
对来自第一奇数存储器单元O1中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(5)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
对从各个偶数串STe中所包括的并且耦接到第(n-3)字线WLn-3的第三偶数存储器单元E3中选择的存储器单元执行LSB编程操作(6)。
对从各个奇数存储串STo中所包括的并且耦接到第(n-3)字线WLn-3的第三奇数存储器单元O3中选择的存储器单元执行LSB编程操作(7)。
对来自第二奇数存储器单元O2中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(8)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第一偶数存储器单元E1的选中的存储器单元执行MSB编程操作，完成对第一偶数存储器单元E1的编程操作(9)。
通过对第一奇数存储器单元O1的选中的存储器单元执行MSB编程操作，完成对第一奇数存储器单元O1的编程操作(10)。
对从各个偶数存储串STe中所包括的并且耦接到第(n-2)字线WLn-2的第四偶数存储器单元E4中选择的存储器单元执行LSB编程操作(11)。
对从各个奇数存储串STo中所包括的并且耦接到第(n-2)字线WLn-2的第四奇数存储器单元O4中选择的存储器单元执行LSB编程操作(12)。
对来自第三奇数存储器单元O3中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(13)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第二偶数存储器单元E2的选中的存储器单元执行MSB编程操作，完成对第二偶数存储器单元E2的编程操作(14)。
通过对第二奇数存储器单元O2的选中的存储器单元执行MSB编程操作，完成对第二奇数存储器单元O2的编程操作(15)。
对从各个偶数存储串STe中所包括的并且耦接到第(n-1)字线WLn-1的第五偶数存储器单元E5中选择的存储器单元执行LSB编程操作(16)。
对从各个奇数存储串STo中所包括的并且耦接到第(n-1)字线WLn-1的第五奇数存储器单元O5中选择的存储器单元执行LSB编程操作(17)。
对来自第四奇数存储器单元O4中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(18)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第三偶数存储器单元E3的选中的存储器单元执行MSB编程操作，完成对第三偶数存储器单元E3的编程操作(19)。
通过对第三奇数存储器单元O3的选中的存储器单元执行MSB编程操作，完成对第三奇数存储器单元O3的编程操作(20)。
对从各个偶数存储串STe中所包括的并且耦接到第n字线WLn的第六偶数存储器单元E6中选择的存储器单元执行LSB编程操作(21)。
对从各个奇数存储串STo中所包括的并且耦接到第n字线WLn的第六奇数存储器单元O6中选择的存储器单元执行LSB编程操作(22)。
对来自第五奇数存储器单元O5中的尚未执行LSB编程操作的处于擦除状态的所有存储器单元执行软编程操作(23)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第四偶数存储器单元E4的选中的存储器单元执行MSB编程操作，完成对第四偶数存储器单元E4的编程操作(24)。
通过对第四奇数存储器单元O4的选中的存储器单元执行MSB编程操作，完成对第四奇数存储器单元O4的编程操作(25)。
对来自第六奇数存储器单元O6中的尚未执行LSB编程操作的具有擦除状态的所有存储器单元执行软编程操作(26)。在执行软编程操作之后，具有擦除状态的存储器单元的阈值电压可以升高至低于0V的范围，并且擦除了的存储器单元的阈值电压的分布宽度可以变窄。
通过对第五偶数存储器单元E5的选中的存储器单元执行MSB编程操作，完成对第五偶数存储器单元E5的编程操作(27)。
通过对第五奇数存储器单元O5的选中的存储器单元执行MSB编程操作，完成对第五奇数存储器单元O5的编程操作(28)。
通过对第六偶数存储器单元E6的选中的存储器单元执行MSB编程操作，完成对第六偶数存储器单元E6的编程操作(29)。
通过对第六奇数存储器单元O6的选中的存储器单元执行MSB编程操作，完成对第六奇数存储器单元O6的编程操作(30)。
若像在第二实施例中那样，执行LSB编程操作并且随后执行软编程操作和MSB编程操作，则可以抑制在编程操作中出现的相邻单元之间的干扰的影响。在第二实施例的情况下，与第一实施例相比，可能会产生更大的干扰，因为未对偶数存储串STe执行软编程操作，但是可以减少执行编程操作所花费的时间。
图6示出根据本发明的编程操作的阈值电压中的偏移。
参照图6，当如上所述地执行编程操作时，选中的存储器单元可能会受到在对与选中的存储器单元相邻的属于不同存储串的两个存储器单元执行编程操作中出现的干扰2ΔX以及在对与选中的存储器单元相邻的属于相同存储串中的一个存储器单元执行编程操作中出现的干扰ΔY。
更具体地，在偶数存储器单元的情况下，在完成对与选中的存储器单元相邻的相同串内的前一个单元的MSB编程操作之后，对选中的存储器单元执行MSB编程操作。因此，选中的存储器单元不会受到由对前一个单元的编程操作引起的干扰。然而，在对选中的存储器单元执行MSB编程操作之后，是对与选中的存储相邻的相同串内的下一个存储器单元和相邻奇数单元执行MSB编程操作的。因此，选中的存储器单元会受到干扰2ΔX+ΔY。然而，如上所述，由于选中的存储器单元不会受到由对相同串内的前一个单元所执行的编程操作引起的干扰，因此可减小干扰的影响。因此，可减小目标阈值电压600与变化后的阈值电压602之间的差值。
在奇数存储器单元的情况下，在对选中的存储器单元执行MSB编程操之后，对来自周围的存储器单元中的与选中的存储器单元相邻的相同串内的下一个存储器单元执行MSB编程操作。因此，选中的存储器单元可能只受到干扰ΔY。如上所述，与已知技术相比，根据本发明提出的编程操作的顺序，每个存储器单元受到来自周围的单元的较小的干扰。因此，可以防止存储器单元的阈值电压的偏位，或者可以抑制阈值电压的分布的增大。因此，可以减小目标阈值电压600与变化后的阈值电压602之间的差值。
如上所述，通过改变软编程操作、LSB编程操作和MSB编程操作的顺序，可以减小相邻的存储器单元之间的干扰，因此可以提高编程操作的可靠性。

Claims (11)

1.一种对半导体器件进行编程的方法，包括以下步骤：
对选中的页中所包括的选中的存储器单元执行最低有效位LSB编程操作；
对选中的页中除已执行了LSB编程操作的存储器单元以外的其余的存储器单元执行软编程操作；以及
对从选中的页中的已执行了LSB编程操作的存储器单元和已执行了软编程操作的存储器单元中选择的存储器单元执行最高有效位MSB编程操作。
2.一种对半导体器件进行编程的方法，包括以下步骤：
对包括来自耦接到选中的字线的存储器单元中的偶数存储器单元的偶数页执行偶数最低有效位LSB编程操作；
对包括来自耦接到所述选中的字线的所述存储器单元中的奇数存储器单元的奇数页执行奇数LSB编程操作；
执行偶数软编程操作，所述偶数软编程操作包括将来自在所述偶数页中所包括的所述偶数存储器单元中的具有擦除状态的存储器单元的阈值电压升高；
执行奇数软编程操作，所述奇数软编程操作包括将来自在所述奇数页中所包括的所述奇数存储器单元中的具有擦除状态的存储器单元的阈值电压升高；
对所述偶数页执行偶数最高有效位MSB编程操作；以及
对所述奇数页执行奇数MSB编程操作。
3.如权利要求2所述的方法，还包括以下步骤：在执行所述奇数LSB编程操作之前，执行将来自耦接到与选中的字线相邻的字线的偶数存储器单元中的具有擦除状态的存储器单元的阈值电压升高的偶数软编程操作。
4.如权利要求2所述的方法，还包括以下步骤：在执行所述奇数LSB编程操作之后，执行将来自耦接到与所中的字线相邻的字线的奇数存储器单元中的具有擦除状态的存储器单元的阈值电压升高的奇数软编程操作。
5.一种对半导体器件进行编程的方法，包括以下步骤：
对包括来自在存储串中所包括的多个存储器单元中的耦接到第一字线的存储器单元的第一页执行第一最低有效位LSB编程操作；
对包括耦接到与所述第一字线相邻的第二字线的存储器单元的第二页执行第二LSB编程操作；
对来自在所述第一页中所包括的存储器单元中的具有擦除状态的存储器单元执行第一软编程操作；
对包括耦接到与所述第二字线相邻的第三字线的存储器单元的第三页执行第三LSB编程操作；
对来自在所述第二页中所包括的存储器单元中的具有擦除状态的存储器单元执行第二软编程操作；以及
对所述第一页执行第一最高有效位MSB编程操作。
6.一种对半导体器件进行编程的方法，包括以下步骤：
对包括来自在偶数编号的存储串中所包括的存储器单元中的耦接到第一字线的偶数存储器单元的第一偶数页执行最低有效位LSB编程操作；
对包括来自在奇数编号的存储串中所包括的存储器单元中的耦接到所述第一字线的奇数存储器单元的第一奇数页执行所述LSB编程操作；
对包括来自在所述偶数编号的存储串中所包括的存储器单元中的耦接到与所述第一字线相邻的第二字线的存储器单元的第二偶数页执行所述LSB编程操作；
对包括来自在所述奇数编号的存储串中所包括的存储器单元中的耦接到所述第二字线的存储器单元的第二奇数页执行所述LSB编程操作；
执行将来自在所述第一奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作；
执行将来自在所述第二奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作；以及
对所述第一偶数页执行最高有效位MSB编程操作。
7.如权利要求6所述的方法，还包括以下步骤：在执行将来自在所述第一奇数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作之后，对包括来自在所述偶数编号的存储串中所包括的存储器单元中的耦接到与所述第二字线相邻的第三字线的存储器单元的第三偶数页执行所述LSB编程操作。
8.如权利要求7所述的方法，还包括以下步骤：在对第三偶数页执行所述LSB编程操作之后，对包括来自在所述奇数编号的存储串中所包括的存储器单元中的耦接到所述第三字线的存储器单元的第三奇数页执行所述LSB编程操作。
9.如权利要求6所述的方法，还包括以下步骤：在对所述第一偶数页执行所述MSB编程操作之后，对所述第一奇数页执行所述MSB编程操作。
10.如权利要求6所述的方法，还包括以下步骤：在对所述第二偶数页执行所述LSB编程操作和对所述第二奇数页执行所述LSB编程操作之间，执行将来自在所述第一偶数页中所包括的存储器单元中的具有擦除状态的存储器单元的阈值电压升高的软编程操作。
11.一种半导体器件，包括：
存储器单元阵列，所述存储器单元阵列被配置成包含多个存储块；
行译码器，所述行译码器经由字线耦接到所述存储器单元阵列；
页缓冲器组，所述页缓冲器组经由位线耦接到所述存储器单元阵列；以及
控制器，所述控制器被配置成控制所述页缓冲器组，以便对选中的页中所包括的选中的存储器单元执行最低有效位LSB编程操作，对选中的页中除已执行了LSB编程操作的存储器单元以外的其余的存储器单元执行软编程操作，并对从已执行了LSB编程操作且已执行了软编程操作的选中的页中选择的存储器单元执行最高有效位MSB编程操作。
CN201210191136.6A 2011-06-09 2012-06-11 半导体器件及其编程方法 Active CN102820059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0055529 2011-06-09
KR1020110055529A KR101184803B1 (ko) 2011-06-09 2011-06-09 반도체 장치 및 이의 프로그램 방법

Publications (2)

Publication Number Publication Date
CN102820059A CN102820059A (zh) 2012-12-12
CN102820059B true CN102820059B (zh) 2016-12-14

Family

ID=47113939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210191136.6A Active CN102820059B (zh) 2011-06-09 2012-06-11 半导体器件及其编程方法

Country Status (4)

Country Link
US (1) US8830744B2 (zh)
KR (1) KR101184803B1 (zh)
CN (1) CN102820059B (zh)
TW (1) TWI553646B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155039A1 (en) 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
JP6154879B2 (ja) * 2015-11-18 2017-06-28 ウィンボンド エレクトロニクス コーポレーション Ｎａｎｄ型フラッシュメモリとそのプログラム方法
KR20190020880A (ko) * 2017-08-21 2019-03-05 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154450A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 对nand闪存器件进行编程的方法
CN101471138A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 对非易失性存储器件编程的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713873B2 (ja) * 2004-11-12 2011-06-29 株式会社東芝 半導体記憶装置
US7362616B2 (en) * 2005-07-28 2008-04-22 Stmicroelectronics S.R.L. NAND flash memory with erase verify based on shorter evaluation time
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
JP4510072B2 (ja) * 2007-12-20 2010-07-21 力晶半導体股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
US7924618B2 (en) * 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Method of programming non-volatile memory device
KR100938045B1 (ko) * 2008-03-14 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 테스트 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154450A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 对nand闪存器件进行编程的方法
CN101471138A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 对非易失性存储器件编程的方法

Also Published As

Publication number Publication date
KR101184803B1 (ko) 2012-09-20
US8830744B2 (en) 2014-09-09
CN102820059A (zh) 2012-12-12
TWI553646B (zh) 2016-10-11
US20120314501A1 (en) 2012-12-13
TW201314694A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN102187399B (zh) 使用字线耦合的用于存储器的多趟次编程
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
CN101937715B (zh) 非易失性存储器件及其读取方法
CN102820051B (zh) 半导体器件及其操作方法
CN103177760B (zh) 半导体存储器件及其操作方法
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US20140340964A1 (en) Nonvolatile semiconductor memory device
CN102855937B (zh) 半导体存储器件及其操作方法
CN102760483B (zh) 半导体装置的操作方法
KR101216876B1 (ko) 반도체 장치 및 이의 동작 방법
CN107112047A (zh) 用于在非易失性存储器中区块编程的部分区块擦除
CN103177764A (zh) 半导体存储器件及其操作方法
CN103035291B (zh) 半导体器件及其操作方法
CN103198862A (zh) 非易失性半导体存储器装置及其写入方法
CN101783174A (zh) 非易失性存储设备及其操作方法
CN103680615A (zh) 半导体存储器件及其操作方法
US20130083600A1 (en) Semiconductor device and method of operating the same
CN107068191A (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN106024059B (zh) 半导体存储装置以及数据处理方法
CN103177765A (zh) 半导体存储器件及其操作方法
US20120113725A1 (en) Nonvolatile memory device and method of programming the device
CN104900270B (zh) 半导体器件及其操作方法
CN102820059B (zh) 半导体器件及其编程方法
CN105825887B (zh) 存储器阵列及其操作方法
JP2017097927A (ja) Ｎａｎｄ型フラッシュメモリとそのプログラム方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant