CN103035291B - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN103035291B
CN103035291B CN201210371276.1A CN201210371276A CN103035291B CN 103035291 B CN103035291 B CN 103035291B CN 201210371276 A CN201210371276 A CN 201210371276A CN 103035291 B CN103035291 B CN 103035291B
Authority
CN
China
Prior art keywords
data
semiconductor device
page address
address
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210371276.1A
Other languages
English (en)
Other versions
CN103035291A (zh
Inventor
全泰昊
朴元善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103035291A publication Critical patent/CN103035291A/zh
Application granted granted Critical
Publication of CN103035291B publication Critical patent/CN103035291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/764—Masking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种半导体器件，所述半导体器件包括：第一操作电路，所述第一操作电路被配置成通过将列地址和页地址相加来产生相加数据，并输出通过将相加数据除以设定值所获得的余数作为种子数据；掩蔽数据输出电路，所述掩蔽数据输出电路被配置成输出与各个种子数据相对应的掩蔽数据；以及第二操作电路，所述第二操作电路被配置成通过对掩蔽数据和与列地址和页地址相对应的编程数据执行逻辑操作来产生随机数据。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请要求2011年10月4日提交的申请号为10-2011-0100713的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的实施例涉及一种半导体器件及其操作方法，更具体而言，涉及一种随机数据发生器和利用随机数据发生器产生随机数据的方法。
背景技术
半导体器件包括输入/输出（I/O）电路，所述输入/输出（I/O）电路被配置成接收外部编程数据和将储存在存储器单元阵列中的数据向外部输出；列选择器，所述列选择器被配置成将编程数据顺序输入到页缓冲器；以及页缓冲器，所述页缓冲器被配置成在控制器的控制下，将接收到的编程数据传送到位线。
以下将简单地描述如上配置的半导体器件的编程操作。将外部编程数据传送到响应于列地址而选中的页缓冲器。当将传送到页缓冲器的编程数据加载到位线中时，在位线之间存在电位差。当将编程电压供应到选中的字线时，选中的存储器单元响应于编程电压和位线的电位而被编程。
此外，随着半导体器件的集成度增加，存储器单元阵列中所包括的存储器单元的数目增加，但是存储器单元之间的间距变窄。这在输入特定模式的编程数据时会增加存储器单元之间的干扰。例如，在存储器单元阵列的多个存储器单元之中，如果将数据集中地储存在位于特定区域中的存储器单元中，而位于另一个区域中的存储器单元维持擦除状态，则在存储器单元阵列内出现电场之间的差。电场之间的差会增加存储器单元之间的干扰，并破坏保持特性，由此降低半导体器件的可靠性。
因此，正研究通过将外部编程数据随机化，而不以输入的顺序将外部编程数据编程到存储器单元中来减小存储器单元阵列的电场之间的差。在这种技术中，由于主要利用列地址来产生随机数据，半导体器件在利用列地址随机化方面可能存在限制。
发明内容
本发明的示例性实施例涉及一种半导体器件，所述半导体器件通过利用列地址和页地址产生随机数据，而在编程操作中具有改善的随机比。
在本发明的一个实施例中，一种半导体器件包括：第一操作电路，所述第一操作电路被配置成通过将列地址和页地址相加来产生相加数据，并输出通过将相加数据除以设定值所获得的余数作为种子数据；掩蔽数据输出电路，所述掩蔽数据输出电路被配置成输出与将各个种子数据随机化相对应的掩蔽数据；以及第二操作电路，所述第二操作电路被配置成通过对掩蔽数据和与列地址和页地址相对应的编程数据执行逻辑操作来产生随机数据。
在本发明的另一个实施例中，一种半导体器件包括：存储器单元阵列，所述存储器单元阵列包括以列线和行线布置的多个存储器单元；页缓冲器，所述页缓冲器与存储器单元阵列的列线耦接；随机数据发生器，所述随机数据发生器被配置成通过对用于选择列线的列地址和用于选择行线的页地址执行第一逻辑操作来产生种子数据，并通过对与列地址和页地址相对应的编程数据和与各个种子数据相对应的掩蔽数据执行第二逻辑操作来产生随机数据；以及列选择器，所述列选择器被配置成响应于列地址而将随机数据传送到页缓冲器。
在本发明的另一个实施例中，一种操作半导体器件的方法包括以下步骤：将列地址和页地址相加；利用通过将相加的值除以设定值所获得的余数来产生种子数据；输出与各个种子数据相对应的掩蔽数据；通过对掩蔽数据和与列地址和页地址相对应的编程数据执行逻辑操作来产生随机数据；以及利用随机数据执行编程操作。
附图说明
图1是说明根据本发明的一个示例性实施例的半导体器件的框图；
图2是说明图1中所示的随机数据发生器的一个示例性实施例的框图；
图3是说明图1中所示的随机数据发生器的另一个示例性实施例的框图；以及
图4是说明根据本发明的一个示例性实施例的编程方法的流程图。
具体实施方式
在下文中，将参照附图来详细地描述本发明的一些示例性实施例。提供这些附图以允许本领域技术人员理解本发明的实施例的范围。
图1是说明根据本发明的一个示例性实施例的半导体器件的框图。
参见图1，半导体器件包括：存储器单元阵列110；电路组（130、140、150、160、170、180以及190），所述电路组被配置成对存储器单元阵列110中包括的存储器单元执行编程操作、读取操作或擦除操作；以及控制器120，所述控制器120被配置成控制电 路组（130、140、150、160、170、180以及190）以便基于输入数据设定选中的存储器单元的阈值电压。
在NAND快闪存储器件的情况下，电路组包括电压发生器130、行译码器140、页缓冲器组150、列选择器160、随机数据发生器170、I/O电路180以及通过/失败（P/F）检查电路190。
存储器单元阵列110包括多个存储块。在图1中示出了存储块中的一个。存储块包括多个存储串ST。存储串ST具有相同的配置。每个存储串ST包括与公共源极线CSL耦接的源极选择晶体管SST、多个存储器单元F0至Fn、以及与位线BL耦接的漏极选择晶体管DST。源极选择晶体管SST的栅极与源极选择线SSL耦接，存储器单元F0至Fn的栅极与各个字线WL0至WLn耦接，以及漏极选择晶体管DST的栅极与漏极选择线DSL耦接。存储串ST与各个位线BLe和BLo耦接，并共同与公共源极线CSL耦接。
控制器120响应于命令信号CMD而内部地产生编程操作信号PGM、读取操作信号READ或擦除操作信号ERASE，并且还根据操作的类型产生用于控制页缓冲器组150的页缓冲器PB的控制信号PB SIGNALS。此外，控制器120响应于地址信号ADD，在内部产生列地址信号CADD和包括页地址PADD的行地址信号RADD。响应于行地址RADD来选择存储器单元阵列110中所包括的多个存储块中的一个，响应于页地址PADD来选择选中的存储块的页，以及响应于列地址CADD而选择页缓冲器组150中的页缓冲器PB。
此外，在编程或擦除验证操作中，控制器120响应于从P/F检查电路190产生的检查信号PFS，来检查选中的存储器单元的阈值电压是否达到了目标电压。控制器120根据检查的结果，来判定是否再次执行编程或擦除操作、是否终止编程或擦除操作、或编程或擦除操作是否已经失败。
电压供应电路（130和140）响应于控制器120的信号PGM、READ、ERASE以及RADD，将供存储器单元的编程操作、读取操作或擦除操作用的电压，供应到选中的存储块的漏极选择线DSL、字线WL0至WLn以及源极选择线SSL。电压供应电路包括电压发生器130和行译码器140。
电压发生器130响应于控制器120的操作信号PGM、READ以及ERASE，而将用于编程、读取以及擦除存储器单元的操作电压输出到全局线。例如，如果存储器单元要被编程，则电压发生器130将用于编程的操作电压Vpgm和Vpass输出到全局线。
行译码器140响应于控制器120的行地址信号RADD，将电压发生器130的操作电 压Vpgm、Vpass以及Vread传送到选中的存储块的局部线DSL、SSL以及WL[n:0]。
页缓冲器组150在控制器120的控制下，检测存储器单元的编程状态或擦除状态。页缓冲器组150包括页缓冲器PB，每个页缓冲器PB与位线BLe和BLo耦接。页缓冲器组150响应于控制器120的页缓冲器信号PB SIGNALS而将用于将数据储存在存储器单元F0至Fn中的电压供应到位线BLe和BLo。
具体地，，页缓冲器组150在对存储器单元F0至Fn执行编程操作、读取操作或擦除操作时对位线BLe和BLo预充电，或者，锁存与根据位线BLe和BLo的电压变化而检测的存储器单元F0至Fn的阈值电压相对应的数据。即，在编程操作中，页缓冲器组150基于储存在页缓冲器PB的锁存器中的数据，而将编程允许电压（例如，0V）或编程禁止电压（例如，Vcc）供应到位线BLe或BLo。在读取操作中，页缓冲器组150通过感测位线BLe和BLo的电压来检测储存在存储器单元F0至Fn中的数据。此外，在擦除操作的早期阶段，页缓冲器组150将擦除允许电压（例如，Vcc）供应到位线BLe和BLo。在擦除操作期间，页缓冲器组150将编程允许电压（例如，0V）供应到与由擦除验证操作判定成擦除的存储串ST耦接的位线。根据擦除验证操作的结果，通过储存在页缓冲器的锁存器中的数据来确定编程允许电压。
列选择器160响应于控制器120的列地址CADD而选择页缓冲器组150中的页缓冲器PB，并将从随机数据发生器170产生的随机数据RAND传送到选中的页缓冲器PB。
随机数据发生器170对列地址CADD和页地址PADD执行逻辑操作，基于操作的结果产生种子数据，以及利用种子数据输出掩蔽数据。接着，随机数据发生器170对接收到的编程数据DATA和掩蔽数据执行逻辑操作，并基于操作的结果产生随机数据RAND。此外，在验证操作或读取操作中，随机数据发生器170将从列选择器160输出的数据传送到P/F检查电路190。
I/O电路180在控制器120的控制下，当执行编程操作时传送编程数据DATA到随机数据发生器170，当执行读取操作时将从随机数据发生器170接收的数据向外部输出。
P/F检查电路190在继编程或擦除操作之后的验证操作中检查是否已经出现错误单元，并以检查信号PFS的形式输出检查的结果。此外，P/F检查电路190对错误单元的数目计数，并以计数信号CS的形式输出计数的结果。
图2是说明图1中所示的随机数据发生器170的一个示例性实施例的框图。
参见图2，随机数据发生器170包括：第一操作电路171，所述第一操作电路171被配置成通过对列地址CADD和页地址PADD执行逻辑操作来产生种子数据SEED；掩 蔽数据输出电路172，所述掩蔽数据输出电路172被配置成利用种子数据SEED产生掩蔽数据MASK；以及第二操作电路173，所述第二操作电路173被配置成通过对掩蔽数据MASK和接收的编程数据DATA执行逻辑操作来产生随机数据RAND。
第一操作电路171包括用于储存页地址PADD的锁存器71和用于将页地址PADD和列地址CADD相加的加法器72。锁存器71用来支持高速缓存读取操作。例如，如果在页缓冲器PB中包括两个或更多个锁存器，则一个锁存器用来执行读取操作，而另一个锁存器可以用来向外部输出已经读取的数据。这种读取方法被称作高速缓存读取操作。高速缓存读取操作使用之前的地址PADD，因为在页缓冲器PB中用于掩蔽输出数据的页地址PADD与用于执行读取操作的页地址PADD不同。因此，当执行读取操作时，第一操作电路171的锁存器71用来储存之前的页地址PADD。具体地，在利用线性反馈移位寄存器（在下文中称作为LFSR）来执行随机化操作时使用加法器72。具体地，经由LFSR通过对列地址CADD和页地址PADD执行逻辑操作产生的数据移位而获得的值，可以不同于通过对页地址PADD执行逻辑操作产生的数据移位而获得的值。这是因为在执行编程或读取操作时，在快闪存储器件中，第一列地址CADD可以从特定地址和数字“0”开始。因此，当使用LFSR时，优选地使用加法器72。
利用LFSR来实现掩蔽数据输出电路172。LFSR可以采用不同的方式来实现，但是主要利用多个触发器和异或门来实现。LFSR在接收种子数据SEED时，响应于时钟CLK而输出随机化的掩蔽数据MASK。
第二操作电路173通过对掩蔽数据MASK和编程数据DATA执行逻辑操作来产生随机数据RAND。例如，第二操作电路173可以通过对掩蔽数据MASK和编程数据DATA执行异或操作来产生随机数据RAND。产生的随机数据RAND被发送到响应于列地址CADD而选中的页缓冲器PB。利用发送到页缓冲器PB的随机数据RAND来执行编程操作。如上所述，如果利用列地址CADD和页地址PADD来产生随机数据RAND，则不仅在存储器单元阵列的字线中执行随机化，而且还在存储器单元阵列的单元存储串中执行随机化。因此，可以防止在以多种方式相邻的存储器单元之间发生干扰。
以下描述一种利用随机数据发生器170来产生随机数据RAND的方法。
当接收到从控制器120产生的页地址PADD和列地址CADD时，加法器72对页地址PADD和列地址CADD执行加法运算，并输出通过将相加的值除以特定数所获得的余数作为种子数据SEED。优选地，特定数可以由式子2n-1来确定。在式子中，“n”是掩蔽数据MASK的比特数目。例如，如果掩蔽数据MASK是8比特的数据，则特定数是255。因此，如果页地址PADD和列地址CADD的相加值除以255，则种子数据SEED 是余数0、1、2、3至254中的任何一个。在种子数据SEED产生之后，LFSR 172响应于种子数据SEED而输出掩蔽数据MASK。如以下表1，掩蔽数据MASK与各个种子数据SEED相对应。
表1
SEED MASK
0 11111111
1 11111110
2 11111100
3 11111000
4 11110000
5 11100001
6 11000010
7 10000101
8 00001011
9 00010111
10 00101111
11 01011110
12 10111100
13 01111000
14 11110001
15 11100011
16 11000110
17 10001101
18 00011010
19 00110100
... ...
254 01111111
如果如表1中种子数据SEED与掩蔽数据MASK采用一对一的方式相对应，则LFSR172可以分别输出与接收到的种子数据SEED相对应的掩蔽数据MASK。例如，当页地址PADD是“0000101”时，将“0000101”转换成十进制数“5”。此外，当列地址CADD是“0000000000111”时，将“0000000000111”转换成十进制数“7”。当将“5”和“7”相加时，结果是“12”。当将“12”除以“255”时，余数是“12”。因此，种子数据SEED的值变成“12”，且将与“12”相对应的“10111100”输出作为掩蔽数据MASK。再例如，当页地址PADD是“0000101”（即，十进制数“5”）且列地址CADD是“0000000000101”（即，十进制数“5”）时，种子数据SEED的值变成“10”，且因而将与“10”相对应的“00101111”输出作为掩蔽数据MASK。第二操作单元173通过采用一对一的方式，对产生的掩蔽数据MASK和经由I/O电路180接收到的编程数据DATA执行异或操作，来产生随机数据RAND。例如，当掩蔽数据MASK是“10111100”且编程数据DATA是“01000110”时，产生“1111101”的随机数据DATA。将随机数据RAND取代编程数据DATA输入到页缓冲器组150。利用随机数据RAND执行后续的编程操作。
图3是说明图1中所示的随机数据发生器170的另一个示例性实施例的框图。
参见图3，随机数据发生器170包括：第一操作电路171，所述第一操作电路171被配置成通过对列地址CADD和页地址PADD执行逻辑操作来产生种子数据SEED；掩蔽数据输出电路172，所述掩蔽数据输出电路172被配置成利用种子数据SEED产生掩蔽数据MASK；以及第二操作电路173，所述第二操作电路173被配置成通过对掩蔽数据MASK和接收到的编程数据DATA执行逻辑操作来产生随机数据RAND。
第一操作电路171包括：操作模式改变电路73，所述操作模式改变电路73被配置成对页地址PADD执行逻辑操作；锁存器71，所述锁存器71被配置成储存页地址PADD；以及加法器72，所述加法器72被配置成将页地址PADD和列地址CADD相加。
包括操作模式改变电路73是为了支持各种操作。例如，操作模式改变电路73可以响应于第一选择信号S1和第二选择信号S2来确定操作模式。例如，对于随机模式，操作模式改变电路73响应于为“0”的第一选择信号S1和第二选择信号S2而没有变化地输出接收到的页地址PADD。即，为了在页的方向上随机化的目的，操作模式改变电路73没有变化地输出接收到的页地址PADD。对于安全模式，操作模式改变电路73响应于为“0”的第一选择信号S1和为“1”的第二选择信号S2而将特定安全码与接收到的页地址PADD相加，并输出已被相加了特定安全码的页地址PADD。对于图案模式（pattern mode），操作模式改变电路73响应于为“1”的第一选择信号S1和为“0”的第二选择信号S2，而储存经常使用的图案，并输出与之前储存的图案相对应的数据。对于移位模式，操作模式改变电路73响应于“1”的第一选择信号S1和第二选择信号S2 而对接收到的页地址PADD执行移位操作，并输出移位的页地址PADD。例如，当接收到的页地址PADD是“100010”时，操作模式改变电路73可以将页地址“100010”移位，并输出移位的页地址“0000101”。以操作模式改变电路73的操作模式作为一个实例来展开描述，并且可以利用其它各种操作模式。
锁存器71用来支持高速缓存读取操作。例如，如果在页缓冲器PB中包括两个或更多个锁存器，则一个锁存器用来执行读取操作，而另一锁存器可以用于向外部输出已经读取的数据。这种读取方法被称作高速缓存读取操作。高速缓存读取操作使用之前的页地址PADD，因为在页缓冲器PB中用于掩蔽输出数据的页地址PADD与用于执行读取操作的页地址PADD不同。因此，当执行读取操作时，第一操作电路171的锁存器71用来储存之前的页地址PADD。具体地，当利用线性反馈移位寄存器（在下文中称作为LFSR）执行随机化操作时，使用加法器72。具体地，经由LFSR，对列地址CADD和页地址PADD执行逻辑操作所产生的数据两次移位所获得的值，可以不同于对页地址PADD执行逻辑操作所产生的数据移位所获得的值。这是因为在执行编程或读取操作时，在快闪存储器件中，第一列地址CADD可以从特定地址和数字“0”开始。因此，优选地，当使用LFSR时，使用加法器72。
掩蔽数据输出电路172利用LFSR来实现。LFSR可以采用不同的方式来实现，但是主要利用多个触发器和异或门来实现。LFSR在接收到种子数据SEED时，响应于时钟CLK而输出随机化的掩蔽数据MASK。
第二操作电路173通过对掩蔽数据MASK和编程数据DATA执行逻辑操作来产生随机数据RAND。例如，第二操作电路173可以通过对掩蔽数据MASK和编程数据DATA执行异或操作来产生随机数据RAND。产生的随机数据RAND被发送到响应于列地址CADD而选中的页缓冲器PB。利用发送到页缓冲器PB的随机数据RAND来执行编程操作。如上所述，如果利用列地址CADD和页地址PADD来产生随机数据RAND，则不仅在存储器单元阵列的字线中执行随机化，而且还在存储器单元阵列的单元存储串中执行随机化。因此，可以防止以多种方式相邻的存储器单元之间发生干扰。
图4是说明根据本发明的一个示例性实施例的编程方法的流程图。
参见图4，当编程操作响应于编程命令开始时，在步骤S41中，将从控制器120产生的列地址CADD和页地址PADD输入到随机数据发生器170。在步骤S42中，随机数据发生器170通过将列地址CADD和页地址PADD相加来产生种子数据SEED，利用LFSR将种子数据SEED随机化以产生掩蔽数据MASK，然后利用掩蔽数据MASK和编程数据DATA来产生随机数据RAND。在步骤S43中，随机数据发生器170响应于列地 址CADD将随机数据RAND输入到页缓冲器PB。在步骤S44，利用已输入了随机数据RAND的页缓冲器PB执行编程操作。
如上所述，当利用列地址CADD和页地址PADD来产生随机数据RAND时，执行编程操作而不倾向于形成特定图案，因为不仅在存储器单元的字线方向上执行随机化，而且还在存储器单元的单元存储串的方向上执行随机化。结果，可以减小以各种方式相邻的存储器单元之间的干扰，并可以改善半导体器件的可靠性。
根据示例性实施例，由于利用列地址和页地址两者来产生随机数据，所以可以改善随机数据的随机比，并且由于改善的随机比可以减小存储器单元阵列内的干扰。因此，可以提高半导体器件的可靠性。

Claims (16)

1.一种半导体器件，包括：
第一操作电路，所述第一操作电路被配置成通过将列地址和页地址相加来产生相加数据，并输出通过将所述相加数据除以设定值所获得的余数作为种子数据；
掩蔽数据输出电路，所述掩蔽数据输出电路被配置成输出与各个种子数据相对应的掩蔽数据；以及
第二操作电路，所述第二操作电路被配置成通过对所述掩蔽数据和与所述列地址和所述页地址相对应的编程数据执行逻辑操作来产生随机数据。
2.如权利要求1所述的半导体器件，其中，所述第一操作电路包括：
锁存器，所述锁存器被配置成储存所述页地址；以及
加法器，所述加法器被配置成将储存的所述页地址与所述列地址相加。
3.如权利要求2所述的半导体器件，还包括操作模式改变电路，所述操作模式改变电路被配置成根据所述半导体器件的操作模式，来改变要传送到所述锁存器的所述页地址。
4.如权利要求3所述的半导体器件，其中，所述操作模式改变电路响应于第一选择信号和第二选择信号，在所述半导体器件的随机模式下，没有变化地传送所述页地址，在所述半导体器件的安全模式下，将特定安全码与所述页地址相加，并传送相加的页地址，在所述半导体器件的图形模式下，无论所述页地址如何地传送储存的地址，以及在所述半导体器件的移位模式下，将所述页地址移位并传送移位的页地址。
5.如权利要求1所述的半导体器件，其中，所述掩蔽数据输出电路包括线性反馈移位寄存器以输出与各个种子数据相对应的所述掩蔽数据。
6.如权利要求1所述的半导体器件，其中，所述第二操作电路包括异或操作电路，所述异或操作电路用于通过对所述掩蔽数据和所述编程数据执行异或操作来产生所述随机数据。
7.如权利要求1所述的半导体器件，其中，所述设定值响应于所述掩蔽数据的比特数目来确定。
8.一种半导体器件，包括：
存储器单元阵列，所述存储器单元阵列包括沿列线和行线布置的多个存储器单元；
页缓冲器，所述页缓冲器与所述存储器单元阵列的列线耦接；
第一操作电路，所述第一操作电路被配置成通过将列地址和页地址相加来产生相加数据，并输出通过将所述相加数据除以设定值所获得的余数作为种子数据；
掩蔽数据输出电路，所述掩蔽数据输出电路被配置成输出与各个种子数据相对应的掩蔽数据；
第二操作电路，所述第二操作电路被配置成通过对所述掩蔽数据和编程数据执行第二逻辑操作来产生随机数据；以及
列选择器，所述列选择器被配置成响应于所述列地址而将所述随机数据传送到所述页缓冲器。
9.如权利要求8所述的半导体器件，其中，所述第一操作电路包括：
锁存器，所述锁存器被配置成储存所述页地址；以及
加法器，所述加法器被配置成将储存的所述页地址和所述列地址相加。
10.如权利要求9所述的半导体器件，还包括：操作模式改变电路，所述操作模式改变电路被配置成根据所述半导体器件的操作模式，来改变要传送到所述锁存器的所述页地址。
11.如权利要求10所述的半导体器件，其中，所述操作模式改变电路响应于第一选择信号和第二选择信号，在所述半导体器件的随机模式下，没有变化地传送所述页地址，在所述半导体器件的安全模式下，将特定安全码与所述页地址相加并传送相加的页地址，在所述半导体器件的图形模式下，无论所述页地址如何地传送储存的地址，以及在所述半导体器件的移位模式下，将所述页地址移位并传送移位的页地址。
12.如权利要求8所述的半导体器件，其中，所述掩蔽数据输出电路包括线性反馈移位寄存器以输出与各个种子数据相对应的所述掩蔽数据。
13.如权利要求8所述的半导体器件，其中，所述第二操作电路包括异或操作电路，所述异或操作电路用于通过对所述掩蔽数据和所述编程数据执行异或操作来产生所述随机数据。
14.一种操作半导体器件的方法，包括以下步骤：
将列地址和页地址相加；
利用将上述的相加的值除以设定值所获得的余数来产生种子数据；
输出与各个种子数据相对应的掩蔽数据；
通过对所述掩蔽数据和与所述列地址和所述页地址相对应的编程数据执行逻辑操作，来产生随机数据；以及
利用所述随机数据执行编程操作。
15.如权利要求14所述的方法，其中，产生所述随机数据的步骤包括：对所述掩蔽数据和所述编程数据执行异或操作。
16.如权利要求14所述的方法，其中，产生所述掩蔽数据的步骤包括：利用线性反馈移位寄存器来输出与各个种子数据相对应的所述掩蔽数据。
CN201210371276.1A 2011-10-04 2012-09-28 半导体器件及其操作方法 Active CN103035291B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0100713 2011-10-04
KR1020110100713A KR20130036556A (ko) 2011-10-04 2011-10-04 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN103035291A CN103035291A (zh) 2013-04-10
CN103035291B true CN103035291B (zh) 2017-05-03

Family

ID=47992468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371276.1A Active CN103035291B (zh) 2011-10-04 2012-09-28 半导体器件及其操作方法

Country Status (3)

Country Link
US (1) US8898377B2 (zh)
KR (1) KR20130036556A (zh)
CN (1) CN103035291B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046190A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9098205B2 (en) 2013-01-30 2015-08-04 Sandisk Technologies Inc. Data randomization in 3-D memory
US9171029B2 (en) * 2013-01-31 2015-10-27 International Business Machines Corporation Performing batches of selective assignments in a vector friendly manner
US9576624B2 (en) 2014-06-30 2017-02-21 Seagate Technology Llc Multi-dimentional data randomization
KR20170068718A (ko) * 2015-12-09 2017-06-20 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102452993B1 (ko) * 2016-03-25 2022-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10635400B2 (en) * 2017-12-12 2020-04-28 Western Digital Technologies, Inc. Seed generation
US10698839B2 (en) * 2017-12-12 2020-06-30 Western Digital Technologies, Inc. Seed scrambling
KR20200136183A (ko) * 2019-05-27 2020-12-07 에스케이하이닉스 주식회사 스토리지 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031895A (zh) * 2004-06-23 2007-09-05 爱特梅尔股份有限公司 快擦写存储装置中内编程期间的同时外读取操作
CN101853699A (zh) * 2009-03-04 2010-10-06 三星电子株式会社 非易失性存储设备及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498370B2 (ja) * 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法
JP5019611B2 (ja) * 2007-12-27 2012-09-05 株式会社東芝 メモリシステム
US20090282267A1 (en) * 2008-05-09 2009-11-12 Ori Stern Partial scrambling to reduce correlation
KR20100111990A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 랜덤화 방법
JP5492679B2 (ja) * 2009-06-30 2014-05-14 パナソニック株式会社 記憶装置およびメモリコントローラ
JP2011014179A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
KR20120002760A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 낸드 플래쉬 메모리의 동작 신뢰성을 향상시키는 데이터 기록 방법 및 데이터 기록 장치
US8843693B2 (en) * 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031895A (zh) * 2004-06-23 2007-09-05 爱特梅尔股份有限公司 快擦写存储装置中内编程期间的同时外读取操作
CN101853699A (zh) * 2009-03-04 2010-10-06 三星电子株式会社 非易失性存储设备及其操作方法

Also Published As

Publication number Publication date
KR20130036556A (ko) 2013-04-12
US8898377B2 (en) 2014-11-25
US20130083619A1 (en) 2013-04-04
CN103035291A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035291B (zh) 半导体器件及其操作方法
US8625376B2 (en) Semiconductor memory device and method of operation the same
KR102069864B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US8824207B2 (en) Semiconductor memory device and method of operating the same
CN107818809B (zh) 半导体存储装置及存储器系统
CN109427397B (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
CN101937715B (zh) 非易失性存储器件及其读取方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
US8976583B2 (en) Non-volatile semiconductor memory device and reading method thereof
CN106653085A (zh) 储存器件、具有储存器件的存储系统及其操作方法
CN109388578A (zh) 存储装置及其操作方法
CN102820051A (zh) 半导体器件及其操作方法
CN109949848A (zh) 存储器系统及存储器系统的操作方法
CN110175132A (zh) 存储装置及其操作方法
CN108281168A (zh) 半导体存储装置
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
CN109215712A (zh) 存储器装置及其编程方法
CN108257640A (zh) 半导体存储装置及其操作方法
CN109753375A (zh) 存储器系统及其操作方法
CN109949839A (zh) 存储器控制器及存储器控制器的操作方法
CN109215718A (zh) 能够支持多次读操作的存储装置
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
CN110534148A (zh) 半导体存储器装置及操作该半导体存储器装置的方法
CN113010093B (zh) 存储器系统以及存储器控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant