CN109542394A - 控制器、半导体存储器装置及具有它们的存储器系统 - Google Patents

控制器、半导体存储器装置及具有它们的存储器系统 Download PDF

Info

Publication number
CN109542394A
CN109542394A CN201810479164.5A CN201810479164A CN109542394A CN 109542394 A CN109542394 A CN 109542394A CN 201810479164 A CN201810479164 A CN 201810479164A CN 109542394 A CN109542394 A CN 109542394A
Authority
CN
China
Prior art keywords
data
programming
memory
seed
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810479164.5A
Other languages
English (en)
Inventor
丁元镇
李根雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109542394A publication Critical patent/CN109542394A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种控制器，该控制器控制包括多个存储块的半导体存储器装置的操作。控制器包括随机数发生器。随机数发生器基于目标存储块的块地址和目标存储块的编程擦除计数值生成随机数据。因此，提高了存储器系统的性能。

Description

控制器、半导体存储器装置及具有它们的存储器系统
相关申请的交叉引用
本申请要求于2017年9月22日提交的申请号为10-2017-0122393的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的一方面涉及一种电子装置，且更特别地，涉及一种控制器、半导体存储器装置以及具有它们的存储器系统。
背景技术
存储器装置可以二维结构形成或以三维结构形成，其中串在二维结构中平行于半导体衬底布置，串在三维结构中垂直于半导体衬底布置。三维半导体装置是为克服二维半导体装置中的集成度的限制而设计的存储器装置，并且可包括垂直堆叠在半导体衬底上的多个存储器单元。
发明内容
实施例提供了一种性能提高的控制器、半导体存储器装置和具有它们的存储器系统。
根据本公开的方面，提供了一种控制器，该控制器用于控制包括多个存储块的半导体存储器装置的操作，该控制器包括随机数发生器，其中随机数发生器基于目标存储块的块地址和目标存储块的编程擦除计数值生成随机数据。
随机数发生器可包括：第一随机化电路，被配置成从主机接收原始数据，接收对应于块地址的随机化种子，并生成临时数据；以及第二随机化电路，被配置成接收临时数据和编程擦除计数值，并生成随机数据。
第一随机化电路可通过对随机化种子和原始数据执行操作来生成临时数据。
第二随机化电路可基于编程擦除计数值来反转临时数据，并且将反转结果作为随机数据输出。
第二随机化电路可包括：反相器，被配置成反转临时数据，并将反转结果作为反转临时数据输出；以及多路器，被配置成接收临时数据和反转临时数据，并基于编程擦除计数值将临时数据和反转临时数据中的任意一个作为随机数据输出。
随机数发生器可包括：种子转换电路，被配置成基于编程擦除计数值来转换对应于块地址的随机化种子，并且将转换的随机化种子作为转换种子输出；以及随机化电路，被配置成从主机接收原始数据，从种子转换电路接收转换种子，并生成随机数据。
种子转换电路可将编程擦除计数值加到随机化种子上，并且将相加的结果作为转换种子输出。
随机化电路可对转换种子和原始数据执行操作，并将操作结果作为随机数据输出。
根据本公开的方面，提供了一种半导体存储器装置，包括：存储器单元阵列，包括多个存储块，存储块具有多个存储器单元，存储器单元被编程为具有基于阈值电压而彼此区分的多个编程状态之中的任意一个编程状态；外围电路，被配置成对多个存储器单元执行包括编程电压施加操作和验证操作的编程操作；控制逻辑，被配置成控制外围电路的操作；以及数据转换器，被配置成基于控制逻辑的控制转换从控制器接收到的数据，其中控制逻辑基于将被写入接收到的数据的存储块的编程擦除计数值来确定接收到的数据是否将被转换。
数据转换器可基于控制逻辑的确定来反转接收到的数据，并且将反转数据输出到外围电路。
控制逻辑可基于编程擦除计数值来生成转换控制信号。
数据转换器可包括：反相器，被配置成反转接收到的数据并将反转结果作为反转数据输出；以及多路器，被配置成接收接收到的数据和反转数据，并且基于转换控制信号将接收到的数据和反转数据中的任意一个输出到外围电路。
根据本公开的一方面，提供了一种存储系统，包括：半导体存储器装置，包括多个存储块；以及控制器，被配置成控制半导体存储器装置的操作，其中基于目标存储块的块地址和目标存储块的编程擦除计数值转换来自主机的原始数据，并且将转换数据写入目标存储块中。
控制器可包括随机数发生器，并且随机数发生器可基于块地址和编程擦除计数值来生成随机数据。
半导体存储器装置可将随机数据写入目标存储块中。
随机数发生器可通过对随机化种子和原始数据执行操作来生成临时数据。随机数发生器可基于编程擦除计数值来反转临时数据，并且将反转结果作为随机数据输出。
随机数发生器可通过基于编程擦除计数值来转换对应于块地址的随机化种子来生成转换种子。随机数发生器可对转换种子和原始数据执行操作，并将操作结果作为随机数据输出。
控制器可基于块地址对原始数据进行随机化。半导体存储器装置可基于编程擦除计数值对随机数据进行反转，并将反转数据写入目标存储块中。
当编程擦除计数值为偶数时，半导体存储器装置可将随机数据写入目标存储块中。当编程擦除计数值为奇数时，半导体存储器装置可反转随机数据，然后将反转数据写入目标存储块中。
当编程擦除计数值为奇数时，半导体存储器装置可将随机数据写入目标存储块中。当编程擦除计数值为偶数时，半导体存储器装置可反转随机数据，然后将反转数据写入目标存储块中。
根据本公开的方面，提供了一种存储器系统，包括：包括存储块的存储器装置；以及控制器。控制器适于使数据进行随机化；根据存储块的当前状态转换随机数据；以及控制存储器装置以将转换数据编程到存储块中。
根据本公开的方面，提供了一种存储器系统，包括：包括存储块的存储器装置；以及控制器。控制器适于根据存储块的当前状态转换种子数据；通过使用转换的种子数据来对数据进行随机化；以及控制存储器装置以将随机数据编程到存储块中。
根据本公开的方面，提供了一种存储器系统，包括：包括存储块的存储器装置；以及适于向存储器装置提供随机数据的控制器。存储器装置根据存储块的当前状态转换随机数据，并将转换数据编程到存储块中。
附图说明
现在将参照附图在下文中更全面地描述示例性实施例；然而，其可以不同的形式来实施，并且不应被解释为限于在此阐述的实施例。相反地，提供这些实施例以便使本公开彻底且充分，并且将示例性实施例的范围全面地传达给本领域的技术人员。
在附图中，为了说明清楚，可以夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的控制器、半导体存储器装置及包括其的存储器系统的框图。
图2是示出图1所示的半导体存储器装置的框图。
图3是示出图2所示的存储器单元阵列的实施例的示图。
图4是示出图3所示的存储块之中的任意一个存储块的电路图。
图5是示出图3所示的存储块之中的一个存储块的实施例的电路图。
图6是示出图2所示的包括在存储器单元阵列中的多个存储块之中的一个存储块的实施例的电路图。
图7是示出图1所示的随机数发生器的操作的框图。
图8是示出图7所示的随机数发生器的示例性实施例的框图。
图9是示出图8所示的第二随机化电路的示例性实施例的框图。
图10是示出图7所示的随机数发生器的示例性实施例的框图。
图11是示出图10所示的种子转换电路的示例性实施例的框图。
图12是示出根据本公开的实施例的半导体存储器装置的示例性实施例的框图。
图13是示出图12所示的数据转换器的示例性实施例的框图。
图14是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
图15是更详细地示出图14所示的使编程数据随机化的步骤的实施例的流程图。
图16是更详细地示出图14所示的使编程数据随机化的步骤的实施例的流程图。
图17是示出根据本公开的实施例的半导体存储器装置的操作方法的流程图。
图18是更详细地示出图17所示的转换编程数据的步骤的实施例的流程图。
图19是示出图1所示的存储器系统的实施例的框图。
图20是示出图19所示的存储器系统的应用示例的框图。
图21是示出包括参照图20描述的存储器系统的计算系统的框图。
具体实施方式
在以下详细描述中，仅通过说明的方式仅示出和描述了本公开的某些示例性实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，所述实施例可以各种不同的方式修改。因此，附图和描述在本质上被认为是说明性而非限制性的。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者利用一个或多个置于其间的元件而间接连接或联接到另一元件。另外，除非存在不同的公开，否则当元件被称为“包括”部件时，这表示元件可进一步包括另一部件，而非排除另一部件。
在下文中，将参照附图详细描述本公开的示例性实施例。相同的附图标记用于表示与其它附图中示出的元件相同的元件。在下面的描述中，可仅描述根据示例性实施例理解操作所必需的部分，并且可省略对其它部分的描述，以便不混淆实施例的重要概念。
图1是示出根据本公开的实施例的控制器、半导体存储器装置及具有它们的存储器系统的框图。
参照图1，存储器系统10可包括半导体存储器装置100和存储器控制器200。半导体存储器装置100可包括存储器单元阵列110。
存储器单元阵列110包括多个存储器区域。如图1所示，多个存储器区域可以是多个存储块BLK1至BLKz。此处，存储块中的每一个是以擦除为单位的。多个存储块BLK1至BLKz中的每一个可包括多个存储器单元。
半导体存储器装置100在控制器200的控制下操作。
半导体存储器装置100可响应于来自控制器200的写入请求而将数据写入到存储器单元阵列110中。如果接收到写入命令、地址和数据作为来自控制器的写入请求，则半导体存储器装置100可将数据写入由地址表示的存储器单元。
半导体存储器装置100响应于来自控制器200的读取请求执行读取操作。如果接收到读取命令和地址作为来自控制器200的读取请求，则半导体存储器装置100从由该地址表示的存储器单元中读取数据并将读取的数据输出到控制器200。
在实施例中，半导体存储器装置100可以是闪速存储器装置。然而，将理解的是，本公开的范围不限于闪速存储器装置。在一些实施例中，半导体存储器装置100可以是：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移扭矩随机存取存储器(STT-RAM)等。
在实施例中，半导体存储器装置100可以三维阵列结构来实施。本公开不仅可应用于其中电荷存储层配置有浮栅(FG)的闪速存储器装置，而且可应用于其中电荷存储层配置有绝缘层的电荷撷取闪存(CTF)。
控制器200联接在半导体存储器装置100与主机300之间。控制器200被配置成与主机300和半导体存储器装置100接口连接。控制器200可在主机300的控制下向半导体存储器装置100传输写入请求或读取请求。
控制器200包括随机数发生器210。随机数发生器210可在写入操作中激活。如果目标存储块的块地址被提供给随机数发生器210，则随机数发生器210可生成对应于目标存储块的随机化种子。也就是说，随机数发生器210被配置成生成对应于多个存储块BLK1至BLKz的随机化种子之中的对应于目标存储块的随机化种子。随后，随机数发生器210通过生成的随机化种子对从主机300接收到的数据进行随机化，并将随机数据写入半导体存储器装置100的目标存储块中。如本领域所公知的，由于基于随机化种子进行操作的数据被写入到存储器单元阵列110，因此改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。
此外，随机数发生器210在读取操作中激活。在读取操作中，控制器200从半导体存储器装置100读取数据。另外，生成对应于读取存储块的去随机化种子。也就是说，如果读取存储块的块地址被提供给随机数发生器210，则随机数发生器210可生成对应于读取存储块的去随机化种子。也就是说，随机数发生器210被配置成生成对应于多个存储块BLK1至BLKz的去随机化种子之中的对应于读取存储块的去随机化种子。
随后，随机数发生器210可通过生成的去随机化种子对读取数据进行去随机化。去随机数据可被传输到主机300。
在通常的存储器系统中，如上所述，根据存储块的块地址生成随机化种子和去随机化种子。因此，当相对于相同地址写入具有相同模式的数据时，生成相同的随机化种子，因此随机数据相同。这对存储器单元阵列110中的存储器单元的阈值电压分布存在不利影响。
在根据本公开的存储器系统10中，根据待写入数据的目标存储块的编程擦除计数值来对待写入的数据进行随机化。因此，虽然相对于相同地址重复写入具有相同模式的数据，但可根据目标存储块的编程擦除计数值来反转待写入数据。因此，改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。
图2是示出图1所示的半导体存储器装置的框图。
参照图2，半导体存储器装置100包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140以及电压发生器150。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL联接到地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm联接到读取/写入电路130。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元为非易失性存储器单元，并且可被配置为具有垂直通道结构的非易失性存储器单元。存储器单元阵列110可被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可被配置为具有三维结构的存储器单元阵列。包括在存储器单元阵列110中的多个存储器单元中的每一个可存储至少一位的数据。在实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储一位数据的单层单元(SLC)。在另一实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储两位数据的多层单元(MLC)。在另一实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储三位数据的三层单元。在另一实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储四位数据的四层单元。在一些实施例中，存储器单元阵列110可包括多个存储器单元，该多个存储器单元中的每一个存储五位或更多位数据。
地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150作为驱动存储器单元阵列110的外围电路来操作。地址解码器120通过字线WL联接到存储器单元阵列110。地址解码器120被配置成响应于控制逻辑140的控制进行操作。地址解码器120通过设置在半导体存储器装置100中的输入/输出缓冲器(未示出)接收地址。
地址解码器120被配置成对接收到的地址中的块地址进行解码。地址解码器120根据解码的块地址来选择至少一个存储块。在读取操作期间的读取电压施加操作中，地址解码器120将通过电压发生器150生成的读取电压Vread施加到所选择的存储块之中的所选择的字线，并且将通过电压Vpass施加到其它未被选择的字线。在编程验证操作期间，地址解码器120将通过电压生成电器150生成的验证电压施加到所选择的存储块之中所选择的字线，并且将通过电压Vpass施加到其它未被选择的字线。
地址解码器120被配置成对接收到的地址中的列地址进行解码。地址解码器120将解码的列地址传输到读取/写入电路130。
半导体存储器装置100的读取和编程操作都以页面为单位进行。在读取操作和编程操作的请求中接收到的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一个字线。列地址通过地址解码器120进行解码以提供给读取/写入电路130。
地址解码器120可包括块解码器、行解码器、列解码器、地址缓冲器等。
读取/写入电路130包括多个页面缓冲器PB1至PBm。读取/写入电路130可在存储器单元阵列110的读取操作中作为“读取电路”来操作，并且在存储器单元阵列110的写入操作中作为“写入电路”来操作。多个页面缓冲器PB1至PBm通过位线BL1至BLm联接到存储器单元阵列110。为了在读取操作和编程验证操作中感测存储器单元的阈值电压，多个页面缓冲器PB1至PBm感测根据对应存储器单元的编程状态流动的电流量的变化，同时连续地向联接到存储器单元的位线提供感测电流，并将感测到的变化作为感测数据锁存。读取/写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号进行操作。
在读取操作中，读取/写入电路130通过感测存储器单元的数据来暂时存储读取数据，然后将数据DATA输出到半导体存储器装置100的输入/输出缓冲器(未示出)。在示例性实施例中，除页面缓冲器(或页面寄存器)以外，读取/写入电路130还可包括列选择电路等。
控制逻辑140联接到地址解码器120、读取/写入电路130以及电压发生器150。控制逻辑140通过半导体存储器装置100的输入/输出缓冲器(未示出)接收命令CMD和控制信号CTRL。控制逻辑140被配置成响应于控制信号CTRL来控制半导体存储器装置100的全部操作。而且，控制逻辑140输出用于控制多个页面缓冲器PB1至PBm的感测节点预充电电势电平的控制信号。控制逻辑140可控制读取/写入电路130来执行存储器单元阵列110的读取操作。
在读取操作中，电压发生器150响应于从控制逻辑140输出的控制信号生成读取电压Vread和通过电压Vpass。为了生成具有各种电压电平的多个电压，电压发生器150可包括用于接收内部电源电压的多个泵浦电容器，并且在控制逻辑140的控制下通过选择性地激活多个泵浦电容器来生成多个电压。
地址解码器120、读取/写入电路130和电压发生器150可用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是示出图2所示的存储器单元阵列的实施例的示图。
参照图3，存储器单元阵列110包括多个存储块BLK1至BLKz。每一个存储块具有三维结构。每一个存储块包括堆叠在衬底上的多个存储器单元。多个存储器单元沿+X、+Y和+Z方向布置。将参照图4和图5更详细地描述每一个存储块的结构。
图4是示出图3所示的存储块BLK1至BLKz之中的任意一个存储块BLKa的电路图。
参照图4，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”形。在存储块BLKa中，m个单元串沿行方向(即，+X方向)布置。在图4中，示出了两个单元串沿列方向(即，+Y方向)布置。然而，这是为了便于描述，将理解的是，三个单元串可沿列方向布置。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可具有彼此相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可在每一个单元串中设置用于提供沟道层的柱(pillar)。在实施例中，可在每一个单元串中设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每一个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到一个源极选择线。
每一个单元串的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp与第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp顺序地布置在与+Z方向相反的方向上，并且串联联接在源极选择晶体管SST和管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn顺序地布置在+Z方向上，并且串联联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn通过管道晶体管PT联接。每一个单元串的第一至第n存储器单元MC1至MCn的栅电极分别联接到第一至第n字线WL1至WLn。
每一个单元串的管道晶体管PT的栅极联接到管线PL。
每一个单元串的漏极选择晶体管DST联接在对应的位线和存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
在列方向上布置的单元串联接到在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21联接到第一位线BL1。第m列上的单元串CS1m和CS2m联接到第m位线BLm。
联接到布置在行方向上的单元串中的相同字线的存储器单元构成一个页面。例如，在第一行上的单元串CS11至CS1m中，联接到第一字线WL1的存储器单元构成一个页面。在第二行上的单元串CS21至CS2m中，联接到第一字线WL1的存储器单元构成另一页面。当选择了漏极选择线DSL1和DSL2中的任何一个时，布置在一个行方向上的单元串可以被选择。当选择了字线WL1至WLn中的任何一个时，可以在所选择的单元串中选择一个页面。
在实施例中，可提供偶数位线和奇数位线代替第一至第m位线BL1至BLm。另外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的偶数编号的单元串可分别联接到偶数位线，在行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚拟存储器单元。例如，可提供至少一个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，可提供至少一个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当提供较多数量的虚拟存储器单元时，提高了存储块BLKa的操作的可靠性。另一方面，存储块BLKa的尺寸增大。当提供较少数量的虚拟存储器单元时，存储块BLKa的尺寸减小。另一方面，可能使存储块BLKa的操作的可靠性劣化。
为了有效地控制至少一个虚拟存储器单元，虚拟存储器单元可具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可对全部或部分虚拟存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚拟存储器单元的阈值电压控制施加到联接到各个虚拟存储器单元的虚拟字线的电压，使得虚拟存储器单元可以具有所需的阈值电压。
图5是示出图3所示的存储块BLK1至BLKz之中的一个存储块BLKb的实施例的电路图。
参照图5，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'的每一个沿+Z方向延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括在存储块BLKb下方的衬底(未示出)上堆叠的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每一个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。布置在相同行上的单元串的源极选择晶体管联接到相同的源极选择线。布置在第一行上的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行上的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在另一实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可共同联接到一个源极选择线。
每一个单元串的第一至第n存储器单元MC1至MCn串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每一个单元串的漏极选择晶体管DST联接在对应的位线和存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，除每一个单元串无管道晶体管PT之外，图5的存储块BLKb具有与图4的存储块BLKa的电路相似的等效电路。
在实施例中，可提供偶数位线和奇数位线代替第一至第m位线BL1至BLm。另外，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号的单元串可分别联接到偶数位线，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号的单元串可分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚拟存储器单元。例如，可提供至少一个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，可提供至少一个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当提供较多数量的虚拟存储器单元时，提高了存储块BLKb的操作的可靠性。另一方面，存储块BLKb的尺寸增大。当提供较少数量的虚拟存储器单元时，存储块BLKb的尺寸减小。另一方面，可能使存储块BLKb的操作的可靠性劣化。
为了有效地控制至少一个虚拟存储器单元，虚拟存储器单元可具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可对全部或部分虚拟存储器单元执行编程操作。当在执行了编程操作之后执行擦除操作时，虚拟存储器单元的阈值电压控制施加到联接到各个虚拟存储器单元的虚拟字线的电压，使得虚拟存储器单元可以具有所需的阈值电压。
图6是示出图2所示的包括在存储器单元阵列110中的多个存储块BLK1至BLKz之中的一个存储块BLKc的实施例的电路图。
参照图6，存储块BLKc包括多个串CS1至CSm。多个串CS1至CSm可分别联接到多个位线BL1至BLm。多个串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可在每一个单元串中设置用于提供沟道层的柱。在实施例中，可在每一个单元串中设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每一个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。
每一个单元串的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每一个单元串的漏极选择晶体管DST联接在对应的位线和存储器单元MC1至MCn之间。
联接到相同字线的存储器单元构成一个页面。当选择了漏极选择线DSL时，单元串CS1至CSm可以被选择。当选择了字线WL1至WLn中的任何一个时，所选择的单元串之中的一个页面可以被选择。
在另一实施例中，可提供偶数位线和奇数位线代替第一至第m位线BL1至BLm。单元串CS1至CSm之中的偶数单元串可分别联接到偶数位线，并且单元串CS1至CSm之中的奇数单元串可分别联接到奇数位线。
图7是示出图1所示的随机数发生器210的操作的框图。
参照图7，示出了图1所示的随机数发生器210的输入/输出数据。随机数发生器210基于待被写入数据的目标存储块的块地址和编程擦除计数值来生成随机数据。具体地，随机数发生器210接收从主机300传输的原始数据DATA_OGN，并且接收目标存储块的编程擦除计数值PE_CNT。而且，随机数发生器210可基于目标存储块的块地址来生成随机化种子。此外，随机数发生器210基于原始数据DATA_OGN和编程擦除计数值PE_CNT来生成随机数据DATA_RND。随机数据DATA_RND可被写入到对应于块地址的目标存储块中。
根据本公开的实施例，除与目标存储块的块地址相对应的随机化种子以外，随机数发生器210还使用目标存储块的编程擦除计数值PE_CNT来生成随机数据DATA_RND。每当对存储块执行擦除操作时，对应存储块的编程擦除计数值PE_CNT发生改变。因此，虽然相对于相同地址重复写入具有相同模式的数据，但可根据目标存储块的编程擦除计数值来改变随机数据DATA_RND。因此，改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。
图8是示出图7的随机数发生器的示例性实施例的框图。
参照图8，随机数发生器210包括第一随机化电路310和第二随机化电路330。第一随机化电路310从主机接收原始数据DATA_OGN。而且，第一随机化电路310接收随机数发生器210内部生成的种子SEED。种子SEED对应于目标存储块的块地址。第一随机化电路310可基于种子SEED和原始数据DATA_OGN而生成临时数据DATA_1。临时数据DATA_1可以是基于种子SEED的作为通过对原始数据DATA_OGN进行随机化获得的结果而生成的数据。
第二随机化电路330接收临时数据DATA_1和目标存储块的编程擦除计数值PE_CNT。第二随机化电路330基于编程擦除计数值PE_CNT将临时数据DATA_1转换为随机数据DATA_RND。因此，当编程擦除计数值PE_CNT改变时，即使相对于相同的临时数据DATA_1也可能生成不同的随机数据DATA_RND。作为示例，基于编程擦除计数值PE_CNT，第二随机化电路330可输出临时数据DATA_1作为随机数据DATA_RND，或者反转临时数据DATA_1并输出反转结果作为随机数据DATA_RND。稍后将参照图9描述第二随机化电路330的示例性实施例。
图9是示出图8所示的第二随机化电路330的示例性实施例的框图。
参照图9，第二随机化电路330可包括反相器331和多路器333。反相器331反转临时数据DATA_1并将反转结果作为反转临时数据INV_DATA_1输出。多路器333接收临时数据DATA_1和反转临时数据INV_DATA_1。多路器333可基于目标存储块的编程擦除计数值PE_CNT将临时数据DATA_1和反转临时数据INV_DATA_1中的任何一个作为随机数据DATA_RND输出。
根据本公开，目标存储块的编程擦除计数值PE_CNT可以是表示目标存储块已被完全擦除多少次的数字。在示例性实施例中，编程擦除计数值PE_CNT可被配置成一位数据。在这种情况下，目标存储块的编程擦除计数值PE_CNT可将目标存储块的编程擦除计数表示为偶数(例如，当位值为偶数或零时)或奇数(例如，当位值为奇数或一时)。
在示例性实施例中，当编程擦除计数值PE_CNT为偶数时，多路器333可将临时数据DATA_1作为随机数据DATA_RND输出。当编程擦除计数值PE_CNT为奇数时，多路器333可将反转临时数据INT_DATA_1作为随机数据DATA_RND输出。
在另一实施例中，当编程擦除计数值PE_CNT为奇数时，多路器333可将临时数据DATA_1作为随机数据DATA_RND输出。当编程擦除计数值PE_CNT为偶数时，多路器333可将反转临时数据INT_DATA_1作为随机数据DATA_RND输出。
因此，编程擦除计数值PE_CNT发生改变，随机临时数据DATA_1作为随机数据DATA_RND输出，或者反转临时数据INV_DATA_1作为随机数据DATA_RND输出。因此，虽然相对于相同地址重复写入具有相同模式的数据，但可根据对应存储块的编程擦除计数值来对数据进行反转以进行写入。因此，改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。
图9所示的第二随机化电路330的配置仅是说明性的，并且本公开不限于此。也就是说，将理解的是，第二随机化电路330的其它各种配置可根据编程擦除计数值PE_CNT生成改变的随机数据DATA_RND。
图10是示出图7所示的随机数发生器210的示例性实施例的框图。
参照图10，随机数发生器可包括种子转换电路410和随机化电路430。种子转换电路410可基于目标存储块的编程擦除计数值PE_CNT来对与目标存储块的块地址相对应的随机化种子SEED进行转换，并将转换结果作为转换种子SEED_CNV输出。随机化电路430可通过从主机300接收原始数据DATA_OGN以及从种子转换电路410接收转换种子SEED_CNV来生成随机数据DATA_RND。因为转换种子SEED_CNV基于编程擦除计数值PE_CNT生成，所以转换种子SEED_CNV随着编程擦除计数值PE_CNT的改变而改变。因此，随机数据DATA_RND也随着转换种子SEED_CNV的改变而改变。因此，虽然相对于相同地址重复写入具有相同模式的数据，但可根据对应存储块的编程擦除计数值来对数据进行反转以进行写入。因此，改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。稍后将参照图11描述种子转换电路410的示例性实施例。
图11是示出了图10的种子转换电路410的示例性实施例的框图。
参照图11，种子转换电路410可配置有加法器。转换种子SEED_CNV可通过对与目标存储块和种子SEED相对应的编程擦除计数值PE_CNT的相加操作来生成。因此，转换种子SEED_CNV随着编程擦除计数值PE_CNT的改变而改变。
图11所示的种子转换电路410的配置仅是说明性的，并且本公开不限于此。也就是说，将理解的是，种子转换电路410的其它各种配置可以生成随着编程擦除计数值PE_CNT的改变而改变的转换种子SEED_CNV。
参照图7至图11，描述了存储器控制器200基于编程擦除计数值而使数据随机化的情况。在这种情况下，半导体存储器装置100将从存储器控制器200接收的随机数据写入目标存储块中。
在下文中，将参照图12和图13描述以下情况：控制器200预先使数据随机化，并且半导体存储器装置100根据编程擦除计数值来转换被预先随机化的数据以生成待写入目标存储块的随机数据。在这种情况下，如参照图8所述，控制器200的随机数发生器210可包括第一随机化电路310而不具有第二随机化电路330，并且可输出临时数据DATA_1而非随机数据DATA_RND。
图12是示出根据本公开的实施例的半导体存储器装置的示例性实施例的框图。
参照图12，半导体存储器装置101包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150。图12的半导体存储器装置101与图2的半导体存储器装置100的不同之处在于：图12的半导体存储器装置101进一步包括数据转换器160。如参照图8所述，数据转换器160可对应于第二随机化电路330。在图12的半导体存储器装置101的部件之中，将省略对与图2的半导体存储器装置100的部件相同的部件的描述以避免累赘。
在图12中，控制逻辑140接收目标存储块的编程擦除计数值PE_CNT。控制逻辑140基于编程擦除计数值PE_CNT生成转换控制信号CNV_CTRL，并将生成的转换控制信号CNV_CTRL传输到数据转换器160。作为示例，控制逻辑140可将编程擦除计数值PE_CNT作为转换控制信号CNV_CTRL传输到数据转换器160。
数据转换器160从控制器200接收数据DATA。数据DATA可对应于参照图8描述的临时数据DATA_1。数据转换器160基于转换控制信号CNV_CTRL转换数据DATA，并将转换数据DATA_CNV传输到读取/写入电路130。转换数据DATA_CNV可对应于参照图8描述的随机数据DATA_RND。根据转换控制信号CNV_CTRL的值，数据转换器160可将接收到的数据DATA作为反转数据DATA_CNV传输到读取/写入电路130，而不对接收到的数据DATA进行任何转换，或者对接收到的数据DATA进行反转并将反转数据DATA_CNV传输到读取/写入电路130。读取/写入电路130将接收到的数据DATA或转换数据DATA_CNV写入目标存储块中。稍后将参照图13描述数据转换器160的示例性实施例。
图13是示出图12所示的数据转换器的示例性实施例的框图。
数据转换器160可包括反相器510和多路器530。反相器510可反转接收到的数据DATA并将反转结果作为反转数据INV_DATA输出。多路器530可接收数据DATA和反转数据INV_DATA，并基于转换控制信号CNV_CTRL将数据DATA和反转数据INV_DATA中的任何一个作为转换数据DATA_CNV输出。
参照图12和图13，输入到数据转换器160的数据DATA是由存储器控制器200预先随机化的数据。在实施例中，无论目标存储块的编程擦除计数值PE_CNT如何，存储器控制器200都可仅基于与目标存储块的块地址相对应的随机化种子SEED来预先使数据随机化。因此，半导体存储器装置101的数据转换器160可基于编程擦除计数值PE_CNT将预先随机化的数据DATA传输到读取/写入电路130，或者对预先随机化的数据DATA进行反转并将反转数据DATA_INV传输到读取/写入电路130。因此，虽然相对于相同地址重复写入具有相同模式的数据，但可根据目标存储块的编程擦除计数值来对数据进行反转以进行写入。因此，改善了存储器单元阵列110中的存储器单元的阈值电压分布，并且增强了存储在存储器单元中的数据的可靠性。
图14是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
参照图14，根据本公开的实施例的存储器控制器的操作方法包括：步骤S110，从主机接收编程数据，并且接收目标存储块的编程擦除计数值PE_CNT；步骤S130，基于目标存储块的编程擦除计数值PE_CNT使接收到的编程数据随机化；以及步骤S150，将随机数据传输到半导体存储器装置100。参照图7，可以看出的是，步骤S110、S130和S150可通过随机数发生器210执行。将参照图15更详细地描述图14的步骤S130。
图15是更详细地示出图14所示的使编程数据随机化的步骤S130的实施例的流程图。
参照图15，使编程数据随机化的步骤S130包括：步骤S210，通过使接收到的编程数据随机化来生成第一随机数据；步骤S230，确定编程擦除计数值PE_CNT是否为偶数；以及步骤S250，当编程擦除计数值PE_CNT为偶数时，反转第一随机数据。参照图8、图9和图15，生成第一随机数据的步骤S210可通过第一随机化电路310执行。此处，第一随机数据对应于图8的临时数据DATA_1。此外，确定编程擦除计数值PE_CNT是否为偶数的步骤S230以及当编程擦除计数值PE_CNT为偶数时反转第一随机数据的步骤S250可通过第二随机化电路330执行。
在图15中示出了当编程擦除计数值PE_CNT为偶数时反转第一随机数据的情况。然而，这仅是说明性的。在另一实施例中，显而易见的是，当编程擦除计数值PE_CNT为奇数时，可反转第一随机数据。
图16是更详细地示出图14所示的使编程数据随机化的步骤S130的另一实施例的流程图。
参照图16，使编程数据随机化的步骤S130包括：步骤S310，基于目标存储块的编程擦除计数值PE_CNT转换对应于目标存储块的种子值；以及步骤S330，基于转换的种子值使编程数据随机化。同时参照图10和图16，可以看出的是，步骤S310可通过种子转换电路410执行，并且步骤S330可通过随机化电路430执行。在步骤S310中，如上所述，可通过将编程擦除计数值PE_CNT加到种子SEED来生成转换种子SEED_CNV。
图17是示出根据本公开的实施例的图12的半导体存储器装置101的操作方法的流程图。
根据本公开的实施例的图12的半导体存储器装置101的操作方法包括：步骤S410，从存储器控制器接收编程数据，并且接收目标存储块的编程擦除计数值PE_CNT；步骤S430，基于编程擦除计数值PE_CNT转换接收到的编程数据；以及步骤S450，基于转换数据对存储器单元阵列110执行编程操作。同时参照图12和图17，可以看出的是，步骤S410可通过控制逻辑140执行，步骤S430可通过数据转换器160执行，并且步骤S450可通过外围电路执行。此处，外围电路可被配置成包括地址解码器120、读取/写入电路130和电压发生器150。
图18是更详细地示出图17所示的转换编程数据的步骤的实施例的流程图。
参照图18，转换编程数据的步骤S130包括：步骤S510，确定目标存储块的编程擦除计数值是否为偶数；以及步骤S530，当编程擦除计数为偶数时反转接收到的编程数据。同时参照图12、图13和图18，可以看出的是，确定编程擦除计数值是否为偶数的步骤S510可通过控制逻辑140执行。另外，可以看出的是，当编程擦除计数值为偶数时反转接收到的编程数据的步骤S530可通过数据转换器160执行。
在图18中示出了当编程擦除计数值为偶数时反转编程数据的情况。然而，这仅是说明性的。在另一实施例中，显而易见的是，当编程擦除计数值PE_CNT为奇数时，可反转编程数据。
图19是示出图1所示的存储器系统1000的实施例的框图。
参照图19，存储器系统1000包括半导体存储器装置100和控制器1100。半导体存储器装置100可以是参照图1描述的半导体存储器装置。在下文中，将省略重复的描述。可选地，图12所示的半导体存储器装置101可包括在半导体存储器装置100的替代物中。
控制器1100联接到主机Host和半导体存储器装置100。控制器1100对应于存储器控制器200。控制器1100被配置成响应于来自主机Host的请求来访问半导体存储器装置100。例如，控制器1100被配置成控制半导体存储器装置100的读取操作、写入操作、擦除操作和后台操作。控制器1100被配置成提供半导体存储器装置100与主机Host之间的接口连接。控制器1100被配置成驱动用于控制半导体存储器装置100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和错误校正块1150。RAM 1110被用作处理单元1120的操作存储器、半导体存储器装置100和主机Host之间的高速缓冲存储器以及半导体存储器装置100和主机Host之间的缓冲存储器中的至少一个。处理单元1120控制控制器1100的全部操作。此外，控制器1100可在写入操作中任意存储从主机Host提供的编程数据。
主机接口1130包括用于在主机Host和控制器1100之间交换数据的协议。在示例性实施例中，控制器1100被配置成通过诸如以下的各种接口协议中的至少一个与主机Host通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动(IDE)协议以及私有协议。
存储器接口1140与半导体存储器装置100接口连接。例如，存储器接口1140可包括NAND接口或NOR接口。
错误校正块1150被配置成通过使用错误校正码(ECC)来检测并校正从半导体存储器装置100接收到的数据的错误。处理单元1120可基于错误校正块1150的错误检测结果来控制半导体存储器装置100以调节读取电压，并且执行重新读取。在示例性实施例中，错误校正块1150可被提供作为控制器1100的组件。
控制器1100和半导体存储器装置100可被集成在一个半导体装置中。在示例性实施例中，控制器1100和半导体存储器装置100可被集成到一个半导体装置中以构成存储卡。例如，控制器1100和半导体存储器装置100可被集成到一个半导体装置中以构成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会：PCMCIA)、标准闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
控制器1100和半导体存储器装置100可被集成到一个半导体装置中以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器SSD包括被配置成将数据存储在半导体存储器中的存储装置。在存储器系统1000用作半导体驱动器SSD时，可显著提高联接到存储器系统1000的主机Host的操作速度。
作为示例，存储器系统1000可被提供为诸如以下的电子装置的各种部件中的一种：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板PC、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置或构成计算系统的各种部件之一。
在示例性实施例中，半导体存储器装置100或存储器系统1000可以各种形式封装。例如，半导体存储器装置100或存储器系统1000可以诸如以下的形式进行封装：堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中的管芯、晶片形式的管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。
图20是示出图19所示的存储器系统的应用示例的框图。
参照图20，存储器系统2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分成多个组。
在图20中，示出了多个组通过第一至第k信道CH1至CHk与控制器2200通信。每一个半导体存储器芯片可与参照图1或图12描述的半导体存储器装置100或101一样进行配置和操作。
每一个组被配置成通过一个公共信道与控制器2200通信。控制器2200与参照图19描述的控制器1100类似地进行配置。控制器2200被配置成通过多个信道CH1至CHk控制半导体存储器装置2100的多个存储器芯片。
图21是示出包括参照图20描述的存储器系统的计算系统的框图。
参照图21，计算系统300包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500电联接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或通过中央处理单元3100处理的数据存储在存储器系统2000中。
在图21中，示出了半导体存储器装置2100通过控制器2200联接到系统总线3500。然而，半导体存储器装置2100可直接联接到系统总线3500。在这种情况下，控制器2200的功能可由中央处理单元3100和RAM 3200执行。
在图21中，示出了提供参照图20描述的存储器系统2000。然而，存储系统2000可由参照图19描述的存储器系统1000替代。在示例性实施例中，计算系统3000可被配置成包括参照图19和图20描述的存储器系统1000和2000两者。
根据本公开，可以提供性能提高的控制器、半导体存储器装置以及具有它们的存储器系统。
本文已经公开了示例性实施例，尽管使用了特定的术语，但是这些术语仅以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的实质和范围的情况下，可进行形式和细节上的各种改变。

Claims (23)

1.一种控制器，所述控制器用于控制包括多个存储块的半导体存储器装置的操作，所述控制器包括随机数发生器，
其中所述随机数发生器基于目标存储块的块地址和所述目标存储块的编程擦除计数值生成随机数据。
2.根据权利要求1所述的控制器，其中所述随机数发生器包括：
第一随机化电路，其被配置成从主机接收原始数据，接收对应于所述块地址的随机化种子，并生成临时数据；以及
第二随机化电路，其被配置成接收所述临时数据和所述编程擦除计数值，并生成所述随机数据。
3.根据权利要求2所述的控制器，其中所述第一随机化电路通过对所述随机化种子和所述原始数据执行操作来生成所述临时数据。
4.根据权利要求2所述的控制器，其中所述第二随机化电路基于所述编程擦除计数值来反转所述临时数据，并且将反转结果作为所述随机数据输出。
5.根据权利要求4所述的控制器，其中所述第二随机化电路包括：
反相器，其被配置成反转所述临时数据，并将反转结果作为反转临时数据输出；以及
多路器，其被配置成接收所述临时数据和所述反转临时数据，并基于所述编程擦除计数值将所述临时数据和所述反转临时数据中的任意一个作为所述随机数据输出。
6.根据权利要求1所述的控制器，其中所述随机数发生器包括：
种子转换电路，其被配置成基于所述编程擦除计数值来转换对应于所述块地址的随机化种子，并且将转换的随机化种子作为转换种子输出；以及
随机化电路，其被配置成从主机接收原始数据，从所述种子转换电路接收所述转换种子，并生成所述随机数据。
7.根据权利要求6所述的控制器，其中所述种子转换电路将所述编程擦除计数值加到所述随机化种子上，并且将相加的结果作为所述转换种子输出。
8.根据权利要求6所述的控制器，其中所述随机化电路对所述转换种子和所述原始数据执行操作，并将操作结果作为所述随机数据输出。
9.一种半导体存储器装置，其包括：
存储器单元阵列，其包括多个存储块，所述存储块具有多个存储器单元，所述存储器单元被编程为具有基于阈值电压而彼此区分的多个编程状态之中的任意一个编程状态；
外围电路，其被配置成对所述多个存储器单元执行包括编程电压施加操作和验证操作的编程操作；
控制逻辑，其被配置成控制所述外围电路的操作；以及
数据转换器，其被配置成基于所述控制逻辑的控制转换从控制器接收到的数据，
其中所述控制逻辑基于将被写入接收到的数据的存储块的编程擦除计数值来确定接收到的数据是否将被转换。
10.根据权利要求9所述的半导体存储器装置，其中所述数据转换器基于所述控制逻辑的确定反转所述接收到的数据，并且将反转数据输出到所述外围电路。
11.根据权利要求10所述的半导体存储器装置，其中所述控制逻辑基于所述编程擦除计数值来生成转换控制信号。
12.根据权利要求11所述的半导体存储器装置，其中所述数据转换器包括：
反相器，其被配置成反转接收到的数据并将反转结果作为反转数据输出；以及
多路器，其被配置成接收所述接收到的数据和所述反转数据，并且基于所述转换控制信号将所述接收到的数据和所述反转数据中的任意一个输出到所述外围电路。
13.一种存储器系统，其包括：
半导体存储器装置，其包括多个存储块；以及
控制器，其被配置成控制所述半导体存储器装置的操作，
其中基于目标存储块的块地址和所述目标存储块的编程擦除计数值转换来自主机的原始数据，并且将转换数据写入所述目标存储块中。
14.根据权利要求13所述的存储器系统，其中所述控制器包括随机数发生器，所述随机数发生器被配置成基于所述块地址和所述编程擦除计数值生成随机数据。
15.根据权利要求14所述的存储器系统，其中所述半导体存储器装置将所述随机数据写入所述目标存储块中。
16.根据权利要求14所述的存储器系统，其中所述随机数发生器：
通过对随机化种子和所述原始数据执行操作来生成临时数据；并且
基于所述编程擦除计数值来反转所述临时数据，并且将反转结果作为所述随机数据输出。
17.根据权利要求14所述的存储器系统，其中所述随机数发生器：
通过基于所述编程擦除计数值转换对应于所述块地址的随机化种子来生成转换种子；并且
对所述转换种子和所述原始数据执行操作，并将操作结果作为所述随机数据输出。
18.根据权利要求13所述的存储器系统，
其中所述控制器基于所述块地址对所述原始数据进行随机化，并且
其中所述半导体存储器装置基于所述编程擦除计数值对所述随机数据进行反转，并将反转数据写入所述目标存储块中。
19.根据权利要求18所述的存储器系统，
其中当所述编程擦除计数值为偶数时，所述半导体存储器装置将所述随机数据写入所述目标存储块中，并且
其中当所述编程擦除计数值为奇数时，所述半导体存储器装置反转所述随机数据，然后将反转数据写入所述目标存储块中。
20.根据权利要求18所述的存储器系统，
其中当所述编程擦除计数值为奇数时，所述半导体存储器装置将所述随机数据写入所述目标存储块中，并且
其中当所述编程擦除计数值为偶数时，所述半导体存储器装置反转所述随机数据，然后将反转数据写入所述目标存储块中。
21.一种存储器系统，其包括：
存储器装置，其包括存储块；以及
控制器，其适于：
使数据随机化；
根据所述存储块的当前状态来转换随机数据；并且
控制所述存储器装置以将转换数据编程到所述存储块中。
22.一种存储器系统，其包括：
存储器装置，其包括存储块；以及
控制器，其适于：
根据所述存储块的当前状态来转换种子数据；
通过使用转换的种子数据来使数据随机化；并且
控制所述存储器装置以将随机数据编程到所述存储块中。
23.一种存储器系统，其包括：
存储器装置，其包括存储块；以及
控制器，其适于向所述存储器装置提供随机数据，
其中所述存储器装置根据所述存储块的当前状态转换所述随机数据，并将转换数据编程到所述存储块中。
CN201810479164.5A 2017-09-22 2018-05-18 控制器、半导体存储器装置及具有它们的存储器系统 Withdrawn CN109542394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0122393 2017-09-22
KR1020170122393A KR20190033791A (ko) 2017-09-22 2017-09-22 컨트롤러, 반도체 메모리 장치 및 이들을 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
CN109542394A true CN109542394A (zh) 2019-03-29

Family

ID=65807954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810479164.5A Withdrawn CN109542394A (zh) 2017-09-22 2018-05-18 控制器、半导体存储器装置及具有它们的存储器系统

Country Status (3)

Country Link
US (1) US20190096485A1 (zh)
KR (1) KR20190033791A (zh)
CN (1) CN109542394A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220219A (zh) * 2020-01-21 2021-08-06 爱思开海力士有限公司 储存装置、操作控制器和半导体存储器装置的方法
CN115357523A (zh) * 2022-07-08 2022-11-18 镕铭微电子(济南)有限公司 一种随机化方法及数据读写方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294820B2 (en) 2019-06-28 2022-04-05 Micron Technology, Inc. Management of programming mode transitions to accommodate a constant size of data transfer between a host system and a memory sub-system
US10854304B1 (en) * 2019-12-03 2020-12-01 Micron Technology, Inc. Apparatus and methods for seeding operations concurrently with data line set operations
US11494254B2 (en) * 2019-12-20 2022-11-08 Cnex Labs, Inc. Storage system with predictive adjustment mechanism and method of operation thereof
KR20210094696A (ko) * 2020-01-21 2021-07-30 삼성전자주식회사 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
KR20220064096A (ko) * 2020-11-11 2022-05-18 에스케이하이닉스 주식회사 메모리 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737719A (zh) * 2011-04-15 2012-10-17 三星电子株式会社 非易失性存储器器件、其操作方法以及包括其的系统
US20130121090A1 (en) * 2011-11-14 2013-05-16 SK Hynix Inc. Semiconductor memory device, operating method thereof, and data storage apparatus including the same
US20140037086A1 (en) * 2012-07-31 2014-02-06 Changkyu Seol Memory system generating random number and method generating random number
US20140372714A1 (en) * 2011-04-19 2014-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and nonvolatile memory system and random data read method thereof
US20170090764A1 (en) * 2015-09-30 2017-03-30 Seagate Technology Llc Data randomization using memory block access counts

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154918B2 (en) * 2008-06-30 2012-04-10 Sandisk Il Ltd. Method for page- and block based scrambling in non-volatile memory
KR20100124087A (ko) * 2009-05-18 2010-11-26 삼성전자주식회사 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
KR101678915B1 (ko) * 2010-12-27 2016-11-23 삼성전자주식회사 플래시 메모리 장치, 그것의 데이터 랜덤화 방법, 및 그것을 포함하는 메모리 시스템
KR101736337B1 (ko) * 2011-02-28 2017-05-30 삼성전자주식회사 비휘발성 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 및 상기 컨트롤러 동작 방법
KR20120107336A (ko) * 2011-03-21 2012-10-02 삼성전자주식회사 메모리 시스템 및 그것의 어드레싱 방법
KR102036348B1 (ko) * 2012-02-27 2019-10-24 삼성전자 주식회사 메모리 컨트롤러 및 이의 동작 방법
US20140115234A1 (en) * 2012-10-24 2014-04-24 Samsung Electronics Co., Ltd. Memory system comprising nonvolatile memory device and related method of operation
KR102069864B1 (ko) * 2012-11-05 2020-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102211220B1 (ko) * 2013-11-12 2021-02-03 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102133542B1 (ko) * 2013-12-03 2020-07-14 에스케이하이닉스 주식회사 랜더마이저 및 디랜더마이저를 포함하는 메모리 시스템
US10372948B2 (en) * 2015-12-15 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Scrambling apparatus and method thereof
US10019314B2 (en) * 2016-04-27 2018-07-10 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
KR20190074890A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737719A (zh) * 2011-04-15 2012-10-17 三星电子株式会社 非易失性存储器器件、其操作方法以及包括其的系统
US20120265928A1 (en) * 2011-04-15 2012-10-18 Kui-Yon Mun Non-volatile memory devices, methods of operating non-volatile memory devices, and systems including the same
US20140372714A1 (en) * 2011-04-19 2014-12-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and nonvolatile memory system and random data read method thereof
US20130121090A1 (en) * 2011-11-14 2013-05-16 SK Hynix Inc. Semiconductor memory device, operating method thereof, and data storage apparatus including the same
US20140037086A1 (en) * 2012-07-31 2014-02-06 Changkyu Seol Memory system generating random number and method generating random number
US20170090764A1 (en) * 2015-09-30 2017-03-30 Seagate Technology Llc Data randomization using memory block access counts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220219A (zh) * 2020-01-21 2021-08-06 爱思开海力士有限公司 储存装置、操作控制器和半导体存储器装置的方法
CN115357523A (zh) * 2022-07-08 2022-11-18 镕铭微电子(济南)有限公司 一种随机化方法及数据读写方法

Also Published As

Publication number Publication date
KR20190033791A (ko) 2019-04-01
US20190096485A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
KR101975406B1 (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
TWI725296B (zh) 記憶體裝置及其操作方法
CN110503997A (zh) 存储器装置及其操作方法
CN109410998A (zh) 存储器装置及其操作方法
TW201640649A (zh) 包含虛擬記憶體單元的半導體記憶體裝置和操作其之方法
CN108694977B (zh) 储存装置及其操作方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN101833996A (zh) 非易失性存储设备及其读取方法
CN101847443A (zh) 非易失性存储器器件和相关的编程方法
CN109949839B (zh) 存储器控制器及存储器控制器的操作方法
CN110321068A (zh) 存储器控制器及操作存储器控制器的方法
CN110119244A (zh) 存储器控制器及其操作方法
CN108091367A (zh) 失败位计数器和具有其的半导体存储器装置
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN109493895A (zh) 半导体存储器装置及其操作方法
CN108877854A (zh) 存储装置及其操作方法
CN110175132A (zh) 存储装置及其操作方法
CN106558331A (zh) 包括三维阵列结构的半导体存储器件和包括其的存储系统
CN110399091A (zh) 存储器控制器、存储器系统及其操作方法
CN110648708A (zh) 半导体存储器装置、其操作方法以及存储器系统
KR20180029432A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN109697995A (zh) 半导体存储器装置及其操作方法
CN107170485A (zh) 半导体存储设备及其操作方法
CN109979513A (zh) 半导体存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190329

WW01 Invention patent application withdrawn after publication