CN110399091A - 存储器控制器、存储器系统及其操作方法 - Google Patents

存储器控制器、存储器系统及其操作方法 Download PDF

Info

Publication number
CN110399091A
CN110399091A CN201811577724.7A CN201811577724A CN110399091A CN 110399091 A CN110399091 A CN 110399091A CN 201811577724 A CN201811577724 A CN 201811577724A CN 110399091 A CN110399091 A CN 110399091A
Authority
CN
China
Prior art keywords
temporal information
data
time
memory
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811577724.7A
Other languages
English (en)
Inventor
崔衡宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110399091A publication Critical patent/CN110399091A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

本发明提供了一种控制存储器装置的操作的存储器控制器，该存储器控制器包括时间信息缓冲器以及处理单元。时间信息缓冲器存储时间信息映射表。处理单元从接收自主机的写入命令中提取时间信息，并且基于提取的时间信息来更新时间信息映射表。

Description

存储器控制器、存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年4月25日提交的申请号为10-2018-0047985的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开总体涉及一种电子装置，并且更特别地，涉及一种存储器控制器及其操作方法。
背景技术
基于半导体的存储器装置(以下简称为存储器装置)可以以二维结构形成，在二维结构中将存储器单元串水平地布置在半导体衬底上。存储器装置可以以三维结构形成，在三维结构中将存储器单元串垂直地布置在半导体衬底上。设计三维存储器装置以克服二维存储器装置的集成度的限制。通常，三维半导体存储器装置可以包括垂直地堆叠在半导体衬底上的多个存储器单元。存储器控制器通常可以控制存储器装置的全部操作。存储器控制器和存储器装置的系统通常被称为存储器系统。
发明内容
本发明的各种实施例提供一种存储器控制器，采用该控制器的存储器系统以及该控制器的操作方法。存储器控制器可以通过将时间信息添加到待存储在存储器装置中的数据来高效地操作存储器装置。
根据本公开的一方面，提供一种用于控制存储器装置的操作的存储器控制器，存储器控制器包括：时间信息缓冲器，被配置成存储时间信息映射表；以及处理单元，被配置成从接收自主机的写入命令中提取时间信息，并且基于所提取的时间信息来更新时间信息映射表。
可以从存储器装置接收时间信息映射表，并且时间信息可以是指示主机生成写入命令的时间的信息。
可以控制存储器装置的编程操作，使得所更新的时间信息被存储在时间信息映射表中。
时间信息映射表可以包括：块识别信息，识别存储数据的至少一个块；以及至少一个时间信息，与至少一个块相对应。
时间信息可以是从与存储在相应块中的数据之中的首先存储的数据相对应的写入命令中提取的时间信息。
时间信息可以是从与存储在相应块中的数据之中的最后存储的数据相对应的写入命令中提取的时间信息。
时间信息映射表可以包括：地址信息，指示存储数据的物理地址；长度信息，指示数据的长度；以及时间信息，从与数据相对应的写入命令中提取时间信息。
时间信息缓冲器可以进一步存储最终时间信息，该最终时间信息是从最新接收的写入命令中提取的时间信息。
处理单元可以基于时间信息映射表来确定待被执行刷新操作的数据。
处理单元可以通过比较最终时间信息与时间信息映射表的时间信息来确定对编程经过时间超过预定阈值时间的数据执行刷新操作。
根据本公开的另一方面，提供一种用于操作存储器控制器的方法，该方法包括：从主机接收写入命令以及与写入命令相对应的写入数据；从写入命令中提取时间信息；以及基于所提取的时间信息来更新时间信息映射表，其中时间信息是指示主机生成写入命令的时间的信息。
方法可以进一步包括控制存储器装置以编程所更新的时间信息映射表。
方法可以进一步包括控制存储器装置以编程与写入命令相对应的写入数据。
更新时间信息映射表可以包括：确定待编程写入数据的物理地址；以及基于与写入数据相对应的时间信息和所确定的物理地址来更新时间信息映射表。
根据本公开的又一方面，提供一种用于操作存储器控制器的方法，该方法包括：基于时间信息映射表来获取与目标数据相对应的时间信息；通过比较最终时间信息以及目标数据的时间信息来计算目标数据的编程经过时间，最终时间信息是从自主机最新接收的写入命令中提取的时间信息；以及基于编程经过时间和预定阈值时间来执行目标数据的刷新操作。
执行刷新操作可以包括：比较编程经过时间与阈值时间；当编程经过时间大于阈值时间时，对目标数据执行刷新操作；以及基于刷新操作来更新时间信息映射表。
更新时间信息映射表可以包括将与所刷新的目标数据相对应的时间信息更新为最终时间信息。
附图说明
现在将在下文中参照附图更全面地描述示例实施例；然而，它们可以不同形式来实现，并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例以使本公开将是彻底且完整的，并且向本领域技术人员充分传达示例实施例的范围。
在附图中，为了清楚说明，可能放大尺寸。此外，将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记自始至终指代相同的元件。
图1是示出可操作地联接至主机的存储器系统的示例的框图。
图2是示出图1中所示的存储器装置的示例性配置的框图。
图3是示出图2中所示的存储器单元阵列的三维实施例的示图。
图4是示出图3中所示的存储器单元阵列中采用的多个相同存储块之中的任意一个存储块的示例性电路图。
图5是示出图3中所示的存储器单元阵列中采用的多个相同存储块之中的任意一个存储块的另一示例性电路图。
图6是示出图3中所示的存储器单元阵列中采用的多个相同存储块之中的任意一个存储块的又一示例性电路图。
图7是示出图1中所示的存储器系统的更详细配置的框图。
图8A是示意性地示出存储器系统的写入操作的示图。
图8B是示意性地示出存储器系统的读取操作的示图。
图9A是示出根据本公开的实施例的在存储器控制器的操作方法中使用的写入命令的示例性结构的示图。
图9B是示出根据本公开的实施例的在存储器控制器的操作方法中使用的写入数据的示例性结构的示图。
图10A是示出根据本公开的实施例的在存储器控制器的操作方法中使用的写入命令的另一示例性结构的示图。
图10B是示出根据本公开的实施例的在存储器控制器的操作方法中使用的写入数据的另一示例性结构的示图。
图11是示出根据本公开的实施例的在存储器控制器的操作方法中使用的写入命令和写入数据的又一示例性结构的示图。
图12A是示出根据本公开的实施例生成的时间信息映射表的示例性结构的示图。
图12B是示出根据本公开的另一实施例生成的时间信息映射表的另一示例性结构的示图。
图13是示出根据本公开的另一实施例的存储器控制器的操作方法的流程图。
图14是示出根据本公开的实施例的存储在存储器装置的存储器单元阵列中的时间信息映射表的示图。
图15A是示出根据本公开的实施例的通过从主机接收写入命令来更新时间信息映射表的进程的框图。
图15B是示出根据本公开的实施例的将写入数据和更新的时间信息映射表存储在存储器装置中的进程的框图。
图16是示出根据本公开的实施例的用于存储时间信息映射表和最终时间信息的时间信息缓冲器的示图。
图17是示出根据本公开的另一实施例的存储器控制器的操作方法的流程图。
图18是示出包括图7中所示的存储器控制器的存储器系统的另一实施例的示图。
图19是示出包括图7中所示的存储器控制器的存储器系统的另一实施例的示图。
图20是示出包括图7中所示的存储器控制器的存储器系统的另一实施例的示图。
图21是示出包括图7中所示的存储器控制器的存储器系统的另一实施例的示图。
具体实施方式
在以下详细描述中，简单地通过说明的方式仅已示出并描述本公开的某些示例性实施例。如本发明领域的普通技术人员将认识到的是，在不脱离本公开的精神或范围的情况下，可以各种不同方式来修改所描述的实施例。因此，附图和描述被认为本质上是说明性的而非限制性的。
在整个说明书中，当元件被称为“连接”或“联接”至另一元件时，它可以直接连接至或联接至另一元件，或者利用插入在其间的一个或多个中间元件间接地连接至或联接至另一元件。另外，当元件被称为“包括”部件时，除非另外特别说明，否则这表示该元件可以进一步包括另一部件，而不是排除另一部件。
在下文中，将参照附图详细描述本公开的示例性实施例。在各种附图中，相同的附图标记用于表示相同的元件。在以下描述中，可以仅描述理解根据示例性实施例的操作所需的特征(和/或功能)，并且可以省略对其它特征(和/或功能)的描述，以免使本发明的各种实施例的公开内容模糊。
图1是示出可操作地联接至主机的存储器系统的示例的框图。
参照图1，存储器系统1000包括可操作地彼此联接的存储器装置100和存储器控制器1100。
存储器装置100可以在存储器控制器1100的控制下操作。更具体地，存储器装置100可以响应于来自存储器控制器1100的写入请求，将数据写入存储器单元阵列中。当从存储器控制器1100接收写入命令、地址以及数据作为写入请求时，存储器装置100将数据写入在由接收到的地址指示的一个或多个存储器单元中。
存储器装置100可以响应于来自存储器控制器1100的读取请求，执行读取操作。例如，当从存储器控制器1100接收读取命令和地址作为读取请求时，存储器装置100读取由接收到的地址指示的一个或多个存储器单元的数据，并将读取的数据输出到存储器控制器1100。
存储器装置100可以是NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。存储器装置100可以三维阵列结构实施。此外，注意的是，本发明不仅可以应用于闪速存储器装置，而且还可以应用于电荷撷取闪存(CTF)，其中在闪速存储器装置中电荷存储层利用浮动栅极(FG)配置，以及在电荷撷取闪存中电荷存储层利用绝缘层配置。
存储器控制器1100将存储器装置100可操作地联接到主机2000。存储器控制器1100被配置成接口连接主机2000和存储器装置100。例如，存储器控制器1100可以在主机2000的控制下将写入请求和/或读取请求传输至存储器装置100。存储器控制器1100还可以将数据传输至存储器装置100或主机2000并且传输来自存储器装置100或主机2000的数据。
图2是示出图1的存储器装置的示例性配置的框图。
参照图2，存储器装置100包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL联接至地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm联接至读取/写入电路130。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元，并且可以被配置为具有垂直沟道结构的非易失性存储器单元。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，包括在存储器单元阵列110中的存储器单元的每一个可以存储至少一位数据。在实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储一位数据的单层单元(SLC)。在另一实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储两位数据的多层单元(MLC)。在又一实施例中，包括在存储器单元阵列110中的多个存储器单元的每一个可以是存储三位数据的三层单元。在再一实施例中，包括在存储器单元阵列110中的存储器单元的每一个可以是存储四位数据的四层单元。在一些实施例中，存储器单元阵列110可以包括每个存储五位或更多位数据的多个存储器单元。
地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150作为驱动存储器单元阵列110的外围电路而操作。地址解码器120通过字线WL联接至存储器单元阵列110。地址解码器120被配置成在控制逻辑140的控制下操作。地址解码器120可以通过设置在存储器装置100中的输入/输出缓冲器(未示出)来接收地址。
地址解码器120被配置成解码接收到的地址中的块地址。地址解码器120根据经解码的块地址来选择至少一个存储块。在读取操作期间的读取电压施加操作中，地址解码器120将由电压发生器150生成的读取电压Vread施加到所选择存储块的所选择字线，并且将通过电压Vpass施加到其它未选择字线。在编程验证操作中，地址解码器120将由电压发生器150生成的验证电压施加到所选择存储块的所选择字线，并将通过电压Vpass施加到其它未选择字线。
地址解码器120被配置成解码接收到的地址中的列地址。地址解码器120可以将经解码的列地址传输至读取/写入电路130。
以页面为单位来执行存储器装置100的读取操作和编程操作。在读取操作和编程操作的请求中接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一个字线。列地址由地址解码器120解码以被提供给读取/写入电路130。
地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
读取/写入电路130包括多个页面缓冲器PB1至PBm。读取/写入电路130可以在存储器单元阵列110的读取操作中作为“读取电路”操作，并且在存储器单元阵列110的写入操作中作为“写入电路”操作。多个页面缓冲器PB1至PBm通过位线BL1至BLm联接至存储器单元阵列110。在读取操作和编程验证操作中，为了感测存储器单元的阈值电压，多个页面缓冲器PB1至PBm在连续地向联接至存储器单元的位线供应感测电流的同时，根据相对应存储器单元的编程状态来感测流动电流量的变化，并且将所感测的变化锁存为感测数据。读取/写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号而操作。
在读取操作期间，读取/写入电路130通过感测存储器单元的数据临时存储读出的数据，然后将数据DATA输出到存储器装置100的输入/输出缓冲器(未示出)。在示例性实施例中，除页面缓冲器(或页面寄存器)之外，读取/写入电路130还可以包括列选择电路等。
控制逻辑140联接至地址解码器120、读取/写入电路130和电压发生器150。控制逻辑140通过存储器装置100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140被配置成响应于控制信号CTRL来控制存储器装置100的全部操作。而且，控制逻辑140输出用于控制多个页面缓冲器P1至PBm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130以执行存储器单元阵列110的读取操作。
在读取操作中，电压发生器150响应于从控制逻辑140输出的控制信号来生成读取电压Vread和通过电压Vpass。为了生成具有各种电压电平的多个电压，电压发生器150可以包括用于接收内部电源电压的多个泵电容器，并且在控制逻辑140的控制下通过选择性地激活多个泵电容器来生成多种电压。
地址解码器120、读取/写入电路130和电压发生器150可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路可以在控制逻辑140的控制下，对存储器单元阵列110执行读取操作、写入操作和擦除操作。
图3是示出图2的存储器单元阵列的实施例的示图。
参照图3，存储器单元阵列110包括多个存储块BLK1至BLKz。每个存储块具有三维结构。每个存储块包括堆叠在衬底上的多个存储器单元。多个存储器单元沿+X方向、+Y方向和+Z方向布置。将参照图4和图5更详细地描述每个存储块的结构。
图4是示出图3的相同存储块BLK1至BLKz之中的任意一个存储块BLKa的电路图。
参照图4，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”型。在存储块BLKa中，m个单元串布置在行方向(即+X方向)。在图4中，示出了在列方向(即+Y方向)上布置两个单元串。但是，这个图示是为了清楚说明；将理解的是，可以在列方向布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱(pillar)。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCp之间。
在实施例中，布置在同一行中的单元串的源极选择晶体管联接至在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接至不同的源极选择线。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管联接至第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接至第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接至一个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分成第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp连续地布置在与+Z方向相反的方向，并且串联地联接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn连续地布置在+Z方向，并且串联地联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极联接至管线PL。
每个单元串的漏极选择晶体管DST联接在相应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接至在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接至第二漏极选择线DSL2。
布置在列方向上的单元串联接至在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21联接至第一位线BL1。第m列上的单元串CS1m和CS2m联接至第m位线BLm。
布置在行方向上的单元串中、联接至相同字线的存储器单元构成一个页面。例如，在第一行上的单元串CS11至CS1m中、联接至第一字线WL1的存储器单元构成一个页面。在第二行上的单元串CS21至CS2m中、联接至第一字线WL1的存储器单元构成另一页面。当选择漏极选择线DSL1和DSL2中的任意一个时，可以选择在一个行方向布置的单元串。当选择字线WL1至WLn中的任意一个时，可以从所选择单元串中选择一个页面。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的偶数编号单元串可以分别联接至偶数位线，且布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可以分别联接至奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置至少一个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCp之间的电场。可选地，可以设置至少一个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，提高了存储块BLKa的操作可靠性。在另一方面，存储块BLKa的大小增加。当虚设存储器单元的数量减少时，存储块BLKa的大小减小。在另一方面，存储块BLKa的操作可靠性可能被劣化。
为了高效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压对施加到与各自的虚设存储器单元联接的虚设字线的电压进行控制，使得虚设存储器单元可以具有所需的阈值电压。
图5是示出图3的存储块BLK1至BLKz之中的任意一个存储块BLKb的电路图。
参照图5，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST，其中该衬底位于存储块BLKb的下方。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管联接至相同的源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管联接至第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管联接至第二源极选择线SSL2。在另一实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接至一个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn串联地联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST联接在相应的位线和存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接至在行方向上延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接至第二漏极选择线DSL2。
因此，除了从每个单元串中排除管道晶体管PT之外，图5的存储块BLKb具有与图4的存储块BLKa的电路类似的电路。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号单元串可以分别联接至偶数位线，并且布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号单元串可以分别联接至奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置至少一个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCp之间的电场。可选地，可以设置至少一个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，提高了存储块BLKb的操作可靠性。在另一方面，存储块BLKb的大小增加。当虚设存储器单元的数量减少时，减小了存储块BLKb的大小。在另一方面，存储块BLKb的操作可靠性可能被劣化。
为了高效地控制至少一个虚设存储器单元，虚设存储器单元可具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制了施加到与各自的虚设存储器单元联接的虚设字线的电压，使得虚设存储器单元可以具有所需的阈值电压。
图6是示出包括在图2的存储器单元阵列中的多个存储块BLK1至BLKz之中的任意一个存储块BLKc的实施例的电路图。
参照图6，存储块BLKc包括多个串CS1至CSm。多个串CS1至CSm可以分别联接至多个位线BL1至BLm。多个串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。
联接至相同字线的存储器单元构成一个页面。当选择漏极选择线DSL时，可以选择单元串CS1至CSm。当选择字线WL1至WLn中的任意一个时，可以选择所选择单元串之中的一个页面。
在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。单元串CS1至CSm之中的偶数编号单元串可以分别联接至偶数位线，并且单元串CS1至CSm之中的奇数编号单元串可以分别联接至奇数位线。
如图3至图5所示，存储器装置100的存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。另外，如图6所示，存储器装置100的存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。
图7是示出图1的存储器系统1000的更详细配置的框图。
参照图7，存储器系统1000包括存储器装置100和存储器控制器1100。存储器控制器1100可操作地联接到主机Host以及存储器装置100。存储器控制器1100被配置成响应于来自主机Host的请求，访问存储器装置100。例如，存储器控制器1100被配置成控制存储器装置100的读取操作、写入操作、擦除操作和后台操作。存储器控制器1100被配置成提供存储器装置100和主机Host之间的接口连接。
存储器装置100可以是参照图2描述的存储器装置100。存储器装置100可以存储时间信息映射表MTP_tINF 200。可以由存储器控制器1100生成或更新时间信息映射表MTP_tINF 200以存储在存储器装置100中。
存储器控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和时间信息缓冲器1150。RAM 1110用作下列中的至少一个：处理单元1120的工作存储器、存储器装置100和主机Host之间的高速缓存存储器以及存储器装置100和主机Host之间的缓冲存储器。处理单元1120控制存储器控制器1100的全部操作。另外，存储器控制器1100可以在写入操作中临时存储从主机Host提供的编程数据。
主机接口1130包括适于在主机Host和存储器控制器1100之间交换数据的协议。在示例性实施例中，存储器控制器1100被配置成通过诸如下列的各种接口协议中的至少一种与主机Host通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议，串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议和私有协议。
存储器接口1140接口连接存储器控制器1100和存储器装置100。例如，存储器接口1140可包括NAND接口或NOR接口。
时间信息缓冲器1150可以存储时间信息映射表MTP_tINF 200。时间信息缓冲器1150可以被配置为SRAM或DRAM。在一些实施例中，时间信息缓冲器1150可以被配置为RAM1110的一部分。同时，时间信息缓冲器1150可以仅在存储器系统1000导通时存储时间信息映射表200。
处理单元1120可以从自主机Host接收的写入命令或写入数据中提取时间信息。同时，处理单元1120可以基于提取的时间信息生成或更新时间信息映射表MTP_tINF。生成或更新的时间信息映射表MTP_tINF可以被存储在时间信息缓冲器1150中。同时，存储器控制器1100可以控制存储器装置100的编程操作，以存储生成或更新的时间信息映射表MTP_tINF。
在根据本公开的实施例的存储器控制器1100中，通过从自主机接收的写入命令或写入数据中提取时间信息来写入和更新时间信息映射表MTP_tINF。时间信息可以是指示主机生成写入命令的时间的信息。存储器控制器1100参考时间信息映射表MTP_tINF，以监控存储在存储器装置100中的数据的编程时间。因此，可以根据数据的编程时间所处于存储器控制器1100的级别来管理数据。
存储器控制器1100和存储器装置100可以被集成到一个半导体装置中。在示例性实施例中，存储器控制器1100和存储器装置100可以被集成到一个半导体装置中以构成存储卡。例如，存储器控制器1100和存储器装置100可以被集成到一个半导体装置中以构成诸如下列的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))，紧凑型闪存卡(CF)，智能媒体卡(SM或SMC)，记忆棒，多媒体卡(MMC，RS-MMC或微型MMC)，SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)。
存储器控制器1100和存储器装置100可以被集成到一个半导体装置中以构成也被称为固态驱动器(SSD)的半导体驱动器。SSD包括被配置成将数据存储到半导体存储器的存储装置。当存储器系统1000被用作SSD时，可以显著提高联接至存储器系统1000的主机Host的操作速度。
在另一示例中，存储器系统1000可以被设置为诸如下列的电子装置的各个部件中的一个：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、移动式游戏机、导航系统、黑盒、数码相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置、构成计算系统的各种部件之一。
在示例性实施例中，存储器装置100或存储器系统1000可以各种形式来封装。例如，存储器装置100或存储器系统1000可以诸如下列的方式来封装：堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSPs)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制方形扁平封装(PMQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。
图8A是示出存储器系统1000的写入操作的示图。
参照图8A，在步骤S110中，主机2000将写入命令WCMD传递到存储器系统1000。当存储器系统1000完全准备好接收写入数据(WDATA)时，在步骤S120中，存储器系统1000将准备传递(RTT)消息传递到主机2000。然后，在步骤S130中，主机2000响应于RTT消息将写入数据WDATA传递到存储器系统1000。在步骤S140中，存储器系统1000对接收到的写入数据WDATA执行写入操作。更具体地，存储器控制器1100可以控制存储器装置100对接收到的写入数据WDATA进行编程。
当写入操作完成时，在步骤S150中，存储器系统1000将响应(RSP)消息传递到主机2000。图8A示出了在写入操作完成之后传递RSP消息。然而，在一些实施例中，可以在写入操作完成之前将RSP消息传递到主机2000。
通过图8A中所示的进程，响应于来自主机2000的请求执行写入操作。
图8B是示出存储器系统1000的读取操作的示图。
参照图8B，在步骤S210中，主机2000将读取命令RCMD传递到存储器系统1000。在步骤S220中，存储器系统1000响应于读取命令RCMD执行读取操作。更具体地，可以通过存储器控制器1100对存储在存储器装置100中的数据执行读取操作。
随后，在步骤S230中，存储器系统1000将读取数据RDATA传递到主机2000。在完全传递读取数据RDATA之后，在步骤S240中，存储器系统1000可以将响应(RSP)消息传递到主机2000。
通过图8B中所示的进程，响应于从主机2000接收的读取请求来执行读取操作。
图9A是示出根据本公开的实施例的在存储器控制器1100的操作方法中使用的写入命令WCMD的示例性结构的示图。图9B是示出根据本公开的实施例的在存储器控制器1100的操作方法中使用的写入数据WDATA的示例性结构的示图。在下文中，将一起参照图9A和图9B对这些进行描述。
参照图9A，在图8A的步骤S110中传递的写入命令WCMD 300包括标头310。标头310可以包括命令标头信息311和时间信息313。主机2000可以通过将与生成写入命令WCMD 300的时间相对应的时间信息313插入到标头310中来生成写入命令WCMD 300。参照图9B，写入数据WDATA 400是与图9A的写入命令WCMD相对应的数据。虽然未在图9B中示出，但是写入数据WDATA 400可以包括用户数据和循环冗余校验(CRC)数据。CRC数据可以是用于检查用户数据中是否已经发生错误的数据。
如图9A和图9B所示，主机2000可以将时间信息313插入到写入命令WCMD 300的标头310中。时间信息313可以是指示生成写入命令WCMD 300的时间的信息。因此，存储器控制器1100可以通过分析接收到的写入命令WCMD 300的标头310来检测生成写入命令WCMD 300的时间。另外，存储器控制器1100可以基于写入命令WCMD 300的时间信息313生成或更新时间信息映射表MTP_tINF。因此，存储器控制器1100可以基于与写入数据WDATA 400相对应的时间信息来更灵活地执行各种操作。
图10A是示出根据本公开的实施例的在存储器控制器1100的操作方法中使用的写入命令WCMD的另一示例性结构的示图。图10B是示出根据本公开的实施例的在存储器控制器1100的操作方法中使用的写入数据WDATA的另一示例性结构的示图。在下文中，将一起参照图10A和图10B对这些进行描述。
参照图10A，在图8A的步骤S110中传递的写入命令WCMD 305包括标头320。标头320可以包括命令标头信息321。参照图10B，写入数据WDATA 401是与图10A的写入命令WCMD相对应的数据。虽然未在图10B中详细示出，但是写入数据WDATA 401可以包括用户数据和CRC数据。CRC数据可以是用于检查用户数据中是否已经发生错误的数据。
写入数据WDATA 401还可以包括时间信息410。主机2000可以将与生成写入命令WCMD 305的时间相对应的时间信息410插入到写入数据401中。
如图10A和图10B所示，主机2000可以将时间信息410插入到写入数据WDATA 401中。时间信息410可以是指示生成写入命令WCMD 305的时间的信息。因此，存储器控制器1100可以通过分析接收到的写入数据WDATA 401来检测生成写入命令WCMD 305的时间。另外，存储器控制器1100可以基于写入数据WDATA401的时间信息410来生成或更新时间信息映射表MTP_tINF。因此，存储器控制器1100可以基于与写入数据相对应的时间信息更灵活地执行各种操作。
稍后将参照图12A和图12B来描述时间信息映射表的配置。
图11是示出根据本公开的实施例的在存储器控制器1100的操作方法中使用的写入命令WCMD和写入数据WDATA的又一示例性结构的示图。
参照图11，写入命令WCMD 330可以包括标头340和写入数据350。在图11的实施例中，写入命令和写入数据不是彼此分开的，而是可以作为一个数据而生成。标头340可以包括命令标头信息341和时间信息343。主机2000可以通过将与生成写入命令WCMD 330的时间相对应的时间信息343插入到标头340中来生成写入命令WCMD 330。同时，写入数据WDATA350可以包括用户数据和CRC数据。CRC数据可以是用于检查用户数据中是否已经发生错误的数据。根据图11所示的实施例，可以看出，写入数据330不是与写入命令330分开传递，而是与写入命令330一起传递。存储器控制器1100可以通过分析接收到的写入命令330的标头340来提取时间信息343。存储器控制器110可以基于提取的时间信息343来生成并更新时间信息映射表MTP_tINF。因此，存储器控制器1100可以基于与写入数据WDATA350相对应的时间信息更灵活地执行各种操作。
图12A是示出根据本公开的实施例生成的时间信息映射表MTP_tINF的示例性结构的示图。
参照图12A，时间信息映射表MTP_tINF包括块ID BLK Id.字段以及时间信息数据tINF_DATA字段。时间信息映射表MTP_tINF的每个条目表示相应存储块的时间信息。在图12A中，与第一至第z存储块BLK1至BLKz相对应的时间信息数据tB1至tBz被存储在时间信息映射表MTP_tINF中。
在图12A中，存储了与存储器装置100的每个存储块相对应的时间信息数据tINF_DATA。例如，参考第一条目，存储了与第一存储块BLK1相对应的时间tB1。这表示与被存储在第一存储块BLK1中的数据相对应的写入命令WCMD的生成时间是由时间tB1指示的时间。
当与一个写入命令相对应的数据被存储在一个块中时，时间信息数据tINF_DATA可以指示生成一个写入命令的时间。
然而，分别与两个或更多个写入命令相对应的数据可以被存储在一个块中。与在一个块中存储的数据中的任意一个相对应的写入命令的生成时间可被存储为时间信息数据tINF_DATA。
在实施例中，与对应于块ID BLK Id.的存储块中存储的多个数据之中的首先存储的数据相对应的写入命令的生成时间可以被存储为时间信息数据tINF_DATA。例如，当假设分别由多个写入命令编程的多个数据被存储在第二存储块BLK2中时，多个写入命令之中的与多个数据之中的首先编程的数据相对应的写入命令的生成时间可以被存储为时间tB2。
在另一实施例中，与对应于块ID BLK Id.的存储块中存储的多个数据之中的最后存储的数据相对应的写入命令的生成时间可以被存储为时间信息数据tINF_DATA。例如，当假设分别由多个写入命令编程的多个数据被存储在第二存储块BLK2中时，多个写入命令之中的与多个数据之中的最后编程的数据相对应的写入命令的生成时间可以被存储为时间tB2。根据图12A的示例中的时间信息映射表，针对每个存储块来管理时间信息。
图12B是示出根据本公开的实施例生成的时间信息映射表的另一示例性结构的示图。
参照图12B，时间信息映射表MTP_tINF包括地址ADDR字段，数据长度D_length字段以及时间信息数据tINF_DATA字段。在图12A中，针对每个存储块来管理时间信息。另一方面，参照图12B，可以针对由地址ADDR和数据长度D_length定义的每个数据来管理时间信息映射表MTP_tINF。在图12B中，地址ADDR可以表示第一物理地址，该第一物理地址指示在存储块中，存储的数据的存储位置。也就是说，时间信息映射表中包括的多个条目分别包括对应于数据的起始地址ADDR、数据长度D_length和时间信息数据tINF_DATA。时间信息映射表MTP_tINF的每个条目表示相应数据的时间信息。如图12B所示，分别对应于第一至第n数据的起始地址ADDR1至ADDRn、数据长度LEN1至LENn以及时间信息数据t1至tn被存储在时间信息映射表中。
注意的是，图12A和图12B仅是说明性的，并且可以在不脱离本发明的范围的情况下配置其它各种类型的时间信息映射表。
图13是示出根据本公开的另一实施例的存储器控制器的操作方法的流程图。
参照图13，首先，在步骤S310中，存储器控制器1100从主机2000接收写入命令WCMD和写入数据WDATA。步骤S310可以包括图8A中所示的步骤S110、步骤S120和步骤S130。
随后，在步骤S320中，存储器控制器1100的处理单元1120从接收到的写入命令WCMD提取时间信息。在步骤S320中提取的时间信息可以是图9A中所示的时间信息313。在另一实施例中，在步骤S320中提取的时间信息可以是图10B中所示的时间信息410。在又一实施例中，在步骤S320中提取的时间信息可以是图11中所示的时间信息343。在任何情况下，时间信息由主机2000生成并且可以是指示主机2000生成写入命令WCMD的时间的信息。
随后，在步骤S330中，处理单元1120可以基于提取的时间信息来更新时间信息映射表MTP_tINF。如上所述，时间信息映射表MTP_tINF可以被存储在图7所示的时间信息缓冲器1150中。更具体地，当存储器系统1000导通时，存储器控制器1100可以读取存储在存储器装置100中的时间信息映射表MPT_tINF 200，并且将时间信息映射表MPT_tINF 200存储在时间信息缓冲器1150中。处理单元1120可以更新存储在时间信息缓冲器1150中的时间信息映射表MPT_tINF 200。可以更新图12A或图12B所示的时间信息映射表。
当图12A中所示的时间信息映射表MTP_tINF被存储在时间信息缓冲器1150中时，处理单元1120可以存储块为单位来更新时间信息映射表MTP_tINF。例如，当在步骤S310中接收的写入数据WDATA被存储在空闲块中，即未存储任何数据的存储块中时，处理单元1120可以生成时间信息映射表MTP_tINF的新条目，并且将存储写入数据WDATA的存储块的块IDBLK id.以及从与写入数据WDATA相对应的写入命令WCMD中提取的时间信息数据tINF_DATA添加到新条目。
例如，当在步骤S310中接收的写入数据WDATA被存储在开放块，即存储了有效数据的存储块中时，处理单元1120可以根据时间信息数据tINF_DATA的特性来更新时间信息映射表MTP_tINF。在示例中，当如上所述，将与首先编程在存储块中的数据相对应的写入命令的生成时间存储为时间信息数据tINF_DATA时，处理单元1120不更新时间信息映射表MTP_tINF。这是因为由于有效数据已经存储在开放块中，所以时间信息数据tINF_DATA没有改变。
在另一示例中，当如上所述，将与最后编程在存储块中的数据相对应的写入命令的生成时间存储为时间信息数据tINF_DATA时，处理单元1120更新时间信息映射表MTP_tINF。这是因为当在有效数据已经存储在开放块中的状态下存储新数据时，由于最后编程的数据被改变，所以相应的时间信息数据tINF_DATA也被改变。
当图12B中所示的时间信息映射表MTP_tINF被存储在时间信息缓冲器1150中时，处理单元1120可以由写入命令WCMD划分的数据为单位来更新时间信息表MTP_tINF。
处理单元1120可以生成时间信息映射表MTP_tINF的新条目，并且添加开始存储写入数据WDATA的物理地址ADDR、写入数据WDATA的数据长度D_length和从相应写入命令WCMD中提取的时间信息数据tINF_DATA。
在步骤S340中，存储器控制器1100可以控制存储器装置100以编程接收到的写入数据WDATA。而且，在步骤S350中，存储器控制器1100可以控制存储器装置100以编程在步骤S330中更新的时间信息映射表MTP_tINF。
每当接收到写入命令WCMD和写入数据WDATA时，可以执行步骤S350。可选地，可以在存储器系统1000被关断之前不久来执行步骤S350。在存储器系统1000被关断之前，将更新的时间信息映射表MTP_tINF保持在时间信息缓冲器1150中。因此，可以在存储器系统1000被关断时执行步骤S350。
根据图13中所示的方法，当接收到写入命令WCMD以及与写入命令WCMD相对应的写入数据WDATA时，存储器控制器1100通过提取包括在写入命令WCMD中的时间信息来更新时间信息映射表MTP_tINF。因此，可以通过存储器控制器1100以表格的形式来管理存储在存储器装置100中的数据的时间信息。因此，存储器控制器1100可以基于时间信息映射表来执行各种操作。
图14是示出存储在存储器装置100的存储器单元阵列110中的时间信息映射表MTP_tINF的示图。
参照图14，存储器单元阵列110可以被划分成用户区域111和保留区域113。用户区域111和保留区域113中的每一个可以包括多个存储块。从主机2000接收的数据可以被存储在用户区域111中。除了从主机2000接收的数据之外，各种数据可以被存储在保留区域113中。例如，内容可寻址存储器(CAM)数据可以被存储在保留区域113中。时间信息映射表MTP_tINF 115可以被存储在保留区域113中。当存储器系统1000被导通时，可以由存储器控制器1100加载时间信息映射表MTP_tINF 115的全部或一部分，以存储在时间信息缓冲器1150中。
图15A是示出当从主机2000接收写入命令时更新时间信息映射表MTP_tINF的进程的框图。在图15A中，为了便于描述，仅示出了存储器控制器1100的处理单元1120和时间信息缓冲器1150，并且省略了其它部件的图示。另外，仅示出了存储器装置100的存储器单元阵列110的用户区域111和保留区域113，并且省略了其它部件的图示。
当存储器系统1000被导通时，存储器控制器1100可以读取存储在保留区域113中的时间信息映射表MTP_tINF 115，并且可以将读取的时间信息映射表MTP_tINF 115存储在时间信息缓冲器1150中。当时间信息映射表MTP_tINF 115未存储在保留区域113中时，存储器控制器1100的处理单元1120可以生成空的时间信息映射表MTP_tINF 115并且将生成的时间信息映射表MTP_tINF 115存储在时间信息缓冲器1150中。
在步骤S310中，主机2000可以将写入命令WCMD和写入数据WDATA传递到存储器控制器1100。主机2000可以将指示生成写入命令WCMD的时间的时间信息插入到写入命令WCMD或写入数据WDATA中，并将写入命令WCMD或写入数据WDATA传递到存储器控制器1100。可以基于主机2000的操作系统中使用的时间来生成时间信息。
在步骤S320中，处理单元1120可以从接收到的写入命令WCMD或接收到的写入数据WDATA提取时间信息。随后，在步骤S330中，处理单元1120可以基于提取的时间信息来更新时间信息缓冲器1150中的时间信息映射表MTP_tINF 115。
图15B是示出将写入数据和更新时间信息映射表MTP_tINF存储在存储器装置110中的进程的框图。
参照图15B，由处理单元1120更新的时间信息映射表MPT_tINF'116被存储在时间信息缓冲器1150中。在步骤S340中，存储器控制器1100可以控制存储器装置100以将接收到的写入数据WDATA编程在存储器单元阵列110的用户区域111中。而且，在步骤S350中，存储器控制器1100可以控制存储器装置100以将更新的时间信息映射表MPT_tINF'116编程在存储器单元阵列110的保留区域113中。
图16是示出用于存储时间信息映射表MTP_tINF和最终时间信息的时间信息缓冲器1150的示图。
如上所述，时间信息缓冲器1150可以存储时间信息映射表MPT_tINF 115。同时，根据图16所示的实施例，时间信息缓冲器1150可以进一步存储最终时间信息LST_tINF 117。
最终时间信息LST_tINF 117可以表示插入到存储器控制器1100从主机2000接收的最新写入命令WCMD中的时间信息。因此，每当存储器控制器1100从主机2000接收到写入命令WCMD时，可以基于包括在接收到的写入命令WCMD中的时间信息来更新最终时间信息LST_tINF 117。
同时，在本说明书中，仅描述了时间信息被插入到待传递到存储器控制器1100的写入命令中。然而，在一些实施例中，时间信息可以被插入到待传递到存储器控制器1100的另一种命令中，诸如读取命令。最终时间信息LST_tINF 117可以指示插入到从主机2000接收的最新命令中的时间信息，而不管命令的类型。因此，每当存储器控制器1100从主机2000接收到命令时，可以基于包括在接收到的命令中的时间信息来更新最终时间信息LST_tINF117。
通常，存储器控制器1100不能自主地检测当前时间，因此可以用最终时间信息LST_tINF 117替换当前时间。可以最接近于当前时间的时间值的含义来使用最终时间信息LST_tINF 117。
在许多实施例中，可以使用最终时间信息LST_tINF 117来近似地确定从由包括在时间信息映射表MTP_tINF 115中的每个时间信息所指示的时间开始经过了多长时间。理想地，可以通过将准确的当前时间与包括在时间信息映射表MTP_tINF 115中的时间信息进行比较，来计算从生成写入命令WCMD的时间开始直到当前时间的时间间隔。然而，如上所述，存储器控制器1100不能自主地检测当前时间，因此，用最终时间信息LST_tINF 117来替换当前时间。可以通过将最终时间信息LST_tINF 117与包括在时间信息映射表MTP_tINF 115中的时间信息进行比较，来计算从生成写入命令WCMD的时间开始至接收到最新写入命令WCMD或另一命令的时间的时间间隔。
例如，假设在图12A的示例中，生成最新接收到的写入命令WCMD的时间是tBz，并且相应数据被存储在第z存储块BLKz中。最终时间信息LST_tINF 117的值可以被存储为tBz。
对于图12A的每个条目，可以基于作为最终时间信息LST_tINF117的值的tBz，来确定从为每个存储块生成写入命令的时间开始至近似当前时间的时间间隔。从生成每个写入命令的时间至由最终时间信息LST_tINF 117指示的时间的时间间隔被定义为编程经过时间(program lapse time)。编程经过时间是通过近似计算从主机2000生成写入命令WCMD的时间开始直到当前时间的时间间隔而获得的值。在图12A的示例中，将数据存储在第一存储块BLK1中的编程经过时间被确定为时间tB1和时间tBz之间的时间间隔。同时，将数据存储在第二存储块BLK2中的编程经过时间被确定为时间tB2和时间tBz之间的时间间隔。
在另一示例中，假设在图12B的示例中，存储与最新接收到的写入命令WCMD相对应的写入数据WDATA的地址是第n地址ADDRn。最终时间信息LST_tINF 117的值可以被存储为tn。
对于图12B的每个条目，可以基于作为最终时间信息LST_tINF117的值的tn，来确定从为每个数据生成写入命令的时间开始至近似当前时间的时间间隔。从生成每个写入命令的时间开始至由最终时间信息LST_tINF 117指示的时间的时间间隔被定义为编程经过时间。编程经过时间是通过近似地计算从主机2000生成写入命令WCMD的时间开始直到现在的时间间隔而获得的值。在图12B的示例中，来自第一地址ADDR1的存储数据的编程经过时间被确定为时间t1和时间tn之间的时间间隔。同时，来自第二地址ADDR2的存储数据的编程经过时间被确定为时间t2和时间tn之间的时间间隔。
当编程经过时间增加时，这可能表示从编程与编程经过时间相对应的数据开始已经经过很长时间。当编程经过时间减少时，这可能表示从编程与编程经过时间相对应的数据开始已经经过较短时间。因此，存储器控制器1100可以高效地执行各种操作。例如，存储器控制器1100可以基于编程经过时间来确定是否将执行数据的刷新操作。稍后将参照图17描述基于编程经过时间来确定是否将执行数据的刷新操作的方法。
图17是示出根据本公开的另一实施例的存储器控制器的操作方法的流程图。
参照图17，首先，在步骤S410中，基于时间信息映射表MTP_tINF获取对数据进行编程的时间信息。在步骤S410中，作为获取时间信息的目标的数据可以被称为目标数据。参照图17以及图12B的实施例，目标数据通过地址来区分，并且可以获取目标数据的时间信息数据tINF_DATA。例如，当与第三地址ADDR3相对应的数据是目标数据时，可以获取t3作为对目标数据进行编程的时间信息。
在步骤S420中，通过将最终时间信息LST_tINF 117与在步骤S410中获取的时间信息进行比较来计算编程经过时间。如上所述，可以计算由最终时间信息LST_tINF 117指示的时间与由在步骤S410中获取的时间信息指示的时间之间的时间间隔作为编程经过时间。
在步骤S430中，将编程经过时间与预定阈值时间进行比较。
当编程经过时间小于或等于阈值时间时，这表示从对数据进行编程的时间开始未经过很长时间，因此，在不执行数据的刷新操作的情况下结束操作。另一方面，当编程经过时间大于或等于阈值时间时，这表示从对数据进行编程的时间开始已经经过很长时间。因此，可能需要数据的刷新操作。因此，通过进行到步骤S440来执行目标数据的刷新操作。数据的刷新操作可表示对已经发生滞留(retention)的数据或者很可能将发生滞留的数据进行重新编程的操作。因此，数据的物理地址可能通过刷新操作而被改变。
另外，通过刷新操作也改变了编程相应数据的时间。因此，在步骤S450中，关于刷新数据的时间信息映射表MTP_tINF被更新。在刷新操作的情况下，不能从主机2000获得时间信息，因此可以将目标数据的时间信息更新为由最终时间信息LST_tINF117指示的时间的方式来更新时间信息映射表MTP_tINF。
例如，在图12B的示例中，当由于刷新操作而更新与第三地址ADDR3相对应的数据时，第三地址ADDR3可以被改变为刷新数据的物理地址，并且相应时间信息数据tINF_DATA的时间可以从时间t3被改变为由最终时间信息LST_tINF 117所指示的时间(例如，tn)。
如上所述，在根据本公开的存储器控制器1100及其操作方法中，可以表格的形式管理关于生成写入命令CMD的时间的时间信息。因此，编程各个数据的时间可以由存储器控制器1100来管理，并且可以以各种方式来使用编程各个数据的时间。这为存储器控制器1100的操作方法提供了更大的灵活性。可以看出，除了图17所示的方法之外，时间信息映射表MTP_tINF也可以用在各种领域中。
图18是示出包括图7所示的存储器控制器的存储器系统的另一实施例的示图。
参照图18，存储器系统30000可被实施为移动电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。
存储器系统30000可以包括存储器装置100和能够控制存储器装置100的操作的存储器控制器1100。存储器控制器1100可以在主机2000的控制下控制存储器装置100的数据存取操作，例如编程操作、擦除操作、读取操作等。图18的存储器控制器1100和存储器装置100可以构成图1或图7中所示的存储器系统1000。
可以在存储器控制器1100的控制下通过显示器3200输出编程在存储器装置100中的数据。
无线电收发器3300可通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转变为可由主机2000处理的信号。因此，主机2000可以处理从无线电收发器3300输出的信号，并将处理的信号传输到存储器控制器1100或显示器3200。存储器控制器1100可将由主机2000处理的信号传输到半导体存储器装置100。而且，无线电收发器3300可以将从主机2000输出的信号转变成无线电信号，并且通过天线ANT将转变后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制主机2000的操作的控制信号或待由主机2000处理的数据的装置，并且可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。主机2000可以控制显示器3200的操作，使得从存储器控制器1100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据能够通过显示器3200输出。
图19是示出包括图7所示的存储器控制器的存储器系统的另一实施例的示图。
参照图19，存储器系统40000可被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储器装置100和能够控制存储器装置100的数据处理操作的存储器控制器1100。图19的存储器控制器1100和存储器装置100可以构成图1或图7中所示的存储器系统1000。
主机2000可以根据通过输入装置4200输入的数据通过显示器4300来输出存储在存储器装置100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
主机2000可以控制存储器系统40000的全部操作，并且控制存储器控制器1100的操作。
图20是示出图7所示的包括存储器控制器的存储器系统的另一实施例的示图。
参照图20，存储器系统50000可被实施为图像处理装置，例如数码相机、具有所附接的数码相机的移动终端、具有所附接的数码相机的智能电话或具有所附接的数码相机的平板PC。
存储器系统50000可以包括存储器装置100和能够控制存储器装置100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1100。图20的存储器控制器1100和存储器装置100可以构成图1或图7中所示的存储器系统1000。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且转换的数字信号可被传输到主机2000或存储器控制器1100。在主机2000的控制下，转换的数字信号可以通过显示器5300输出，或通过存储器控制器1100被存储在存储器装置100中。另外，存储在存储器装置100中的数据可以在主机2000的控制下通过显示器5300输出。
图21是示出图7所示的包括存储器控制器的存储器系统的另一实施例的示图。
参照图21，系统可以包括主机2000以及存储卡70000。
存储卡70000可以利用智能卡来实施。存储卡70000可以包括存储器装置100、存储器控制器1100以及卡接口7100。图21的存储器控制器1100和存储器装置100可以构成图1或图7中所示的存储器系统1000。
存储器控制器1100可以控制存储器装置100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。而且，卡接口7100可根据主机2000的协议来接口连接主机2000和存储器控制器1100之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可指能够支持由主机2000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
根据本公开，可以提供一种通过将时间信息添加到写入数据而可以灵活操作的存储器控制器以及该存储器控制器的操作方法。
本文已经公开了示例实施例，并且虽然使用了特定的术语，但是它们仅以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，对于本领域普通技术人员而言显而易见的是，从提交本申请起，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (17)

1.一种存储器控制器，控制存储器装置的操作，所述存储器控制器包括：
时间信息缓冲器，存储时间信息映射表；以及
处理单元，从自主机接收的写入命令中提取时间信息，并且基于所提取的时间信息来更新所述时间信息映射表。
2.根据权利要求1所述的存储器控制器，
其中从所述存储器装置接收所述时间信息映射表，并且
其中所述时间信息是指示所述主机生成所述写入命令的时间的信息。
3.根据权利要求2所述的存储器控制器，其中控制所述存储器装置的编程操作，使得所更新的时间信息被存储在所述时间信息映射表中。
4.根据权利要求2所述的存储器控制器，其中所述时间信息映射表包括：
块识别信息，识别存储数据的至少一个块；以及
至少一个时间信息，与所述至少一个块相对应。
5.根据权利要求4所述的存储器控制器，其中所述时间信息是从与存储在相应块中的数据之中的首先存储的数据相对应的写入命令中提取的时间信息。
6.根据权利要求4所述的存储器控制器，其中所述时间信息是从与存储在相应块中的数据之中的最后存储的数据相对应的写入命令中提取的时间信息。
7.根据权利要求2所述的存储器控制器，其中所述时间信息映射表包括：
地址信息，指示存储数据的物理地址；
长度信息，指示所述数据的长度；以及
时间信息，从与所述数据相对应的写入命令中提取所述时间信息。
8.根据权利要求2所述的存储器控制器，其中所述时间信息缓冲器还存储最终时间信息，所述最终时间信息是从最新接收的写入命令中提取的时间信息。
9.根据权利要求8所述的存储器控制器，其中所述处理单元基于所述时间信息映射表来确定待被执行刷新操作的数据。
10.根据权利要求9所述的存储器控制器，其中所述处理单元通过比较所述最终时间信息与所述时间信息映射表的时间信息来确定对编程经过时间超过预定阈值时间的数据执行刷新操作。
11.一种操作存储器控制器的方法，所述方法包括：
从主机接收写入命令以及与所述写入命令相对应的写入数据；
从所述写入命令中提取时间信息；以及
基于所提取的时间信息来更新时间信息映射表，
其中所述时间信息是指示所述主机生成所述写入命令的时间的信息。
12.根据权利要求11所述的方法，进一步包括控制所述存储器装置以编程所更新的时间信息映射表。
13.根据权利要求11所述的方法，进一步包括控制所述存储器装置以编程与所述写入命令相对应的写入数据。
14.根据权利要求11所述的方法，其中更新所述时间信息映射表包括：
确定待编程所述写入数据的物理地址；以及
基于与所述写入数据相对应的时间信息和所确定的物理地址来更新所述时间信息映射表。
15.一种操作存储器控制器的方法，所述方法包括：
基于时间信息映射表来获取与目标数据相对应的时间信息；
通过比较最终时间信息与所述目标数据的时间信息来计算所述目标数据的编程经过时间，所述最终时间信息是从自主机最新接收的写入命令中提取的时间信息；以及
基于所述编程经过时间和预定的阈值时间来对所述目标数据执行刷新操作。
16.根据权利要求15所述的方法，其中执行所述刷新操作包括：
比较所述编程经过时间与所述阈值时间；
当所述编程经过时间大于所述阈值时间时，对所述目标数据执行刷新操作；以及
基于所述刷新操作来更新所述时间信息映射表。
17.根据权利要求16所述的方法，其中更新所述时间信息映射表包括将与所刷新的目标数据相对应的时间信息更新为所述最终时间信息。
CN201811577724.7A 2018-04-25 2018-12-20 存储器控制器、存储器系统及其操作方法 Withdrawn CN110399091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180047985A KR20190123990A (ko) 2018-04-25 2018-04-25 메모리 컨트롤러 및 그 동작 방법
KR10-2018-0047985 2018-04-25

Publications (1)

Publication Number Publication Date
CN110399091A true CN110399091A (zh) 2019-11-01

Family

ID=68292567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811577724.7A Withdrawn CN110399091A (zh) 2018-04-25 2018-12-20 存储器控制器、存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US20190332323A1 (zh)
KR (1) KR20190123990A (zh)
CN (1) CN110399091A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759580B (zh) * 2019-01-29 2022-04-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
JP7163217B2 (ja) * 2019-02-26 2022-10-31 キオクシア株式会社 半導体記憶装置
DE102019215292A1 (de) * 2019-10-04 2021-04-08 Robert Bosch Gmbh Datenstruktur, Speichermittel und Vorrichtung
KR20220126024A (ko) 2021-03-08 2022-09-15 삼성전자주식회사 호스트 장치 및 스토리지 장치 사이의 시간 동기화 방법 및 이를 수행하는 시스템
JP2022144291A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670854A (zh) * 2004-03-17 2005-09-21 日立环球储存科技荷兰有限公司 磁盘驱动器和刷新方法
US20060031647A1 (en) * 2004-08-04 2006-02-09 Hitachi, Ltd. Storage system and data processing system
CN103377158A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 易失性存储装置及其操作方法和控制存储系统的方法
CN103970620A (zh) * 2013-01-24 2014-08-06 杭州宏杉科技有限公司 一种准连续性数据复制方法及装置
CN106874211A (zh) * 2015-12-14 2017-06-20 株式会社东芝 存储器系统及非易失性存储器的控制方法
US9830098B1 (en) * 2016-07-11 2017-11-28 Silicon Motion, Inc. Method of wear leveling for data storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670854A (zh) * 2004-03-17 2005-09-21 日立环球储存科技荷兰有限公司 磁盘驱动器和刷新方法
US20060031647A1 (en) * 2004-08-04 2006-02-09 Hitachi, Ltd. Storage system and data processing system
CN103377158A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 易失性存储装置及其操作方法和控制存储系统的方法
CN103970620A (zh) * 2013-01-24 2014-08-06 杭州宏杉科技有限公司 一种准连续性数据复制方法及装置
CN106874211A (zh) * 2015-12-14 2017-06-20 株式会社东芝 存储器系统及非易失性存储器的控制方法
US9830098B1 (en) * 2016-07-11 2017-11-28 Silicon Motion, Inc. Method of wear leveling for data storage device

Also Published As

Publication number Publication date
US20190332323A1 (en) 2019-10-31
KR20190123990A (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
CN110399091A (zh) 存储器控制器、存储器系统及其操作方法
CN109213705A (zh) 存储装置及其操作方法
US20160011779A1 (en) Nonvolatile memory device, memory controller, and operating method of the same
CN110069212A (zh) 存储装置及存储装置的操作方法
CN110083304A (zh) 存储器控制器及其操作方法
CN104951402B (zh) 存储装置及其操作方法和计算系统
CN108986852A (zh) 存储装置及其操作方法
CN102682848B (zh) 存储器装置、存储器卡、固态驱动器、系统及其操作方法
CN110136764A (zh) 非易失性存储器装置及其读取方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN110321068A (zh) 存储器控制器及操作存储器控制器的方法
CN107369470A (zh) 存储设备的编程方法和使用其的存储系统
CN110111832B (zh) 半导体存储器装置及其操作方法
CN110197693B (zh) 半导体存储器装置和与操作半导体存储器装置有关的方法
CN107039082A (zh) 非易失性存储器系统的操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN111752855A (zh) 控制器、包括控制器的存储器系统和操作存储器系统的方法
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
KR20200021821A (ko) 메모리 컨트롤러 및 그 동작 방법
CN110175132A (zh) 存储装置及其操作方法
CN109493895A (zh) 半导体存储器装置及其操作方法
CN107958680A (zh) 存储器装置的边缘字线管理方法及操作存储器装置的方法
CN110648708A (zh) 半导体存储器装置、其操作方法以及存储器系统
CN110175133B (zh) 存储装置及其操作方法
CN109726143A (zh) 存储器控制器的操作方法和储存设备的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20191101

WW01 Invention patent application withdrawn after publication