CN110136764A - 非易失性存储器装置及其读取方法 - Google Patents

非易失性存储器装置及其读取方法 Download PDF

Info

Publication number
CN110136764A
CN110136764A CN201910057925.2A CN201910057925A CN110136764A CN 110136764 A CN110136764 A CN 110136764A CN 201910057925 A CN201910057925 A CN 201910057925A CN 110136764 A CN110136764 A CN 110136764A
Authority
CN
China
Prior art keywords
signal
high priority
level
read
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910057925.2A
Other languages
English (en)
Inventor
申东珍
金志秀
边大锡
李知尚
孔骏镇
吴银珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110136764A publication Critical patent/CN110136764A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种非易失性存储器装置及其读取方法。所述非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存，控制逻辑，被配置为比较响应于高优先级读取信号集而执行的多个读取操作的结果，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集是用于读取高优先级页数据，低优先级读取信号是用于读取低优先级页数据。

Description

非易失性存储器装置及其读取方法
本申请要求于2018年2月9日提交到韩国知识产权局的第10-2018-0016347号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本发明构思涉及一种非易失性存储器装置及其读取方法。
背景技术
半导体存储器装置可被分类为易失性半导体存储器装置或非易失性半导体存储器装置。当电源被切断时，易失性半导体存储器装置可使存储的内容消失。另一方面，当电源被切断时，非易失性半导体存储器装置可保存它的内容。因此，非易失性半导体存储器装置可用于在没有电源的情况下存储要保存的内容。
闪存装置可以是非易失性存储器装置的示例。闪存装置可广泛用作各种信息装置(诸如，计算机、移动电话、智能电话、数码相机、便携式摄像机、录音机、MP3播放器、个人数字助理(PDA)、手持式计算机、游戏机、传真机、扫描仪、打印机等)中的语音和图像数据存储介质。目前，高容量、高速输入/输出和低功耗非易失性存储器装置正被研究，以用于诸如智能电话的移动装置中。
发明内容
根据本发明构思的示例性实施例，一种非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存；控制逻辑，被配置为比较响应于高优先级读取信号集而执行的多个读取操作的结果，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集用于读取高优先级页数据，低优先级读取信号用于读取低优先级页数据。
低优先级读取信号的电平对应于高优先级读取信号的电平。
低优先级读取信号的电平不同于高优先级读取信号的电平。
控制逻辑被配置为：根据高优先级页数据的编程状态和低优先级页数据的编程状态来确定低优先级读取信号的电平。
控制逻辑被配置为：通过将高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向进行比较来确定低优先级读取信号的电平。
当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相反时，控制逻辑被配置为将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向移位，来确定低优先级读取信号的电平。
当低优先级页数据的编程状态高于高优先级页数据的编程状态时，控制逻辑被配置为将高优先级读取信号的电平沿更低编程方向移位，来确定低优先级读取信号的电平。
当低优先级页数据的编程状态低于高优先级页数据的编程状态时，控制逻辑被配置为将高优先级读取信号的电平向更高编程方向移位，来确定低优先级读取信号的电平。
当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相同时，控制逻辑被配置为将高优先级页数据的分布的扩散程度与低优先级页数据的分布的扩散程度进行比较。
当高优先级页数据的分布的扩散程度高于低优先级页数据的分布的扩散程度时，控制逻辑被配置为将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向移位，来确定低优先级读取信号的电平。
当高优先级页数据的分布的扩散程度低于低优先级页数据的分布的扩散程度时，控制逻辑被配置为将高优先级读取信号的电平沿高优先级页数据的分布的扩散方向移位，来确定低优先级读取信号的电平。
控制逻辑被配置为：在高优先级页数据的读取操作之后的低优先级页数据的读取操作期间，改变页缓冲器的锁存时间来改变低优先级读取信号的电平。
控制逻辑被配置为：在低优先级页数据之中的第一低优先级页数据的读取操作期间，改变页缓冲器的锁存时间来改变低优先级读取信号的电平。
控制逻辑被配置为：在第一低优先级页数据的读取操作之后的页数据的读取操作期间，改变提供给连接到页缓冲器的存储器单元的读取电压的电平来改变低优先级读取信号的电平。
根据本发明构思的示例性实施例，一种非易失性存储器装置，包括：页缓冲器，包括锁存器组，锁存器组用于对构成多个位页中的一个位页的多个页数据进行锁存；控制逻辑，用于将响应于多个高优先级读取信号集执行的多个读取操作的结果进行比较来选择多个高优先级读取信号集中的每个高优先级读取信号集中的高优先级读取信号，并用于在高优先级页数据的读取操作之后的低优先级页数据的读取操作期间，根据在多个高优先级读取信号集中的每个高优先级读取信号集中选择的高优先级读取信号的电平来确定低优先级读取信号的电平，其中，所述多个高优先级读取信号集用于读取高优先级页数据。
高优先级页数据包括第一高优先级页数据和第二高优先级页数据，第一高优先级页数据通过使用所述多个高优先级读取信号集之中的第一高优先级读取信号集进行读取来获得，第二高优先级页数据通过在获得第一高优先级页数据之后使用所述多个高优先级读取信号集之中的第二高优先级读取信号集进行读取来获得。
第一高优先级页数据和第二高优先级页数据对应于构成所述一个位页的所述多个页数据之中的用于识别最高编程状态和最低编程状态中的每个的页数据。
当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平相同时，低优先级读取信号具有与第一高优先级读取信号和第二高优先级读取信号相同的电平。
当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且第一高优先级读取信号的电平与第二高优先级读取信号的电平邻近时，低优先级读取信号具有与第一高优先级读取信号或第二高优先级读取信号相同的电平。
低优先级读取信号的电平根据通过第一高优先级读取信号和第二高优先级读取信号计数的存储器单元的数量被确定。
低优先级读取信号的电平根据第一高优先级页数据、第二高优先级页数据和低优先级页数据的位置被确定。
当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且奇数个电平在第一高优先级读取信号的电平与第二高优先级读取信号的电平之间时，低优先级读取信号具有位于所述奇数个电平中的中间电平的电平。
当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且偶数个电平在第一高优先级读取信号的电平与第二高优先级读取信号的电平之间时，低优先级读取信号根据第一高优先级页数据、第二高优先级页数据和低优先级页数据的位置而具有与所述偶数个电平中的一个电平相同的电平。
根据本发明构思的示例性实施例，一种非易失性存储器装置的读取方法，包括：将根据高优先级读取信号集执行的多个读取操作的结果进行比较；从高优先级读取信号集选择与高优先级页数据对应的高优先级读取信号；根据高优先级读取信号的电平，确定用于读取低优先级页数据的低优先级读取信号，其中，低优先级读取信号的电平通过将高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向进行比较来确定。
非易失性存储器装置的读取方法还包括：当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相反时，将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向顺序地移位，以确定低优先级读取信号的电平。
根据本发明构思的示例性实施例，一种非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存；控制逻辑，被配置为执行片上谷搜索(OCVS)读取操作以识别高优先级页数据，并且执行正常读取操作以识别低优先级页数据，其中，通过使用根据高优先级页数据的高优先级读取信号针对正常读取操作来选择低优先级读取信号。
附图说明
通过参照附图详细地描述本发明构思的示例性实施例，本发明构思的以上和其他特征将被更清楚地理解，其中：
图1是根据本发明构思的示例性实施例的非易失性存储器装置的框图；
图2是示出根据本发明构思的示例性实施例的图1的单元阵列和页缓冲器的框图；
图3是根据本发明构思的示例性实施例的图1和图2的页缓冲器的框图；
图4是示出根据本发明构思的示例性实施例的存储器单元的正常读取方法的示图；
图5是根据本发明构思的示例性实施例的非易失性存储器装置的读取方法的流程图；
图6是根据本发明构思的示例性实施例的片上谷搜索(OCVS)读取操作的流程图；
图7是示出根据本发明构思的示例性实施例的通过具有不同电平的读取电压进行的OCVS读取操作的时序图；
图8A是示出根据本发明构思的示例性实施例的通过在不同时间提供的锁存信号进行的OCVS读取操作的时序图；
图8B是示出根据本发明构思的示例性实施例的感测节点的电平在图8A的控制信号的条件下的变化的波形图；
图9是示出将根据图8A和图8B的示例性实施例的OCVS读取操作应用到三级单元TLC的最高位页的示例的时序图；
图10A、图10B和图10C分别是示出根据本发明构思的示例性实施例的使用根据三个读取信号的三个感测节点的锁存结果来选择数据的方法的示图；
图11A、图11B、图11C和图11D分别是示出根据本发明构思的示例性实施例的根据两个读取信号使用两个感测节点的锁存结果来选择数据的方法的示图；
图12是根据本发明构思的示例性实施例的非易失性存储器装置的读取方法的流程图；
图13是示出根据本发明构思的示例性实施例的图12的读取操作的示图；
图14是示出根据本发明构思的示例性实施例的将图13的读取操作应用到三级单元TLC的中心位页的时序图；
图15是示出根据本发明构思的示例性实施例的将图13的读取操作应用到三级单元TLC的中心位页的时序图；
图16是示出根据本发明构思的示例性实施例的图12的读取操作的示图；
图17是示出根据本发明构思的示例性实施例的图12的读取操作的示图；
图18是示出根据本发明构思的示例性实施例的图12的读取操作的示图；
图19是示出应用根据本发明构思的示例性实施例的非易失性存储器系统的固态驱动器(SSD)系统的框图。
具体实施方式
在下文中，将参照附图描述本发明构思的示例性实施例。在附图中，相同的标号可表示相同的元件。
在下文中，NAND型闪存装置可用作用于解释本发明构思的特征和功能的非易失性存储器装置的示例。然而，将理解，本发明构思的示例性实施例可被应用于相变随机存取存储器(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、NOR闪存等。
图1是根据本发明构思的示例性实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置100可包括单元阵列110、地址解码器120、页缓冲器130、输入/输出缓冲器140、控制逻辑150、电压生成器160和单元计数器170。
单元阵列110可经由字线WL或选择线连接到地址解码器120。选择线可包括串选择线SSL和地选择线GSL。单元阵列110可经由位线BL连接到页缓冲器130。单元阵列110可包括多个存储器块BLK0至BLKi，并且存储器块BLK0至BLKi中的每个可包括多个NAND单元串。单元串的每个通道可沿垂直方向或水平方向形成。单元阵列110可包括形成单元串的多个存储器单元。多个存储器单元可通过经由位线BL或字线WL提供的电压而被编程、擦除和读取。编程操作可基于页来执行，擦除操作可基于存储器块(BLK0至BLKi)来执行。存储器块BLK0至BLKi中的每个可包括三维存储器阵列。
地址解码器120可响应于地址ADD来选择单元阵列110的存储器块BLK0至BLKi中的任何一个。地址解码器120可响应于地址ADD来选择所选择的存储器块的多条字线WL中的任何一条。地址解码器120可将与操作模式对应的字线VWL的电压传送到选择的存储器块的字线。字线VWL的电压还可被称为字线电压。在编程操作中，地址解码器120可将编程电压和验证电压传送到选择的字线(例如，选择的WL)，将通过电压传送到未选择的字线(例如，未选择的WL)。在读取操作中，地址解码器120可将选择的读取电压传送到选择的字线(例如，选择的WL)，并将未选择的读取电压传送到未选择的字线(例如，未选择的WL)。
页缓冲器130可作为写驱动器或感测放大器操作。在编程操作中，页缓冲器130可将与将被编程的数据对应的位线电压传送到单元阵列110的位线BL。例如，在读取操作中，页缓冲器130可通过多条位线BL中的一条感测存储在选择的存储器单元中的数据。包括在页缓冲器130中的多个页缓冲器PB1至PBn中的每个可连接到一条或两条位线BL。
多个页缓冲器PB1至PBn中的每个可执行用于感测和存储选择的存储器单元的数据的锁存操作，以执行片上谷搜索(On-Chip Valley Search，OCVS)读取操作。多个页缓冲器PB1至PBn中的每个可在控制逻辑150的控制下执行多个感测操作来识别多个选择的存储器单元中的任何一个的状态。
例如，假设一个物理页由多个位页组成，构成一个位页的多个页数据中的一个页数据可根据存储器单元的一个状态的识别而读出。多个页缓冲器PB1至PBn中的每个可存储通过多个感测操作的感测数据，并且可选择多个存储的数据中的任何一个。多个页缓冲器PB1至PBn中的每个可多次执行感测来识别多个存储器单元中的任何一个的状态，例如，识别多个页数据中的一个页数据。多个页缓冲器PB1至PBn中的每个可在控制逻辑150的控制下从多个感测数据选择或输出最优数据。
输入/输出缓冲器140可将外部提供的数据Data传送到页缓冲器130。输入/输出缓冲器140可将外部提供的命令CMD传送到控制逻辑150，并将外部提供的地址ADD传送到控制逻辑150或地址解码器120。此外，输入/输出缓冲器140可将由页缓冲器130锁存的数据输出到外部。例如，输入/输出缓冲器140可将数据输出到除了非易失性存储器装置100之外的装置。
控制逻辑150可响应于通过输入/输出缓冲器140从外部提供的命令CMD来控制页缓冲器130和地址解码器120。控制逻辑150可控制页缓冲器130和地址解码器120对根据命令CMD选择的存储器单元执行编程操作、读取操作和擦除操作。
具体地，控制逻辑150可在根据本发明构思的示例性实施例的OCVS读取操作中控制页缓冲器130和电压生成器160。控制逻辑150可控制页缓冲器130执行多个感测操作，以识别选择的存储器单元的特定状态。控制逻辑150可控制多个页缓冲器PB1至PBn将与多个感测操作中的每个对应的数据存储在设置在多个页缓冲器PB1至PBn中的每个中的多个锁存器中。控制逻辑150可执行用于从多次感测的数据选择最优数据的处理。针对最优数据选择，控制逻辑150可参考从单元计数器170提供的计数结果nC。例如，控制逻辑150可控制页缓冲器130选择并输出多个感测数据之中的最接近分布谷的读取结果。控制逻辑150可包括用于执行该操作的OCVS电路155。
电压生成器160可在控制逻辑150的控制下生成将被提供给每条字线WL的各种类型的字线电压VWL。电压生成器160还可生成将被提供给体(例如，阱区)的电压。将被提供给每条字线WL的字线电压VWL可包括编程电压、通过电压、选择的读取电压和未选择的读取电压等。
单元计数器170可从页缓冲器130中感测的数据对与特定阈值电压范围对应的存储器单元进行计数。例如，单元计数器170可对感测并存储在多个页缓冲器PB1至PBn中的每个中的数据进行处理，以对具有特定阈值电压范围中的阈值电压的存储器单元的数量进行计数。
根据本发明构思的示例性实施例的非易失性存储器装置100可对选择的存储器单元执行多个感测操作。非易失性存储器装置100可从多个感测数据选择最优数据，并将选择的最优数据输出到外部。根据本发明构思的示例性实施例，非易失性存储器装置可选择通过最优的读取电压感测的数据，使得具有高可靠性的数据可被提供。
图2是示出根据本发明构思的示例性实施例的图1的单元阵列110和页缓冲器130的框图。参照图2，页缓冲器PB1至PBn可分别连接到位线BL1至BLn。位线BL1至BLn可分别连接到单元串CS1至CSn。
包括在单元阵列110中的单元串CS1至CSn可通过串选择晶体管SST分别连接到位线BL1至BLn。多个串选择晶体管SST中的每个的栅极可连接到串选择线SSL。单元串CS1至CSn可经由地选择晶体管GST分别连接到共源线CSL。多个地选择晶体管GST中的每个的栅极可连接到地选择线GSL。例如，单元串CS1至CSn中的每个可包括连接到多条字线WL1至WLn的多个存储器单元MC1至MCn。
页缓冲器PB1可通过位线BL1连接到单元串CS1。页缓冲器PB1可在编程操作期间对位线BL1进行设置或预充电。在读取操作中，页缓冲器PB1可对位线BL1进行预充电，并可感测选择的存储器单元是导通还是截止。页缓冲器PB1可包括用于向位线BL1至BLn提供电源电压的晶体管。页缓冲器PB1可被提供来自控制逻辑150的用于控制晶体管的控制信号S_CNTL。控制信号S_CNTL可包括多个控制信号BLSHF和BLSLT。位线BL1至BLn可通过控制信号BLSHF和BLSLT而被预充电和发展。
图3是根据本发明构思的示例性实施例的图1和图2的页缓冲器的框图。参照图3，连接到位线BL1的页缓冲器PB1可连接到单元串CS1的存储器单元(参见图2)。页缓冲器PB1可包括连接到位线BL1的感测节点SO。页缓冲器PB1可包括分别连接到感测节点SO的多个锁存器LT_1、LT_2、LT_3、……、LT_C。例如，多个晶体管NM4、NM5、NM6、……、NM7被布置在锁存器LT_1、LT_2、LT_3、……、LT_C之间并分别接收信号MON_1、MON_2、MON_3、……、MON_C。
在读取操作中，位线BL1可通过控制逻辑150预充电。例如，当负载信号LOAD和控制信号BLSHF被激活时，位线BL1可被预充电到特定电平VBL。此时，高压晶体管HNM1可通过位线选择信号BLSLT而保持导通。例如，晶体管NM2可连接在高压晶体管HNM1的一端与地之间并接收信号SHLD。
随后，当负载信号LOAD被去激活时，在感测节点SO中充电的电荷可通过由控制信号BLSHF导通的晶体管NM1流向位线BL1。例如，发生感测节点SO的电位的变化的发展操作可被执行。当选择的存储器单元是导通单元时，在感测节点SO中充电的电荷可通过位线BL1和串CS1的通道放电到共源线CSL。在这种情况下，由于从感测节点SO流向位线BL1的电流相对高，所以感测节点SO的电压降的速度可相对快。另一方面，当选择的存储器单元是截止单元时，在感测节点SO中充电的电荷可不通过位线BL1放电到共源线CSL。因此，由于从感测节点SO流向位线BL1的电流相对低，因此，感测节点SO的电压降的速度可相对慢。
多个锁存器LT_1、LT_2、LT_3、……、LT_C可被提供用于感测和存储感测节点SO的发展状态的锁存控制信号LTCH_1、LTCH_2、LTCH_3…Dump。多个锁存器LT_1、LT_2、LT_3、……、LT_C可根据锁存控制信号LTCH_1、LTCH_2、LTCH_3、……、Dump多次感测选择的存储器单元，并可存储多个感测数据。在一个示例中，锁存控制信号LTCH_1、LTCH_2、LTCH_3、……、Dump可被顺序地提供。
根据本发明构思的示例性实施例，例如，多个锁存器LT_1、LT_2、LT_3、……、LT_C可执行用于多次感测并存储多个感测数据的锁存操作，以在OCVS读取操作中读取选择的存储器单元的一个状态，来识别多个页数据之中的一个页数据。在OCVS读取操作中，根据多个读取信号(例如，读取信号集)，具有多个不同电平的读取电压可被提供给选择的存储器单元的字线，或者多个锁存信号可在彼此不同的时间被提供给多个锁存器。根据多个读取信号选择的存储器单元的导通/截止状态可被顺序地存储在多个锁存器LT_1、LT_2、LT_3、……、LT_C中。在这种情况下，读取信号可以是用于确定读取电压的电平或锁存操作的锁存时间的控制信号。例如，读取信号可确定读取电压的电平或锁存操作的锁存时间。如稍后将描述的，锁存时间的改变可具有与改变读取电压的电平对应的效果。在下文中，为了方便起见，可互换地描述读取信号的电平和读取电压的电平。
单元计数器170可使用存储在多个锁存器LT_1、LT_2、LT_3、……、LT_C中的数据来对阈值电压存在于具有彼此不同电平的读取电压之间的存储器单元的数量进行计数。例如，通过第一读取电压感测的数据可被存储在页缓冲器PB1至PBn的每个第一锁存器LT_1中，而通过第二读取电压感测的数据可被存储在页缓冲器PB1至PBn的每个第二锁存器LT_2中。在这种情况下，各个页缓冲器PB1至PBn中的第一锁存器LT_1可被称为第一锁存器组，各个页缓冲器PB1至PBn中的第二锁存器LT_2可被称为第二锁存器组。当在存储在页缓冲器PB1至PBn的第一锁存器LT_1中的位与存储在页缓冲器PB1至PBn的第二锁存器LT_2中的位之间执行异或(XOR)运算时，具有在第一读取电压与第二读取电压之间的阈值电压的存储器单元的数量可被计算。此外，根据本发明构思的示例性实施例，可根据存储在各个锁存器中的位的值使用差分放大器形式的电流比较器来执行具有在第一读取电压与第二读取电压之间的阈值电压的存储器单元的数量的计算和比较。
多个锁存器中的任何一个(例如，锁存器LT_1)可被控制，使得仅感测节点SO的状态被顺序地锁存，并且多个锁存器LT_2、LT_3、……、LT_C中的每个可被控制，使得感测数据从锁存器LT_1复制。此外，多个锁存器中的任何一个(例如，锁存器LT_C)可用于输出多个锁存器中的选择的锁存器的数据。
图4是示出根据本发明构思的示例性实施例的存储器单元的正常读取方法的示图。参照图4，能够每单元存储3比特数据的三级单元TLC的逐页读取方法可作为示例示出。然后，将在存储器单元是三级单元TLC的假设下描述本发明构思的操作。然而，稍后将描述的方法可涉及能够每单元存储4比特数据的四级单元QLC，并且可被应用于能够存储4比特数据或更多数据的多级单元。
三级单元TLC可包括包含多个逻辑页的物理页。例如，多个逻辑页可包括最低有效位(LSB)页、中间位(CSB)页和最高有效位(MSB)页。
为了读取最低有效位(LSB)页，可将读取电压RD1提供给选择的存储器单元的字线。具有低于读取电压RD1的阈值电压的存储器单元可被存储为逻辑“1”，具有高于读取电压RD1的阈值电压的存储器单元可被存储为逻辑“0”。然后，可将读取电压RD5提供给选择的存储器单元的字线。具有低于读取电压RD5的阈值电压的存储器单元可保持在之前存储的逻辑“0”。具有高于读取电压RD5的阈值电压的存储器单元可从之前存储的逻辑“0”切换到逻辑“1”。在该处理完成之后，最低有效位(LSB)页的读取结果可被输出。
为了读取中心位(CSB)页，可首先将读取电压RD2提供给选择的存储器单元的字线。具有低于读取电压RD2的阈值电压的存储器单元可被存储为逻辑“1”，具有高于读取电压RD2的阈值电压的存储器单元可被存储为逻辑“0”。然后，可将读取电压RD4提供给选择的存储器单元的字线。具有低于读取电压RD4的阈值电压的存储器单元可保持在之前存储的逻辑“0”，具有高于读取电压RD4的阈值电压的存储器单元可从之前存储的逻辑“0”切换到逻辑“1”。最后，可将读取电压RD6提供给选择的存储器单元的字线。具有低于读取电压RD6的阈值电压的存储器单元可保持在之前感测的逻辑值，具有高于读取电压RD6的阈值电压的存储器单元可被切换到逻辑“0”。在该处理完成之后，中间位(CSB)页的读取结果可被输出。
为了读取最高有效位(MSB)页，可将读取电压RD3提供给选择的存储器单元的字线。具有低于读取电压RD3的阈值电压的存储器单元可被存储为逻辑“1”，具有高于读取电压RD3的阈值电压的存储器单元可被存储为逻辑“0”。然后，可将读取电压RD7提供给选择的存储器单元的字线。具有低于读取电压RD7的阈值电压的存储器单元可保持在之前存储的逻辑“0”，具有高于读取电压RD7的阈值电压的存储器单元可从之前存储的逻辑“0”切换到逻辑“1”。在该处理完成之后，最高有效位(MSB)页的读取结果可被输出。
在该正常读取操作中，可由于存储器单元的劣化而发生“读取失败”。根据本发明构思的示例性实施例的非易失性存储器装置100可根据外部请求或内部判断来执行OCVS读取操作以提供高可靠性，并可向外部提供其结果。
虽然，在以上描述中，两个或三个读取电压被提供，以读取三级单元TLC的一个位页的页数据，但是根据本发明构思的示例性实施例，四个或更多个读取电压可被提供。
图5是根据本发明构思的示例性实施例的非易失性存储器装置的读取方法的流程图。参照图5，非易失性存储器装置100可根据预定读取操作模式来执行正常读取操作模式或OCVS读取操作模式。
在操作S110中，非易失性存储器装置100可确认与请求的读取操作相关的设置值。换句话说，非易失性存储器装置100可确认预定值。在一个示例中，控制逻辑150可检查请求读取的页是最高有效位(MSB)页、中心位(CSB)页还是最低有效位(LSB)页。此外，控制逻辑150可检查施加读取信号的顺序，以读取选择的页。此外，控制逻辑150可检查当前读取操作模式是正常读取操作模式还是OCVS读取操作模式。在正常读取操作模式下，读取信号可被提供一次以识别存储器单元的一个状态，例如，识别多个页数据的一个页数据。另一方面，在OCVS读取操作模式下，具有彼此不同电平的读取信号可被提供多次，并且用于感测数据的比较操作可被执行以识别一个状态。
在操作S120中，可确定读取操作模式是否是OCVS读取操作模式。当读取操作模式不是OCVS读取操作模式时，在操作S130中，控制逻辑150可控制电压生成器160和页缓冲器130执行提供一次读取信号的正常读取操作。因此，与读取信号对应的读取电压可被提供给选择的存储器单元的字线，并且可在页缓冲器130中感测选择的存储器单元是导通还是截止。然后，在操作S140中，可将感测数据存储在页缓冲器130的锁存器中。当预定读取操作模式是OCVS读取操作模式时，在操作S150中，控制逻辑150可控制电压生成器160和页缓冲器130执行提供多次读取信号的OCVS读取操作。在OCVS读取操作模式下，根据多个读取信号(例如，读取信号集)，具有多个不同电平的读取电压可被提供给选择的存储器单元的字线，或者多个锁存信号可在彼此不同的时间被提供。在操作S160中，控制逻辑150可确定读取操作是否已经完成。当用于所选择的页的存储器单元的读取操作被确定完成时，在操作S170中，可将通过正常读取操作模式或OCVS读取操作模式的读取结果输出到外部。当需要对选择的存储器单元的额外的读取操作时，处理可被返回到操作S120。
图6是根据本发明构思的示例性实施例的OCVS读取操作的流程图。参照图6，示出了在图5的操作S150中示出的OCVS读取操作。
在操作S151中，可设置读取信号。读取信号可包括关于读取计数的信息，并且可包括关于确定多个读取信号之间的间隔的读取信号的电平的信息。读取计数可表示选择的存储器单元的特定状态，例如，针对多个页数据之中的一个页数据的搜索数量。在一个示例中，当选择的存储器单元是三级单元TLC时，读取计数可表示读取信号被提供以识别最低有效位(LSB)页的擦除状态E0和编程状态P1的次数。在另一示例中，读取计数可表示在擦除状态E0与编程状态P1之间的阈值电压间隔中将被施加彼此不同电平的读取电压的次数。可选地，读取计数还可表示虽然同一读取电压被提供给选择的存储器单元，但是在感测节点的不同发展点执行的数据锁存的次数。在这种情况下，读取计数可被设置至少两次。此外，读取信号之间的间隔可表示彼此不同电平的读取电压之间的电压间隔，或者在不同发展时间执行的数据锁存操作之间的时间间隔。
在操作S152中，根据读取信号，可感测选择的存储器单元的数据。例如，选择的存储器单元的数据可根据读取电压被提供的次数和读取电压之间的电压间隔来感测。可选地，选择的存储器单元的数据可根据在不同发展时间执行的数据锁存的次数和数据锁存操作之间的时间间隔来感测。
在操作S153中，可将感测的数据存储在锁存器中。在这种情况下，通过不同读取信号获得的数据可被感测到，并通过彼此不同的锁存器存储。
在操作S154中，可确定当前读取计数是否是预定最终读取计数。换句话说，可确定当前读取电平的计数是否等于最终读取计数。最终读取计数可对应于在操作S151中设置的值。当当前执行的读取操作的读取计数不是最终读取计数时，处理可进行到操作S155。另一方面，当当前执行的读取操作的读取计数对应于最终读取计数时，处理可进行到操作S156。
在操作S155中，可将读取计数加起来，并且可执行操作S152和S153以感测并存储通过将读取信号加起来获得的数据。在操作S156中，可将通过不同的读取信号获得的数据进行比较，以输出读取结果中的任何一个和选择的读取结果。
图7是根据本发明构思的示例性实施例的通过具有不同电平的读取电压进行的OCVS读取操作的时序图。参照图7，提供给字线的读取电压可针对OCVS读取操作而变化。为了解释这一点，将OCVS读取操作被应用于三级单元TLC的最高有效位(MSB)页的情况作为示例进行描述。
针对最高有效位(MSB)页的OCVS读取操作，读取电压RD3_1可首先被施加到选择的存储器单元的字线(例如，WL(SEL))。在针对位线BL和感测节点SO的预充电PRCH以及针对位线BL和感测节点SO的发展完成的时间，第一锁存信号LTCH_1可由页缓冲器PB1至PBn中的每个页缓冲器激活。此时，与读取电压RD3_1对应的数据可被存储在第一锁存器组中。
然后，读取电压RD3_2可被施加到选择的存储器单元的字线(例如，WL(SEL))。读取电压RD3_2可高于读取电压RD3_1，但对应于用于识别与读取电压RD3_1相同的一个状态的电压。在针对位线BL和感测节点SO的预充电PRCH以及针对位线BL和感测节点SO的发展完成的时间，第二锁存信号LTCH_2可由页缓冲器PB1至PBn中的每个页缓冲器激活。此时，与读取电压RD3_2对应的数据可被存储在页缓冲器PB1至PBn的第二锁存器组中。
读取电压RD3_3可被施加到选择的存储器单元的字线(例如，WL(SEL))。读取电压RD3_3可高于读取电压RD3_2，但对应于用于识别与读取电压RD3_1和读取电压RD3_2相同的一个状态的电压。在针对位线BL和感测节点SO的预充电PRCH以及针对位线BL和感测节点SO的发展完成的时间，第三锁存信号LTCH_3可由页缓冲器PB1至PBn中的每个页缓冲器激活。此时，与读取电压RD3_3对应的数据可被存储在第三锁存器组中。当在之后将存储在第一锁存器组至第三锁存器组中的结果进行比较时，锁存器组中的任何一个可被选择。
图8A是示出根据本发明构思的示例性实施例的通过在不同时间提供的锁存信号进行的OCVS读取操作的时序图。参照图3和图8A，将详细描述通过在不同发展时间感测感测节点并存储多个感测数据而执行的OCVS读取操作。
预充电操作可从时间T0至时间T1执行。连接到多个页缓冲器PB1至PBn的位线BL1至BL2和感测节点SO可被充电以进行预充电。例如，当控制信号BLSHF和BLSLT以及负载信号LOAD被激活时，感测节点SO和位线BL可被分别预充电到特定电平。例如，在时间T0与时间T1之间的预充电操作中，0V的信号SHLD可被施加到图3的晶体管NM2，控制信号BLSLT可具有VDD+Vth的电压电平，控制信号BLSHF可具有VDD的电压电平，负载信号LOAD可从VDD的电压电平开始减小。
在时间T1，当负载信号LOAD被去激活到高电平时，P沟道金属氧化物半导体(PMOS)晶体管PM1可截止，并且电流从电源电压VDD到感测节点SO的供应可被切断。结果，感测节点SO的电平可根据流到位线BL的电流的大小或根据存储器单元是导通还是截止来改变。当选择的存储器单元是导通单元时，流到位线BL的电流可相对大。因此，感测节点SO的电平可相对快地降低。在另一方面，当选择的存储器单元是截止单元时，感测节点SO的电平可被保持在基本恒定的电平。
位于分布谷附近的存储器单元是位于导通单元与截止单元之间的边界的存储器单元。因此，这些存储器单元中的导通单元或截止单元的识别可根据发展时间而变化。例如，当发展时间略微减小时，位于分布谷附近的存储器单元可被识别为截止单元。在另一方面，当发展时间略微增大时，位于分布谷附近的存储器单元可被识别为导通单元。例如，当发展时间被提前时，具有与字线上提供的读取电压相似的阈值电压的存储器单元可增大读取电压来提供感测读取电压的效果。另一方面，当发展时间被延迟时，具有读取电压附近的阈值电压的存储器单元可降低读取电压来提供感测读取电压的效果。因此，在不同的发展时间多次感测感测节点SO可具有与通过改变字线电压VWL来对位线BL进行预充电并感测位线BL的相同的效果。
控制信号LTCH_1可在时间T2的基础上提前Δt的时间(例如，T2-Δt)被激活。例如，用于锁存与感测节点SO的状态对应的逻辑值的控制信号LTCH_1可在相同读取电压的状况下被提供给页缓冲器PB1至PBn中的每个的第一锁存器LT_1。在时间T2，用于锁存感测节点SO的状态的控制信号LTCH_2可被提供给页缓冲器PB1至PBn中的每个的第二锁存器LT_2。用于锁存感测节点SO的状态的控制信号LTCH_3可在时间T2的基础上延迟Δt的时间(例如，T2+Δt)被提供给页缓冲器PB1至PBn中的每个的第三锁存器LT_3。
图8B是示出根据本发明构思的示例性实施例的在图8A的控制信号状况下感测节点的电平变化的波形图。参照图8B，可示出根据存储器单元的阈值电压电平的感测节点SO的电平变化以及根据发展时间的锁存结果。时间T0至时间T1可被称为预充电时间段(预充电)，时间T1至时间T2可被称为发展时间段(发展)，时间T2之后的时间段可被称为锁存时间段(锁存)。另一方面，如图8A中所示，负载信号LOAD可在发展时间段中被去激活，并且控制信号BLSHF可在锁存时间段中被去激活。
在预充电时间段(预充电)中，负载信号LOAD和控制信号BLSHF二者可被激活以对位线BL和感测节点SO进行预充电。在预充电时间段(预充电)中，位线电压VBL可被充电到第一电压电平V1。在预充电时间段(预充电)中，感测节点SO可被充电有感测节点电压VSO。
在发展时间段(发展)开始的时间T1，负载信号LOAD可被去激活。在这个时间段中，控制信号BLSHF可保持有效。因此，在感测节点SO中充电的电荷可根据存储器单元的阈值电压状态而被移动到位线BL。
在阈值电压高于读取电压的存储器单元(例如，强截止单元)的情况下，感测节点SO的电平变化可相对小。在发展时间段中强截止单元的感测节点(SO)电位的变化可通过虚线(C0)示出。在阈值电压低于读取电压的存储器单元(例如，强导通单元)的情况下，感测节点SO的电平变化可相对大。在发展时间段中强导通单元的感测节点(SO)电位变化可通过实线(C1)示出。在强截止单元或强导通单元情况下，发展时间的小的变化可不被显著影响。
感测具有位于读取电压附近的阈值电压的存储器单元的感测节点SO的电位的变化可分别通过实线C2、C3和C4示出。实线C2可示出具有略低于读取电压的阈值电压的存储器单元的发展趋势。实线C3可示出具有与读取电压几乎相似的阈值电压的存储器单元的发展趋势。实线C4可示出具有略高于读取电压的阈值电压的存储器单元的发展趋势。
用于锁存存储器单元的感测节点SO的第一锁存信号LTCH_1可通过在时间T2的基础上将锁存时间提前参考时间来提供。当感测节点SO通过第一锁存信号LTCH_1而被锁存时，在强截止单元和强导通单元的情况下，感测节点SO可分别被锁存与截止单元和导通单元对应的逻辑值。与实线C2对应的具有相对低的阈值电压的存储器单元可被锁存与导通单元对应的逻辑值，并且与实线C3和C4对应的存储器单元可被锁存与截止单元对应的逻辑值。
如在第一锁存信号LTCH_1的情况下，当感测节点SO通过第二锁存信号LTCH_2而被锁存时，逻辑“0”和逻辑“1”可分别在强截止单元(对应于C0)的情况下和在强导通单元(对应于C1)的情况下被锁存。具有与实线C2对应的阈值电压的存储器单元可被锁存与导通单元对应的逻辑值。另一方面，在存储器单元对应于实线C3的情况下，陷阱电平V2的感测节点SO电位可通过第二锁存信号LTCH_2而被锁存。例如，逻辑“0”和逻辑“1”可能不清楚。此外，与实线C4对应的存储器单元可被锁存与截止单元对应的逻辑值。
如在第一锁存信号LTCH_1的情况下，当感测节点SO通过第三锁存信号LTCH_3而被锁存时，逻辑“0”和逻辑“1”可分别在强截止单元C0的情况下和在强导通单元C1的情况下被锁存。具有与实线C2和C3对应的阈值电压的存储器单元可被锁存与导通单元对应的逻辑值“1”，并且与实线C4对应的存储器单元可被锁存与截止单元对应的逻辑值“0”。
一种在彼此不同的发展时间锁存感测节点SO的状态以识别存储器单元的任何一种状态的方法已经被描述。根据发展时间，与向字线提供不同电平的读取电压相似的效果可被提供。
图9是示出将根据图8A和图8B的示例性实施例的OCVS读取操作应用于三级单元TLC的最高位页的示例的时序图。参照图9，可通过OCVS方法来执行通过读取电压RD3进行的读取操作和通过读取电压RD7进行的读取操作以读取三级单元TLC的最高有效位(MSB)页。此后，页缓冲器的电压和字线的电压被初始化的读取恢复可被执行。
首先，可针对通过读取电压RD3进行的OCVS读取操作对位线BL和感测节点SO进行预充电。读取电压RD3可被提供给选择的存储器单元的字线。当预充电完成时，可对页缓冲器PB0至PBn-1执行根据存储器单元的状态产生感测节点SO的电位的变化的发展操作(参见图2)。通过在不同发展时间提供的锁存信号LTCH_1、LTCH_2、LTCH_3选择的存储器单元的状态可被顺序地锁存。此时，锁存的数据可被存储在设置在页缓冲器PB1至PBn中的每个页缓冲器中的多个锁存器中。
然后，可针对通过读取电压RD7进行的OCVS读取操作对位线BL和感测节点SO进行预充电。读取电压RD7可被提供给选择的存储器单元的字线。当预充电完成时，可对页缓冲器PB1至PBn执行根据存储器单元的状态产生感测节点SO的电位的变化的发展操作。通过在不同发展时间提供的锁存信号LTCH_1、LTCH_2、LTCH_3选择的存储器单元的状态可被锁存，并且锁存的数据可被存储在设置在页缓冲器PB1至PBn中的每个页缓冲器中的多个锁存器中。
对锁存在页缓冲器PB1至PBn中的每个页缓冲器的多个锁存器中的数据的比较和选择操作可在通过读取电压RD7进行的读取操作的预充电时间段期间执行。例如，存储器单元的数量可通过将通过第一锁存信号LTCH_1锁存的数据与通过第二锁存信号LTCH_2锁存的数据进行比较来计数。存储器单元的数量可通过将通过第二锁存信号LTCH_2锁存的数据与通过第三锁存信号LTCH_3锁存的数据进行比较来计数。计数的单元的数量可被比较以选择通过锁存信号LTCH_1、LTCH_2、LTCH_3中的每个锁存信号锁存的数据集中的任何一个。该处理被示出为图9中的数据固定(Data fix)。
当通过读取电压RD7进行的OCVS读取操作完成时，数据比较和选择操作可与读取恢复一起以流水线的方式执行。在OCVS读取操作之后的读取恢复时间段中，位线BL和感测节点SO可被恢复到原始的电压电平。此时，在读取电压(RD7)条件下通过锁存信号LTCH_1、LTCH_2、LTCH_3中的每个锁存信号锁存的数据集中的任何一个可通过比较操作来选择。最高有效位(MSB)数据可通过对通过读取电压RD3进行的OCVS读取操作结果和通过读取电压RD7进行的OCVS读取操作结果进行处理来确定。
图10A、图10B和图10C分别是示出根据本发明构思的示例性实施例的使用根据三个读取信号的三个感测节点SO的锁存结果来选择数据的方法的示图。图10A示出在通过OCVS读取操作感测的存储器单元的阈值电压位于分布谷的左侧的情况下的数据选择方法。图10B示出在通过OCVS读取操作感测的存储器单元的阈值电压位于分布谷的右侧的情况下的数据选择方法。图10C示出在感测的存储器单元的阈值电压位于分布谷的附近的情况下的数据选择方法。
参照图10A、图10B和图10C，存储在锁存器组中的存储器单元的阈值电压的电平可根据OCVS读取操作来建模，以识别存储器单元的两个状态S1和S2。当在彼此不同的发展时间锁存或者被提供有不同电平的读取电压时，存储器单元的阈值电压位置可被表示为如分布图中所示。例如，在同一读取电压条件下将通过第一锁存信号LTCH_1、第二锁存信号LTCH_2和第三锁存信号LTCH_3中的每个锁存的感测节点SO的状态可被匹配到通过读取电压①②③中的每个感测和存储的数据。与读取电压①②③中的每个对应的锁存结果将被存储在第一锁存器组、第二锁存器组和第三锁存器组中，其中，读取电压①②③中的每个对应于读取信号。例如，第一锁存器组、第二锁存器组和第三锁存器组可分别表示存储通过第一锁存信号LTCH_1、第二锁存信号LTCH_2和第三锁存信号LTCH_3锁存的数据的多个锁存器。
在这种假设下，可通过将锁存在第一锁存器组中的数据与锁存在第二锁存器组中的数据进行比较来对阈值电压位于读取电压①与读取电压②之间的存储器单元进行计数。例如，当锁存在第一锁存器组和第二锁存器组中的每个中的数据通过异或(XOR)运算进行处理时，阈值电压位于读取电压①与读取电压②之间的存储器单元的数量nC1可被计数。类似地，阈值电压位于读取电压②与读取电压③之间的存储器单元的数量nC2也可被计数。该计数操作可在图1中示出的单元计数器170中执行。
当存储器单元的数量nC1和nC2被计数时，控制逻辑150可将第一存储器单元的数量nC1与第二存储器单元的数量nC2之间的差值|nC1-nC2|与第一参考值A进行比较。在另一方面，当差值|nC1-nC2|高于第一参考值A时，可将计数的第一存储器单元的数量nC1与计数的第二存储器单元的数量nC2进行比较。根据第一存储器单元的数量nC1与第二存储器单元的数量nC2之间的比较的结果，可选择存储在第一锁存器组至第三锁存器组中的一个中的数据。在另一方面，当计数的第一存储器单元的数量nC1和计数的第二存储器单元的数量nC2高于第二参考值B时，其可被确定为读取失败，并且读取恢复可被执行。换句话说，在读取失败的情况下，读取恢复操作可被执行。此外，当差值|nC1-nC2|低于第一参考值A时，存储在第二锁存器组中的数据可被选择。在这种情况下，计数的第一存储器单元的数量nC1和第二存储器单元的数量nC2可在不与第二参考值B进行比较的情况下输出。例如，当差值|nC1-nC2|低于第一参考值A时，计数的第一存储器单元的数量nC1和第二存储器单元的数量nC2中的一个可在不与第二参考值B进行比较的情况下输出。在这种情况下，第一参考值A可限定错误排除范围。
参照图10A，当差值|nC1-nC2|高于第一参考值A，低于第二参考值B，并且单元的数量nC1高于单元的数量nC2(nC1>nC2)时，控制逻辑150可选择与读取电压③对应的锁存器组。例如，与分布谷对应的读取结果可被确定为存储在第三锁存器组中的数据。
参照图10B，当差值|nC1-nC2|高于第一参考值A，低于第二参考值B，并且计数的单元的数量nC2高于单元的数量nC1(nC1<nC2)时，控制逻辑150可选择与读取电压①对应的锁存器组。例如，与分布谷对应的读取结果可被确定为存储在第一锁存器组中的数据。
参照图10C，当差值|nC1-nC2|低于第一参考值A时，例如，当计数的单元的数量nC1和计数的单元的数量nC2彼此相同(nC1＝nC2)或者彼此相似时，或者当它们之间的差低于参考值时，控制逻辑150可选择与读取电压②对应的锁存器组。例如，与分布谷对应的读取结果可被确定为存储在第二锁存器组中的数据。
图11A、图11B、图11C和图11D分别是各自示出根据本发明构思的示例性实施例的使用根据两个读取信号的两个感测节点SO的锁存结果来选择数据的方法的示图。由于图11A至图11D与图10A至图10C类似，因此可省略重复的描述，并且可主要描述不同之处。
当存储器单元的数量nC0被计数时，控制逻辑150可将存储器单元的数量nC0与第一参考值A和第二参考值B进行比较。第一参考值A可低于第二参考值B。当存储器单元的数量nC0高于第二参考值B时，其可被确定为读取失败，并且读取恢复可被执行。换句话说，在读取失败的情况下，读取恢复操作可被执行。在另一方面，由于第一参考值A低于第二参考值B，因此第一参考值A可限定错误排除范围。
另一方面，当存储器单元的数量nC0高于第一参考值A并低于第二参考值B时，可将第一存储器单元的数量nC1与第二存储器单元的数量nC2进行比较。根据第一存储器单元的数量nC1与第二存储器单元的数量nC2之间的比较的结果，存储在第一锁存器组和第二锁存器组之一中的数据可被选择。此外，当存储器单元的数量nC0低于第一参考值A时，存储在第一锁存器组和第二锁存器组中的任何一个中的数据可被选择。
参照图11A，当存储器单元的数量nC0高于第一参考值A并低于第二参考值B(例如，nC1<nC2)时，控制逻辑150可选择与读取电压②对应的锁存器组。例如，与分布谷对应的读取结果可被确定为存储在第二锁存器组中的数据。
图11B示出在上述状态S1和S2中的每个状态下对低于或高于特定电平的存储器单元进行计数的方法。图11B示出对包括在在多级单元(MLC)或三级单元TLC中进行OCVS读取操作的特定状态中的存储单元的数量进行计数的方法。
参照图11B，存储器单元的数量nC1可通过从通过读取电压①的读取结果(例如，导通单元的数量)减去分配给两个状态的存储器单元的数量(2/8)来计算。此外，存储器单元的数量nC2可通过从通过读取电压②的读取结果(例如，截止单元的数量)减去分配给四个状态的存储器单元的数量(4/8)来计算。
参照图11C，当存储器单元的数量nC0高于第一参考值A，低于第二参考值B，并且计数的单元的数量nC1高于单元的数量nC2(nC1>nC2)时，控制逻辑150可选择与读取电压①对应的锁存器组。例如，与分布谷对应的读取结果可被确定为存储在第一锁存器组中的数据。
参照图11D，当存储器单元的数量nC0低于第一参考值A时，例如，当单元的数量nC1和单元的数量nC2彼此相等(nC1＝nC2)或彼此相似时，控制逻辑150可任意地选择并输出存储在第一锁存器组或第二锁存器组中的数据。
在上述描述的实施例中，两个或三个读取信号可被提供，但是根据本发明构思的另一示例性实施例，多于四个读取信号可被提供，以读取一个页数据。
此外，当用于提供多个读取信号以识别选择的存储器单元的一个页数据的OCVS读取操作被应用于识别多个页数据时，读取时间可被增加。
这可能在OCVS读取操作被应用于比三级单元TCL等存储更多数据的四级单元QLC等时发生，因为很多时间被用于锁存多个数据。因此，用于比较和选择锁存时间段和锁存的数据的预充电时间段被增加。
图12是根据本发明构思的示例性实施例的非易失性存储器装置的读取方法的流程图。
在操作S1210中，控制逻辑150可提供用于读取构成一个位页的多个页数据中的高优先级页数据的高优先级读取信号集。高优先级页数据可以是这样的页数据：在该页数据中，包括多个高优先级读取信号的高优先级读取信号集被提供，以搜索最优分布谷。根据本发明构思的示例性实施例，高优先级页数据可以是多个，以针对每个高优先级页数据提供不同的高优先级读取信号集。例如，高优先级页数据可对应于用于识别构成一个位页的多个页数据之中的最高编程状态和最低编程状态中的每个的页数据。由于高优先级读取信号集被提供，因此与高优先级页数据对应的读取操作结果可被锁存到多个锁存器组中。在操作S1230中，控制逻辑150可将多个读取操作的结果进行比较，以选择包括在高优先级读取信号集中的多个高优先级读取信号之中的与最优分布谷对应的一个高优先级读取信号。在操作S1250中，控制逻辑150可确定与选择的高优先级读取信号对应的低优先级读取信号。随后，在操作S1270中，控制逻辑150可根据低优先级读取信号来执行低优先级页数据的读取操作。
图13是用于解释根据本发明构思的示例性实施例的图12的读取操作的示图。在这个实施例中，包括三个读取信号的读取信号集可被提供，以读取三级单元TLC的中心位(CSB)页。
控制逻辑150可向多个存储器单元中的选择的存储器单元提供至少一个高优先级读取信号集，并可提供包括在至少一个低优先级读取信号集中的每个中的多个读取信号中的一个，作为低优先级读取信号。
在这个实施例中，包括多个读取电压RD2_1、RD2_2和RD2_3的第一读取信号集可以是高优先级读取信号集，包括多个读取电压RD6_1、RD6_2和RD6_3的第二读取信号集可以是低优先级读取信号集(例如，第二低优先级读取信号集)，并且包括多个读取电压RD4_1、RD4_2和RD4_3的第三读取信号集可以是低优先级读取信号集(例如，第三低优先级读取信号集)。根据本发明构思的示例性实施例，高优先级读取信号集/低优先级读取信号集可被改变。
当包括多个读取电压RD2_1、RD2_2和RD2_3的第一读取信号集被提供时，用于区分页数据之中的编程状态P1和编程状态P2的页数据的读取操作结果可被锁存到多个锁存器组。在第一读取信号集的多个读取电压RD2_1、RD2_2、RD2_3之间的存储器单元的数量可从读取操作的结果来进行计数。
控制逻辑150可将在当前读取电压RD2_1、RD2_2和RD2_3之间的多个存储器单元的计数值进行比较，以选择与最优分布谷对应的读取信号。在这个实施例中，与读取电压RD2_1、RD2_2和RD2_3之中的由实线箭头示出的读取电压RD2_3对应的读取信号可被选择。
控制逻辑150可确定与高优先级读取信号集中的选择的读取信号对应的低优先级读取信号。控制逻辑150可确定第二低优先级读取信号集的读取电压RD6_1、RD6_2和RD6_3之中的与读取电压RD2_3的电平对应的由实线箭头指示的读取电压RD6_3是低优先级读取信号。类似地，控制逻辑150可确定第三低优先级读取信号集的读取电压RD4_1、RD4_2和RD4_3之中的与读取电压RD2_3的电平对应的由实线箭头指示的读取电压RD4_3是低优先级读取信号。
控制逻辑150可根据由高优先级读取信号确定的读取电压RD4_3和读取电压RD6_3来执行低优先级页数据的读取操作。在这种情况下，根据由高优先级读取信号确定的读取电压RD4_3和读取电压RD6_3的读取操作可对应于提供一个读取信号来识别一个操作的正常读取操作。
当与根据读取电压RD2_3的读取操作对应的锁存器组、与根据读取电压RD6_3的读取操作对应的锁存器组以及与根据读取电压RD4_3的读取操作对应的锁存器组被组合时，中心位(CSB)页的最后一个读取数据可被输出。
在以上描述中，低优先级读取信号集被预先提供，并且低优先级读取信号集中的多个读取信号中的一个被描述为低优先级读取信号。然而，与高优先级读取信号对应的低优先级读取信号也可被生成，而不是必须预先提供。
图14是示出根据本发明构思的示例性实施例的将图13的读取操作应用于三级单元TLC的中心位页的时序图。图15是示出根据本发明构思的示例性实施例的将图13的读取操作应用于三级单元TLC的中心位页的时序图。
参照图14，根据读取电压RD2进行的OCVS读取操作以及通过读取电压RD6和读取电压RD4进行的正常读取操作可被执行，以读取三级单元TLC的中心位(CSB)页。此后，页缓冲器130的电压和字线WL的电压被初始化的读取恢复操作可被执行。
首先，对在预充电时间段PRCH中选择的存储器单元的位线BL和感测节点SO进行预充电，以执行根据读取电压RD2的OCVS读取操作。锁存信号LTCH_1、LTCH_2和LTCH_3可在感测节点SO被发展的多个时间被顺序地提供。换句话说，锁存信号LTCH_1、LTCH_2和LTCH_3可在发展时间段中提供。在这种情况下，锁存信号LTCH_2可对应于默认值，并且锁存信号LTCH_1和LTCH_3可对应于这样的信号：在该信号中，锁存信号LTCH_2的锁存时间已被部分地改变以检索最优分布谷。数据可通过锁存信号LTCH_1、LTCH_2和LTCH_3中的每个而被存储在不同的锁存器组中。此时，锁存的数据可被存储在设置在页缓冲器PB1至PBn中的每个页缓冲器中的多个锁存器中。
然后，可针对通过读取电压RD6进行的正常读取操作对位线BL和感测节点SO进行预充电。选择的存储器单元的字线WL可被提供读取电压RD6。当预充电完成时，可在页缓冲器PB1至PBn中执行根据存储器单元的状态产生感测节点SO的电位变化的发展操作。
在通过读取电压RD6进行的读取操作的预充电时间段中，可对通过读取电压RD2锁存在页面缓冲器PB1至PBn的锁存器中的数据执行比较和选择操作。例如，存储器单元的数量可通过将通过第一锁存信号LTCH_1锁存的数据和通过第二锁存信号LTCH_2锁存的数据进行比较来计数。存储器单元的数量可通过将通过第二锁存信号LTCH_2锁存的数据与通过第三锁存信号LTCH_3锁存的数据进行比较来计数。计数的单元的数量可被比较，以选择通过锁存信号LTCH_1、LTCH_2和LTCH_3中的每个锁存信号锁存的数据集中的任何一个。该处理可被示出为图14中的数据固定。在这种情况下，在读取电压RD2的条件下，可最终选择通过锁存信号LTCH_3锁存的数据。
与在读取电压RD2的条件下的最终选择的锁存信号LTCH_3对应的锁存信号可在读取电压RD6的条件下被提供。例如，当位线BL和感测节点SO的发展在读取电压RD6的条件下执行时，锁存信号LTCH_3被提供，使得数据可被锁存。另一方面，如上所述，读取信号的电平可通过改变提供给字线WL的读取电压的电平来改变，或者通过改变感测节点SO的锁存点来改变。参照图15，在数据固定时间段中，预充电时间段可被重叠，因此，可能另外需要单独的预充电时段来改变读取电压的电平。因此，在该实施例中，锁存电路的锁存时间可被改变。例如，通过改变锁存点来改变读取信号的电平可以是有用的，而不是通过在高优先级读取信号集被提供的高优先级读取操作之后改变第一低优先级读取操作中的读取电压来改变读取信号的电平。此外，在一个电压生成电路被设置在电压生成器160(图1)中并且不同的电压未被提供给多个存储块BLK0至BLKi(图1)中的每个的情况下，当多个信号的电平不同时，通过改变感测节点SO的锁存时间可适当地改变读取信号的电平。
然后，仍参照图14，可针对通过读取电压RD4进行的正常读取操作对位线BL和感测节点SO进行预充电。选择的存储器单元的字线WL可被提供读取电压RD4。当预充电完成时，可在页缓冲器PB1至PBn中执行根据存储器单元的状态生成感测节点SO的电位变化的发展操作。当发展操作被执行时，与在读取电压RD2的条件下的最终选择的锁存信号LTCH_3对应的锁存信号LTCH_3可在读取电压RD4的条件下被提供，使得数据被锁存。中心位(CSB)数据可通过对通过读取电压RD2的OCVS读取操作结果、通过读取电压RD6的正常读取操作结果以及通过读取电压RD4的正常读取操作结果进行处理来确定。
在图14中，位线BL和感测节点SO可通过读取电压RD4而被预充电，并且数据可通过锁存信号LTCH_3而被锁存。然而，在图15中，位线BL和感测节点SO通过读取电压RD4_3而被预充电，并且数据可通过信号LTCH_2而被锁存。在这种情况下，读取电压RD4_3可对应于通过根据锁存信号LTCH_1的锁存时间与默认锁存信号LTCH_2的锁存时间之间的差部分地改变读取电压RD4而获得的电压。例如，与选择的锁存信号LTCH_2对应的读取电压RD4_3可被提供以读取第二低优先级页数据，而不是以读取电压RD4选择的锁存信号LTCH_3。
根据本发明构思的示例性实施例，读取信号的电平可通过改变读取电压的电平来改变，而不是通过在高优先级读取信号集被提供的高优先级读取操作之后改变第二低优先级读取操作中的锁存时间来改变。这可显著地减少存储器单元的阈值电压的变化，从而实现高分辨率，因此可准确地确定分布谷。
图16是示出根据本发明构思的示例性实施例的图12的读取操作的示图。由于图16的实施例与图13的实施例类似，因此可省略重复的描述，并且可主要描述不同之处。
通常，存储器单元的阈值电压分布中的变化可根据编程状态来改变。在擦除状态E0和低优先级编程状态P1的情况下，分布可被相对扩散到右侧。此外，在更高编程状态P6和P7的情况下，分布可被扩散到左侧。虽然中间编程状态(例如，P2、P3、P4和P5)有些不同，但是分布的扩散或移位可被忽略不计。
根据本发明构思的示例性实施例，依赖于高优先级页数据的编程状态(例如，高优先级读取信号被提供的编程状态)与低优先级页数据的编程状态(例如，低优先级读取信号集被提供的编程状态)之间的关系，低优先级读取信号的电平可被确定。例如，低优先级读取信号的电平可通过将高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向进行比较来确定。
当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相反时，选择的高优先级读取信号的电平可沿与高优先级页数据的分布的扩散方向相反的方向移位。这样，低优先级读取信号的电平被确定。例如，如果假设高优先级读取信号集在低优先级编程状态下被提供，则选择的高优先级读取信号的电平可沿一个方向顺序地移位，以确定中间编程状态和更高编程状态下的读取信号的电平。在这种情况下，该一个方向可以是与更低编程状态下的分布的扩散方向相反的方向(例如，左方向)。同理，如果假设高优先级读取信号集被提供给更高编程状态，则选择的高优先级读取信号的电平可沿一个方向顺序地移位，以确定中间编程状态和低优先级编程状态下的读取信号的电平。在这种情况下，该一个方向可以是与在更高编程状态下的分布的扩散方向相反的方向(例如，右方向)。
当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相同时，低优先级读取信号的电平可通过将高优先级页数据的分布的扩散程度与低优先级页数据的分布的扩散程度进行比较来确定。例如，当高优先级页数据的分布的扩散程度高于低优先级页数据的分布的扩散程度时，选择的高优先级读取信号的电平可沿与高优先级页数据的分布的扩散方向相反的方向移位，以确定低优先级读取信号的电平。同理，当高优先级页数据的分布的扩散程度低于低优先级页数据的分布的扩散程度时，选择的高优先级读取信号的电平可沿高优先级页数据的分布的扩散方向移位，以确定低优先级读取信号的电平。
根据本发明构思的示例性实施例，高优先级读取信号集可在具有最高扩散程度的编程状态下提供，以计算与分布谷对应的最优低优先级读取信号。
在图16中，当在包括多个读取电压RD2_1、RD2_2和RD2_3的第一读取信号集之中选择了与读取电压RD2_3对应的读取信号时，选择的读取电压RD2_3的电平可被移位。然后，读取电压RD4_2可被确定为中间编程状态下的低优先级读取电压，并且读取电压RD6_1可被确定为更高编程状态下的低优先级读取电压。
图17时示出根据本发明构思的示例性实施例的图12的读取操作的示图。由于图17的实施例与图13的实施例相似，因此可省略重复的描述，并且可主要描述不同之处。在这个实施例中，由四个读取信号组成的读取信号集可被提供，以读取三级单元TLC的中心位(CSB)页。
控制逻辑150可向多个存储器单元中的选择的存储器单元提供至少一个高优先级读取信号集，并可提供包括在至少一个低优先级读取信号集中的每个低优先级读取信号集中的多个读取信号中的一个作为低优先级读取信号。
在本实施例中，包括多个读取电压RD2_1、RD2_2、RD2_3和RD2_4的第一读取信号集可以是第一高优先级读取信号集，包括多个读取电压RD6_1、RD6_2、RD6_3和RD6_4的第二读取信号集可以是第二高优先级读取信号集，并且包括多个读取电压RD4_1、RD4_2、RD4_3和RD4_4的第三读取信号集可以是低优先级读取信号集。根据本发明构思的示例性实施例，高优先级读取信号集/低优先级读取信号集可被改变。
当包括多个读取电压RD2_1、RD2_2、RD2_3和RD2_4的第一高优先级读取信号集被提供时，用于区分编程状态P1和P2的页数据的读取操作结果可被锁存到多个锁存器组。第一高优先级读取信号集的多个读取电压RD2_1、RD2_2、RD2_3和RD2_4之间的存储器单元的数量可从读取操作的结果来计数。控制逻辑150可将在读取电压RD2_1、RD2_2、RD2_3和RD2_4之间的存储器单元的计数值进行比较，来选择与最优分布谷对应的读取信号。
当包括多个读取电压RD6_1、RD6_2、RD6_3和RD6_4的第二高优先级读取信号集被提供时，用于区分编程状态P5和P6的页数据的读取操作结果可被锁存到多个锁存器组。第二高优先级读取信号集的多个读取电压RD6_1、RD6_2、RD6_3和RD6_4之间的存储器单元的数量可从读取操作的结果来计数。控制逻辑150可将在读取电压RD6_1、RD6_2、RD6_3和RD6_4之间的存储器单元的计数值进行比较，来选择与最优分布谷对应的读取信号。
控制逻辑150可根据从第一高优先级读取信号集选择的读取信号和从第二高优先级读取信号集选择的读取信号来确定低优先级读取信号。
提供下面的表1来示出根据从第一高优先级读取信号集和第二高优先级读取信号集选择的读取信号来确定低优先级读取信号的方法。
[表1]
参照表1，在从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了相同电平的读取信号的情况(例如，情况1、情况6、情况11和情况16)下，第三读取信号集(第三RD)的多个读取信号之中的具有相同电平的读取信号可被确定为低优先级读取信号。例如，在在第一高优先级读取信号集中选择了读取电压RD2_1并且在第二高优先级读取信号集中选择了读取电压RD6_1的情况(例如，情况1)下，与第三读取信号集(第三RD)中的读取电压RD4_1对应的读取信号可被确定为低优先级读取信号。
此外，在从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同的电平的读取信号的情况(例如，情况2、情况5、情况7、情况10、情况12和情况15)下，根据多个选择的读取信号中的每个选择的读取信号的存储器单元的数量可被计数，以将第三读取信号集(第三RD)的多个读取信号之中的一个读取信号确定为低优先级读取信号。例如，在在第一高优先级读取信号集中选择了读取电压RD2_1并且在第二高优先级读取信号集中选择了读取电压RD6_2的情况(例如，情况2)下，根据读取电压RD2_1的编程状态P2下的存储器单元的数量可与根据读取电压RD6_2的编程状态P6下的存储器单元的数量进行比较，以将具有与具有少量存储器单元的读取电压对应的电平的读取信号确定为低优先级读取信号。另一示例，当在第一高优先级读取信号集中选择了读取电压RD2_1并且在第二高优先级读取信号集中选择了读取电压RD6_2(例如，情况2)时，根据读取电压RD2_1的编程状态P1下的存储器单元的数量可与根据读取电压RD6_2的编程状态P5下的存储器单元的数量进行比较，使得具有与具有少量存储器单元的读取电压对应的电平的读取信号可被确定为低优先级读取信号。
此外，当从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同电平的读取信号，并且在具有彼此不同的电平的选择的读取信号之间存在奇数个读取信号时，第三读取信号集(第三RD)的多个读取信号之中的在奇数个读取信号的中间的读取信号的电平可确定为低优先级读取信号的电平。例如，当在具有彼此不同电平的选择的读取信号之间存在一个读取信号(例如，情况3、情况8、情况9和情况14)时，具有与该一个读取信号对应的电平的读取信号可被确定为低优先级读取信号。
此外，当从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同电平的读取信号，并且在具有彼此不同的电平的选择的读取信号之间存在偶数个读取信号(例如，情况4和情况13)时，根据多个选择的读取信号中的每个选择的读取信号的存储器单元的数量可被计数，以将第三读取信号集(第三RD)的多个读取信号之中的一个读取信号确定为低优先级读取信号。例如，当在第一高优先级读取信号集中选择了读取电压RD2_1并且在第二高优先级读取信号集中选择了读取电压RD6_4(例如，情况4)时，根据读取电压RD2_1的编程状态P2下的存储器单元的数量与根据读取电压RD6_4的编程状态P6下的存储器单元的数量可进行比较，以将具有与具有少量存储器单元的读取电压对应的电平确定为低优先级读取信号的电平。
图18是根据本发明构思的示例性实施例的图12的读取操作的示图。由于图18的实施例与图17的实施例类似，因此可省略重复的描述，并且可主要描述不同之处。在这个实施例中，包括四个读取信号的读取信号集可被提供，以读取四级单元QLC的一个位页。
控制逻辑150可向多个存储器单元中的选择的存储器单元提供至少一个高优先级读取信号集，并可提供包括在至少一个低优先级读取信号集中的每个低优先级读取信号集中的一个读取信号作为低优先级读取信号。
在这个实施例中，包括多个读取电压RD13_1、RD13_2、RD13_3和RD13_4的第一读取信号集可被称为第一高优先级读取信号集，包括多个读取电压RD3_1、RD3_2、RD3_3和RD3_4的第二读取信号集可被称为第二高优先级读取信号集，包括多个读取电压RD7_1、RD7_2、RD7_3和RD7_4的第三读取信号集可被称为第一低优先级读取信号集，包括多个读取电压RD9_1、RD9_2、RD9_3和RD9_4的第四读取信号集可被称为第二低优先级读取信号集。根据本发明构思的示例性实施例，高优先级读取信号集/低优先级读取信号集可被改变。
当包括多个读取电压RD13_1、RD13_2、RD13_3和RD3_4的第一高优先级读取信号集被提供时，页数据之中的用于区分编程状态P12和P13的页数据的读取操作结果可被锁存到多个锁存器组。第一读取信号集的多个读取电压RD13_1、RD13_2、RD13_3和RD13_4之间的存储器单元的数量可从读取操作的结果来计数。控制逻辑150可将在读取电压RD13_1、RD13_2、RD13_3和RD13_4之间的存储器单元的计数值进行比较，来选择与最优分布谷对应的读取信号。
当包括多个读取电压RD3_1、RD3_2、RD3_3和RD3_4的第二读取信号集被提供时，页数据之中的用于区分编程状态P2和P3的页数据的读取操作结果可被锁存到多个锁存器组。第二读取信号集的多个读取电压RD3_1、RD3_2、RD3_3和RD3_4之间的存储器单元的数量可从读取操作的结果来计数。控制逻辑可将在读取电压RD3_1、RD3_2、RD3_3和RD3_4之间的存储器单元的计数值进行比较，来选择与最优分布谷对应的读取信号。
控制逻辑150可根据从第一高优先级读取信号集选择的读取信号和从第二高优先级读取信号集选择的读取信号来确定低优先级读取信号。
提供下面的表2来示出根据从第一高优先级读取信号集和第二高优先级读取信号集选择的读取信号来确定低优先级读取信号的方法。
[表2]
参照表2，在从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了相同电平的读取信号的情况(例如，情况1、情况6、情况11和情况16)下，第三读取信号集(第三RD)和第四读取信号集(第四RD)的多个读取信号中的每个之中的具有相同电平的读取信号可被确定为低优先级读取信号。例如，在在第一高优先级读取信号集中选择了读取电压RD13_1并且在第二高优先级读取信号集中选择了读取电压RD3_1的情况(例如，情况1)下，与第三读取信号集(第三RD)中的读取电压RD7_1对应的读取信号可被确定为低优先级读取信号，并且与第四读取信号集(第四RD)中的读取电压RD9_1对应的读取信号可被确定为低优先级读取信号。
此外，在从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同的电平的读取信号，并且选择的具有彼此不同电平的读取信号彼此临近的情况(例如，情况2、情况5、情况7、情况10、情况12和情况15)下，从第一高优先级读取信号集选择的读取信号的电平可被施加到与第一高优先级读取信号集临近布置的低优先级读取信号集，并且从第二高优先级读取信号集选择的读取信号的电平可被施加到与第二高优先级读取信号集临近布置的低优先级读取信号集。例如，在在第一高优先级读取信号集中选择了读取电压RD13_1并且在第二高优先级读取信号集中选择了读取电压RD3_2的情况(例如，情况2)下，与第三读取信号集(第三RD)中的读取电压RD7_2对应的读取信号可被确定为低优先级读取信号，并且与第四读取信号集(第四RD)中的读取电压RD9_1对应的读取信号可被确定为低优先级读取信号。
此外，当从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同电平的读取信号，并且在选择的具有彼此不同电平的读取信号之间存在奇数个读取信号时，在奇数个读取信号的中间的读取信号的电平可确定为低优先级读取信号的电平。例如，当在具有彼此不同电平的选择的读取信号之间存在一个读取信号(例如，情况3、情况8、情况9和情况14)时，具有与一个读取信号对应的电平的读取信号可被确定为低优先级读取信号。
此外，当从与第一高优先级读取信号集对应的第一读取信号集(第一RD)和与第二高优先级读取信号集对应的第二读取信号集(第二RD)选择了具有彼此不同电平的读取信号，并且在选择的具有彼此不同的电平的读取信号之间存在偶数个读取信号(例如，情况4和情况13)时，接近从第一高优先级读取信号集选择的读取信号的电平的第一电平可被施加到与第一高优先级读取信号集临近布置的低优先级读取信号集，并且接近从第二高优先级读取信号集选择的读取信号的电平的第一电平可被施加到与第二高优先级读取信号集临近布置的低优先级读取信号集。
图19是示出应用根据本发明构思的示例性实施例的非易失性存储器系统的固态驱动器(SSD)系统的框图。参照图19，SSD系统2000可包括主机2100和SSD 2200。SSD 2200可通过信号连接器2001与主机2100交换信号SIG，并且可通过电源连接器2002接收电力PWR。SSD 2200可包括SSD控制器2210、多个非易失性存储器2221至222n、辅助电源装置2230和缓冲器存储器2240。非易失性存储器2221至222n可以是闪存。
SSD控制器2210可响应于从主机2100接收的信号SIG来控制多个闪存2221至222n。
辅助电源装置2230可通过电源连接器2002连接到主机2100。辅助电源装置2230可从主机2100接收电力PWR并进行充电。当电力未从主机2100平稳供应时，辅助电源装置2230可向SSD系统2000提供电力。例如，辅助电源装置2230可被布置在SSD 2200内部或SSD 2200外部。例如，辅助电源装置2230可被布置在主板上，并且可向SSD 2200提供辅助电力。
缓冲器存储器2240可作为SSD 2200的缓冲器存储器操作。例如，缓冲器存储器2240可暂时存储从主机2100接收的数据或从多个闪存2221至222n接收的数据，或者可暂时存储闪存2221至222n的元数据(例如，映射表)。缓冲器存储器2240可包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM、静态RAM(SRAM)等的其他非易失性存储器或者诸如FRAM、ReRAM、自旋转移力矩(STT)-MRAM、PRAM等的非易失性存储器。
根据本发明构思的示例性实施例，多个感测过程可被执行以从一个位页识别特定页数据状态，并且一个感测过程可被执行以识别剩余的页数据的状态来有效减少在读取操作中读取所需的时间。例如，非易失性存储器装置可被配置为多次感测来识别存储器单元的特定状态，并且选择并输出感测的结果之中的最优数据。
虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是对于本领域的技术人员来说将清楚，在不脱离如由所附权利要求限定的本发明构思的范围的情况下，可对其进行修改和改变。

Claims (25)

1.一种非易失性存储器装置，包括：
页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存；
控制逻辑，被配置为将响应于高优先级读取信号集而执行的多个读取操作的结果进行比较，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集用于读取高优先级页数据，低优先级读取信号用于读取低优先级页数据。
2.根据权利要求1所述的非易失性存储器装置，其中，低优先级读取信号的电平对应于高优先级读取信号的电平。
3.根据权利要求1所述的非易失性存储器装置，其中，低优先级读取信号的电平不同于高优先级读取信号的电平。
4.根据权利要求1所述的非易失性存储器装置，其中，控制逻辑还被配置为：根据高优先级页数据的编程状态和低优先级页数据的编程状态来确定低优先级读取信号的电平。
5.根据权利要求1所述的非易失性存储器装置，其中，控制逻辑还被配置为：通过将高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向进行比较来确定低优先级读取信号的电平。
6.根据权利要求5所述的非易失性存储器装置，其中，当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相反时，控制逻辑还被配置为将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向移位，来确定低优先级读取信号的电平。
7.根据权利要求6所述的非易失性存储器装置，其中，当低优先级页数据的编程状态高于高优先级页数据的编程状态时，控制逻辑还被配置为将高优先级读取信号的电平向更低编程方向移位，来确定低优先级读取信号的电平。
8.根据权利要求6所述的非易失性存储器装置，其中，当低优先级页数据的编程状态低于高优先级页数据的编程状态时，控制逻辑还被配置为将高优先级读取信号的电平向更高编程方向移位，来确定低优先级读取信号的电平。
9.根据权利要求5所述的非易失性存储器装置，其中，当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相同时，控制逻辑还被配置为将高优先级页数据的分布的扩散程度与低优先级页数据的分布的扩散程度进行比较，来确定低优先级读取信号的电平。
10.根据权利要求9所述的非易失性存储器装置，其中，当高优先级页数据的分布的扩散程度高于低优先级页数据的分布的扩散程度时，控制逻辑还被配置为将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向移位，来确定低优先级读取信号的电平。
11.根据权利要求9所述的非易失性存储器装置，其中，当高优先级页数据的分布的扩散程度低于低优先级页数据的分布的扩散程度时，控制逻辑还被配置为将高优先级读取信号的电平沿高优先级页数据的分布的扩散方向移位，来确定低优先级读取信号的电平。
12.根据权利要求1所述的非易失性存储器装置，其中，控制逻辑还被配置为：在高优先级页数据的读取操作之后的低优先级页数据的读取操作期间，改变页缓冲器的锁存时间来改变低优先级读取信号的电平。
13.根据权利要求12所述的非易失性存储器装置，其中，控制逻辑还被配置为：在低优先级页数据之中的第一低优先级页数据的读取操作期间，改变页缓冲器的锁存时间来改变低优先级读取信号的电平。
14.根据权利要求13所述的非易失性存储器装置，其中，控制逻辑还被配置为：在第一低优先级页数据的读取操作之后的页数据的读取操作期间，改变提供给连接到页缓冲器的存储器单元的读取电压的电平来改变低优先级读取信号的电平。
15.一种非易失性存储器装置，包括：
页缓冲器，包括锁存器组，锁存器组用于对构成多个位页中的一个位页的多个页数据进行锁存；
控制逻辑，用于将响应于多个高优先级读取信号集执行的多个读取操作的结果进行比较来选择所述多个高优先级读取信号集中的每个高优先级读取信号集中的高优先级读取信号，并用于在高优先级页数据的读取操作之后的低优先级页数据的读取操作期间，根据在所述多个高优先级读取信号集中的每个高优先级读取信号集中选择的高优先级读取信号的电平来确定低优先级读取信号的电平，其中，所述多个高优先级读取信号集用于读取高优先级页数据。
16.根据权利要求15所述的非易失性存储器装置，其中，高优先级页数据包括第一高优先级页数据和第二高优先级页数据，第一高优先级页数据通过使用所述多个高优先级读取信号集之中的第一高优先级读取信号集进行读取来获得，第二高优先级页数据通过在获得第一高优先级页数据之后使用所述多个高优先级读取信号集之中的第二高优先级读取信号集进行读取来获得。
17.根据权利要求16所述的非易失性存储器装置，其中，第一高优先级页数据和第二高优先级页数据对应于构成所述一个位页的所述多个页数据之中的用于识别最高编程状态和最低编程状态中的每个的页数据。
18.根据权利要求16所述的非易失性存储器装置，其中，当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平相同时，低优先级读取信号具有与第一高优先级读取信号和第二高优先级读取信号相同的电平。
19.根据权利要求16所述的非易失性存储器装置，其中，当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且第一高优先级读取信号的电平与第二高优先级读取信号的电平邻近时，低优先级读取信号具有与第一高优先级读取信号或第二高优先级读取信号相同的电平。
20.根据权利要求19所述的非易失性存储器装置，其中，低优先级读取信号的电平根据通过第一高优先级读取信号和第二高优先级读取信号计数的存储器单元的数量被确定。
21.根据权利要求19所述的非易失性存储器装置，其中，低优先级读取信号的电平根据第一高优先级页数据、第二高优先级页数据和低优先级页数据的位置被确定。
22.根据权利要求16所述的非易失性存储器装置，其中，当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且奇数个电平在第一高优先级读取信号的电平与第二高优先级读取信号的电平之间时，低优先级读取信号具有位于所述奇数个电平中的中间电平的电平。
23.根据权利要求16所述的非易失性存储器装置，其中，当从第一高优先级读取信号集选择的第一高优先级读取信号的电平与从第二高优先级读取信号集选择的第二高优先级读取信号的电平不同，并且偶数个电平在第一高优先级读取信号的电平与第二高优先级读取信号的电平之间时，低优先级读取信号根据第一高优先级页数据、第二高优先级页数据和低优先级页数据的位置而具有与所述偶数个电平中的一个电平相同的电平。
24.一种非易失性存储器装置的读取方法，包括：
将根据高优先级读取信号集执行的多个读取操作的结果进行比较，
从高优先级读取信号集选择与高优先级页数据对应的高优先级读取信号；
根据高优先级读取信号的电平，确定用于读取低优先级页数据的低优先级读取信号，
其中，低优先级读取信号的电平通过将高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向进行比较来确定。
25.根据权利要求24所述的非易失性存储器装置的读取方法，还包括：当高优先级页数据的分布的扩散方向与低优先级页数据的分布的扩散方向相反时，将高优先级读取信号的电平沿与高优先级页数据的分布的扩散方向相反的方向顺序地移位，以确定低优先级读取信号的电平。
CN201910057925.2A 2018-02-09 2019-01-22 非易失性存储器装置及其读取方法 Pending CN110136764A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0016347 2018-02-09
KR1020180016347A KR102419895B1 (ko) 2018-02-09 2018-02-09 비휘발성 메모리 장치 및 이의 읽기 방법

Publications (1)

Publication Number Publication Date
CN110136764A true CN110136764A (zh) 2019-08-16

Family

ID=67542344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910057925.2A Pending CN110136764A (zh) 2018-02-09 2019-01-22 非易失性存储器装置及其读取方法

Country Status (3)

Country Link
US (3) US10559362B2 (zh)
KR (1) KR102419895B1 (zh)
CN (1) CN110136764A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
KR102419895B1 (ko) * 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
JP2020047335A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 不揮発性メモリ及びメモリシステム
KR102689978B1 (ko) * 2019-09-03 2024-08-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210116082A (ko) * 2020-03-17 2021-09-27 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
KR20220003705A (ko) 2020-07-02 2022-01-11 삼성전자주식회사 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220056919A (ko) 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220058753A (ko) 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
KR20220060572A (ko) 2020-11-04 2022-05-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220103228A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치
KR102344380B1 (ko) 2021-06-02 2021-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102491652B1 (ko) 2021-09-17 2023-01-27 삼성전자주식회사 산포 타입을 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
KR102491655B1 (ko) * 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
KR20230049223A (ko) 2021-10-06 2023-04-13 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법 및 이를 수행하는 비휘발성 메모리 장치
KR20240012716A (ko) * 2022-07-21 2024-01-30 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
KR100830580B1 (ko) 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR101678888B1 (ko) 2010-08-06 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치의 데이터 판독 방법
KR101727704B1 (ko) 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
WO2013147811A1 (en) 2012-03-29 2013-10-03 Intel Corporation Method and system to obtain state confidence data using multistrobe read of a non-volatile memory
WO2013147797A1 (en) 2012-03-29 2013-10-03 Intel Corporation Method and apparatus for treatment of state confidence data retrieved from a non-volatile memory array
US9064575B2 (en) 2012-08-03 2015-06-23 Micron Technology, Inc. Determining whether a memory cell state is in a valley between adjacent data states
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR102120823B1 (ko) * 2013-08-14 2020-06-09 삼성전자주식회사 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템
KR102130558B1 (ko) * 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
KR102190241B1 (ko) * 2014-07-31 2020-12-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102290974B1 (ko) * 2014-11-07 2021-08-19 삼성전자주식회사 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법
KR20170085286A (ko) * 2016-01-14 2017-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180064088A (ko) * 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
KR102483548B1 (ko) 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치
KR102419895B1 (ko) 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
KR102593085B1 (ko) 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
CN112054115B (zh) 2019-06-05 2024-05-28 联华电子股份有限公司 磁性存储器装置及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Also Published As

Publication number Publication date
US11183251B2 (en) 2021-11-23
KR20190096653A (ko) 2019-08-20
US10559362B2 (en) 2020-02-11
US10916314B2 (en) 2021-02-09
US20210158877A1 (en) 2021-05-27
KR102419895B1 (ko) 2022-07-12
US20190252027A1 (en) 2019-08-15
US20200152276A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
CN110136764A (zh) 非易失性存储器装置及其读取方法
CN106683702A (zh) 非易失性存储器装置及其读方法
CN110021313A (zh) 非易失性存储器件及其读取方法
JP6495550B1 (ja) 階層選択ゲートトランジスタを有するｎａｎｄ構造
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
CN109979511A (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
CN109213705A (zh) 存储装置及其操作方法
US20160180945A1 (en) Efficient scanning of nonvolatile memory blocks
CN110083304A (zh) 存储器控制器及其操作方法
CN110069212A (zh) 存储装置及存储装置的操作方法
CN107403645A (zh) 非易失性存储器器件及其读取和拷回方法
CN107393590A (zh) 非易失性存储设备及其编程方法
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN107578793A (zh) 非易失性存储器系统和非易失性存储器装置的操作方法
CN107154274A (zh) 操作非易失性存储器设备的方法
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN107230499A (zh) 非易失性存储器装置及其编程验证操作的方法
KR102606497B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법
CN110517717A (zh) 半导体存储装置以及存储系统
CN107958680A (zh) 存储器装置的边缘字线管理方法及操作存储器装置的方法
CN110287130A (zh) 存储装置及其操作方法
CN109726143A (zh) 存储器控制器的操作方法和储存设备的操作方法
CN108877854A (zh) 存储装置及其操作方法
CN110299174A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination