TWI553646B - 半導體裝置及程式化其之方法 - Google Patents

半導體裝置及程式化其之方法 Download PDF

Info

Publication number
TWI553646B
TWI553646B TW101120811A TW101120811A TWI553646B TW I553646 B TWI553646 B TW I553646B TW 101120811 A TW101120811 A TW 101120811A TW 101120811 A TW101120811 A TW 101120811A TW I553646 B TWI553646 B TW I553646B
Authority
TW
Taiwan
Prior art keywords
memory cells
memory
odd
lsb
page
Prior art date
Application number
TW101120811A
Other languages
English (en)
Other versions
TW201314694A (zh
Inventor
安聖薰
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201314694A publication Critical patent/TW201314694A/zh
Application granted granted Critical
Publication of TWI553646B publication Critical patent/TWI553646B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Description

半導體裝置及程式化其之方法
本發明之一實施例係關於一種半導體裝置及一種程式化其之方法，且更特定而言，係關於減少在一程式化操作中毗鄰記憶體胞之間的干擾之一種半導體裝置及一種程式化其之方法。
本申請案主張於2011年6月9日在韓國智慧財產局提出申請之韓國專利申請案第10-2011-0055529號之優先權，該申請案以全文引用之方式併入本文中。
圖1係用於圖解說明一習知程式化操作之問題之一記憶體胞陣列之一電路圖。
下文參照圖1闡述來自半導體裝置當中之一NAND快閃記憶體裝置之記憶體胞陣列。
一NAND快閃記憶體裝置之一記憶體胞陣列包含複數個記憶體區塊。該等記憶體區塊中之每一者包含記憶體串STe及STo。記憶體串STe及STo中之每一者包含串聯耦合之一汲極選擇電晶體、複數個記憶體胞及一源極選擇電晶體。不同記憶體串STe及STo中所包含之汲極選擇電晶體之閘極耦合至一共同汲極選擇線DSL，且不同記憶體串STe及STo中所包含之源極選擇電晶體之閘極耦合至一共同源極選擇線SSL。此外，在不同記憶體串STe及STo中，同一列中所包含之記憶體胞之閘極耦合至對應於該列之各別字線WLn-k至WLn+k。
當開始一程式化操作時，將抹除一選定記憶體區塊中所包含之所有記憶體胞且按頁(亦即，耦合至同一字線之一記憶體胞群組)程式化經抹除記憶體胞。為了抑制當程式化經抹除記憶體胞時出現之毗鄰記憶體串STe與STo之間的干擾，將記憶體串劃分為偶數記憶體串STe及奇數記憶體串STo，且對偶數記憶體串STe且然後對奇數記憶體串STo執行一程式化操作。亦即，若選擇及程式化偶數記憶體串STe，則不程式化奇數記憶體串STo。
為了抑制毗鄰記憶體胞之間的干擾，可藉由逐漸升高一程式化電壓來執行使用一遞增步級脈衝(後文中稱為一「ISPP」)方法之一程式化操作。
儘管如以上所闡述選擇奇或偶數記憶體串且執行使用一ISPP方法之一程式化操作，但在同一記憶體串內之毗鄰記憶體胞之間以及同一頁內之毗鄰記憶體胞之間仍出現干擾2△X+2△Y。
圖2係圖解說明根據習知程式化操作之一臨限電壓移位之一圖表。
參照圖2，(舉例而言)當程式化與記憶體胞10包含於同一奇數記憶體串STo中之兩個記憶體胞22及24時耦合至第n個字線WLn及一奇數記憶體串STo之一記憶體胞10經受干擾2△Y，且當程式化與記憶體胞10包含於同一字線WLn中之兩個記憶體胞32及34時，記憶體胞10亦經受干擾2△X。出於此原因，一個記憶體胞10經受干擾「2△X+2△Y」，因此具有高於一目標臨限電壓40之一臨限電壓42。
根據本發明之一實例實施例，可藉由改變對經抹除記憶體胞之操作(諸如軟程式化操作、最低有效位元程式化及最高有效位元程式化)之一次序來減少在一程式化操作中出現之毗鄰記憶體胞之間的干擾。
一種根據本發明之一態樣程式化一半導體裝置之方法包含：對選定記憶體胞執行一最低有效位元(LSB)程式化操作；對除已在其上執行該LSB程式化操作之記憶體胞之外的剩餘記憶體胞執行一軟程式化操作；及對已對其執行該LSB程式化操作之該等記憶體胞及已對其執行該軟程式化操作之該等記憶體胞當中選出之記憶體胞執行一最高有效位元(MSB)程式化操作。
一種根據本發明之另一態樣程式化一半導體裝置之方法包含：對包含來自耦合至一選定字線之記憶體胞當中之經編號記憶體胞之一偶數頁執行一偶數LSB程式化操作；對包含來自耦合至該選定字線之記憶體胞當中之奇數記憶體胞之一奇數頁執行一奇數LSB程式化操作；執行升高來自該偶數頁中所包含之偶數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一偶數軟程式化操作；執行升高來自該奇數頁中所包含之奇數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一奇數軟程式化操作；對該偶數頁執行一偶數MSB程式化操作；及對該奇數頁執行一奇數MSB程式化操作。
該方法進一步包含在執行奇數LSB程式化操作之前，執 行包括升高來自耦合至毗鄰於該選定字線之一字線之偶數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之偶數軟程式化操作。
該方法進一步包含在執行奇數LSB程式化操作之後，執行包括升高來自耦合至毗鄰於該選定字線之一字線之奇數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之奇數軟程式化操作。
一種根據本發明之又一態樣程式化一半導體裝置之方法包含：對包含來自記憶體串中所包含之複數個記憶體胞當中之耦合至一第一字線之記憶體胞之一第一頁執行一第一LSB程式化操作；對包含耦合至毗鄰於該第一字線之一第二字線之記憶體胞之一第二頁執行一第二LSB程式化操作；對來自該第一頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞執行一第一軟程式化操作；對包含耦合至毗鄰於該第二字線之一第三字線之記憶體胞之一第三頁執行一第三LSB程式化操作；對來自該第二頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞執行一第二軟程式化操作；及對第一頁執行一第一MSB程式化操作。
一種根據本發明之又另一態樣程式化一半導體裝置之方法包含：對包含來自經偶數編號之記憶體串中所包含之記憶體胞當中之耦合至一第一字線之偶數記憶體胞之一第一偶數頁執行一LSB程式化操作；對包含來自經奇數編號之記憶體串中所包含之記憶體胞當中之耦合至該第一字線之奇數記憶體胞之一第一奇數頁執行LSB程式化操作；對包 含來自該等經偶數編號之記憶體串中所包含之記憶體胞當中之耦合至毗鄰於該第一字線之一第二字線之記憶體胞之一第二偶數頁執行LSB程式化操作；對包含來自該等經奇數編號之記憶體串中所包含之記憶體胞當中之耦合至該第二字線之記憶體胞之一第二奇數頁執行LSB程式化操作；執行升高來自該第一奇數頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一軟程式化操作；執行升高來自該第二奇數頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之軟程式化操作；及對該第一偶數頁執行一最高有效位元(MSB)程式化操作。
該方法進一步包含在執行升高來自該第一奇數頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一軟程式化操作之後，對包含來自該等經偶數編號之記憶體串中所包含之記憶體胞當中之耦合至毗鄰於該第二字線之一第三字線之記憶體胞之一第三偶數頁執行LSB程式化操作。
該方法進一步包含在對一第三偶數頁執行LSB程式化操作之後，對包含來自該等經奇數編號之記憶體串中所包含之記憶體胞當中之耦合至該第三字線之記憶體胞之一第三奇數頁執行LSB程式化操作。
該方法進一步包含在對第一偶數頁執行MSB程式化操作之後，對第一奇數頁執行MSB程式化操作。
該方法進一步包含在對第二偶數頁執行LSB程式化操作與對第二奇數頁執行LSB程式化操作之間，執行升高來自 第一偶數頁中所包含之記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之軟程式化操作。
一種根據本發明之一態樣之半導體裝置包含：一記憶體胞陣列，其經組態以包含複數個記憶體區塊；一列解碼器，其係透過字線耦合至該記憶體胞陣列；一頁緩衝器群組，其係透過位元線耦合至該記憶體胞陣列；及一控制器，其經組態以控制頁緩衝器群組以使得對自該等記憶體區塊當中選出之一記憶體區塊中所包含之選定記憶體胞執行一LSB程式化操作，對來自該選定記憶體區塊中所包含之該等記憶體胞當中之除已在其上執行LSB程式化操作之記憶體胞之外的剩餘記憶體胞執行一軟程式化操作，及對自已在其上執行LSB程式化操作之記憶體胞及已在其上執行軟程式化操作之記憶體胞當中選出之記憶體胞執行一MSB程式化操作。
在下文中，將參照附圖詳細闡述本發明之某些實例實施例。提供該等圖以允許彼等熟習此項技術者理解本發明之實施例之一範疇。
圖3係用於圖解說明根據本發明之一程式化操作之一半導體裝置之一方塊圖。
參照圖3，該半導體記憶體裝置包含一記憶體胞陣列110、經組態以對記憶體胞陣列110中所包含之記憶體胞執行一程式化操作或一讀取操作之複數個電路(130、140、150、160、170及180)及經組態以控制該複數個電路(130、 140、150、160、170及180)以便基於輸入資料來設定選定記憶體胞之臨限電壓之一控制器120。
一NAND快閃記憶體裝置之電路可包含一電壓產生器130、一列解碼器140、一頁緩衝器群組150、一行選擇器160、一輸入/輸出(I/O)電路170及一通過/失敗(P/F)檢查電路180。
記憶體胞陣列110包含複數個記憶體區塊。為簡單起見在圖3中僅展示一個記憶體區塊。該記憶體區塊包含複數個記憶體串STe及STo。某些記憶體串STe及STo係指定為正常記憶體串，且某些記憶體串STe及STo係指定為旗標串。記憶體串STe及STo具有一實質上類似組態。記憶體串STe及STo中之每一者包含耦合至一共同源極線CSL之一源極選擇電晶體SST、複數個記憶體胞F0至Fn及耦合至一位元線之一汲極選擇電晶體DST。旗標串中所包含之記憶體胞稱為旗標記憶體胞，但旗標記憶體胞具有一實質上類似於正常記憶體胞之組態。源極選擇電晶體SST之閘極耦合至一源極選擇線SSL，記憶體胞F0至Fn之閘極耦合至各別字線WL0至WLn，且汲極選擇電晶體DST之閘極耦合至一汲極選擇線DSL。記憶體串STe及STo耦合於共同源極線CSL與各別位元線BLe及BLo之間。在位元線BLe及BLo中，經偶數編號之位元線稱為偶數位元線BLe，且奇數編號之位元線稱為奇數位元線BLo。此外，耦合至偶數位元線BLe之記憶體串稱為偶數記憶體串STe，且耦合至奇數位元線BLo之記憶體串稱為奇數記憶體串STo。
回應於一命令信號CMD，控制器120產生一程式化操作信號PGM、一讀取操作信號READ，或一抹除操作信號ERASE。控制器120亦根據一操作之一類型產生用於控制頁緩衝器群組150之頁緩衝器PB之頁緩衝器信號PB SIGNALS。回應於一位址信號ADD，控制器120產生一列位址信號RADD及一行位址信號CADD。此外，在一程式化或抹除驗證操作中回應於自P/F檢查電路180產生之一計數信號CS，控制器120檢查選定記憶體胞之臨限電壓是否已上升或下降至一目標電壓，且控制器120基於檢查之結果判定是否再次執行一程式化或抹除操作，或判定程式化或抹除操作之結果係一通過還是失敗。
特定而言，在一程式化操作中，控制器120控制對一選定記憶體胞區塊之一抹除操作及對選定記憶體胞之一軟程式化操作、一最低有效位元(後文中稱為一LSB)程式化操作及一最高有效位元(後文中稱為一MSB)程式化操作。更特定而言，控制器120控制複數個電路(130、140、150、160、170及180)，以使得在對自經抹除記憶體胞當中選出之記憶體胞執行一LSB程式化操作之後，對未在其上完成LSB程式化之具有一抹除狀態之記憶體胞執行一軟程式化操作且對已在其上完成軟程式化操作之記憶體胞執行一MSB程式化操作。
回應於控制器120之信號PGM、ERASE、READ及RADD，電壓供應電路(130及140)將用於對記憶體胞之一程式化操作、一抹除操作及一讀取操作之電壓供應至一選 定記憶體區塊之汲極選擇線DSL、字線WL0至WLn及源極選擇線SSL。電壓供應電路包含電壓產生器130及列解碼器140。
回應於操作信號PGM、READ及ERASE(亦即，控制器120之內部命令信號)，電壓產生器130將用於程式化、讀取或抹除記憶體胞之操作電壓輸出至全域線。若記憶體胞係經程式化的，則電壓產生器130輸出用於程式化全域線之操作電壓(舉例而言，Vpgm、Vpass及Vread)。
回應於控制器120之列位址信號RADD，列解碼器140將電壓產生器130之操作電壓傳送至一選定記憶體區塊之線DSL、SSL及WL[n：0]。
頁緩衝器群組150偵測記憶體胞之程式化狀態或抹除狀態。頁緩衝器群組150包含各自耦合至一對位元線BLe及BLo之頁緩衝器PB，且回應於控制器120之頁緩衝器信號PB SIGNALS而將用以將資料儲存於記憶體胞F0至Fn中所需之電壓供應至位元線BLe及BLo中之每一者。
更特定而言，在對記憶體胞F0至Fn執行之一程式化操作、一抹除操作或一讀取操作中，對應於基於位元線BLe及BLo之一電壓移位而偵測之記憶體胞F0至Fn之臨限電壓，頁緩衝器群組150預充電位元線BLe及BLo或鎖存資料。亦即，在程式化操作中，在輸入至頁緩衝器群組150中所包含之頁緩衝器PB中之每一者之鎖存器之程式化資料係「0」時，該等頁緩衝器PB中之每一者將一程式化許可電壓0 V供應至位元線BLe或BLo，且當輸入至該鎖存器之 程式化資料係「1」時該等頁緩衝器PB中之每一者將一程式化禁止電壓Vcc供應至位元線BLe或BLo。此外，在讀取操作中，頁緩衝器PB基於記憶體胞F0至Fn中所儲存之資料來控制位元線BLe或BLo之電壓，並偵測記憶體胞F0至Fn中所儲存之資料。
回應於自控制器120傳遞之行位址信號CADD，行選擇器160選擇頁緩衝器群組150之頁緩衝器PB。輸出在由行選擇器160選擇之一頁緩衝器中鎖存之資料。此外，行選擇器160透過一行線CL接收來自頁緩衝器群組150之資料並將資料傳送至P/F檢查電路180。
I/O電路170在一程式化操作中在控制器120之控制下將外部資料DATA傳送至行選擇器160以便將外部資料DATA輸入至頁緩衝器群組150之頁緩衝器PB。當行選擇器160順序地將外部資料DATA傳送至頁緩衝器群組150之頁緩衝器PB時，頁緩衝器PB將資料儲存於其內部鎖存器中。此外，在讀取操作中，I/O電路170外部地輸出透過行選擇器160自頁緩衝器群組150之頁緩衝器PB接收之資料DATA。
P/F檢查電路180在一程式化或抹除操作之後的一驗證操作期間檢查在記憶體胞處是否已出現錯誤，並產生呈一檢查信號PFS形式之一檢查結果。此外，P/F檢查電路180用於計數錯誤記憶體胞之數目並產生呈計數信號CS形式之一計數結果。
控制器120控制在記憶體胞上執行之一程式化操作中供應至一選定字線之一程式化電壓之位準，且控制器120控 制電壓產生器130以使得在一程式化驗證操作中將驗證電壓選擇性地供應至一選定字線。回應於P/F檢查電路180之計數信號CS，控制器120可控制電壓產生器130。
圖4係用於圖解說明根據本發明之一程式化操作之一記憶體胞陣列之一示意圖。
圖4係示意性地展示圖3之記憶體胞陣列110之一圖式。圖4中展示分別在記憶體串STe及STo中包含且耦合至字線WLn-5至WLn之複數個記憶體胞E1至E6及O1至O6。其中字線WLn可毗鄰於字線WLn-1，且字線WLn-1可毗鄰於字線WLn-2等。下文參照圖4闡述該程式化操作。
圖5係圖解說明根據本發明之一程式化操作之一流程圖。
下文參照圖5及圖4闡述一個記憶體胞(舉例而言，圖4之O3)。在執行一抹除操作之後，在不執行一軟程式化操作之情形下執行一LSB程式化操作。在完成LSB程式化操作之後，在一MSB程式化操作之前執行一軟程式化操作，且然後執行MSB程式化操作。
當開始一程式化操作時，抹除一選定記憶體區塊之所有記憶體胞(502)，且對選定記憶體胞執行一LSB程式化操作(504)。在完成LSB程式化操作之後，對未在其上執行LSB程式化操作之具有一抹除狀態之記憶體胞執行一軟程式化操作(506)。軟程式化操作係涉及將具有一抹除狀態之記憶體胞之臨限電壓升高至低於0 V之一範圍內之一操作且可根據一ISPP方法來執行。當執行軟程式化操作時，具有一 抹除狀態之記憶體胞之臨限電壓升高。相應地，具有一抹除狀態之記憶體胞之臨限電壓之一分佈可升高，且分佈之寬度可變窄。因此，執行一後續MSB程式化操作可係較容易。接下來，對選定記憶體胞執行MSB程式化操作(508)。
在對選定記憶體胞執行所有抹除、LSB程式化、軟程式化及MSB程式化操作之後，對下一記憶體胞不執行一程式化操作，但按一特定次序對某些記憶體胞執行抹除、LSB程式化、軟程式化及MSB程式化操作。下文詳細闡述此程式化方法。
根據一第一實施例之程式化方法
在根據第一實施例之程式化方法中，對偶數記憶體串STe及奇數記憶體串STo中所包含之記憶體胞執行LSB程式化、軟程式化及MSB程式化操作。
當開始一程式化操作時，將抹除一選定記憶體胞區塊中所包含之所有記憶體胞E1至E6及O1至O6。可藉由將一抹除電壓供應至選定記憶體區塊之井且藉由將一接地電壓供應至所有字線WLn-5至WLn或浮動所有字線WLn-5至WLn來執行抹除操作。抹除操作可根據可藉由逐漸升高抹除電壓來執行之一遞增步級脈衝抹除(ISPE)方法來執行。在抹除操作中，將對應於一程式化禁止電壓之一正電壓供應至所有位元線(圖3之BLe及BLo)以便增加抹除操作效率。
在完成抹除操作之後，以由數字1、2、...36指示之一操作次序執行程式化操作，列示於下文表1中。
參照表1及圖4，對自各別偶數記憶體串STe中所包含且耦合至第(n-5)個字線WLn-5(1)之第一若干個偶數記憶體胞E1當中選出之記憶體胞執行一LSB程式化操作。由於LSB程式化操作係對包含若干個偶數記憶體串之一字線執行，因此在一偶數頁上執行該LSB程式化操作。此外，由於LSB程式化操作係在一偶數頁上執行，因此LSB程式化操作可係一偶數LSB程式化操作。可根據可藉由逐漸升高一程式化電壓來執行之一ISPP方法來執行LSB程式化操作。更特定而言，藉由將一程式化許可電壓(舉例而言，0 V)供應至耦合至自偶數記憶體串STe當中選出之記憶體串之位元線、將一程式化禁止電壓(舉例而言，電源電壓)供應至剩餘位元線、將一程式化電壓供應至選定第(n-5)個字線WLn-5及將一通過電壓供應至剩餘字線來執行LSB程式化操作。由於該LSB程式化操作，若存在來自選定記憶體胞當中之具有未達到一目標位準之臨限電壓之記憶體胞，則將程式化電壓升高，且再次執行LSB程式化操作。當逐 漸升高程式化電壓時執行LSB程式化操作，直至所有選定記憶體胞達到目標臨限電壓位準為止。
在完成對第一若干個偶數記憶體胞E1之選定記憶體胞LSB程式化操作之後，對自各別奇數記憶體串STo中所包含且耦合至第(n-5)個字線WLn-5(2)之第一若干個奇數記憶體胞O1當中選出之記憶體胞執行LSB程式化操作。由於該LSB程式化操作係對包含奇數記憶體串之一字線執行，因此在一奇數頁上執行LSB程式化操作。此外，由於該LSB程式化操作係在一奇數頁上執行，因此LSB程式化操作可係一奇數LSB程式化操作。
在完成對第一若干個奇數記憶體胞O1之選定記憶體胞之LSB程式化操作之後，對自各別偶數記憶體串STe中所包含且耦合至第(n-4)個字線WLn-4(3)之第二若干個偶數記憶體胞E2當中選出之記憶體胞執行LSB程式化操作。
在完成對第二若干個偶數記憶體胞E2之選定記憶體胞之LSB程式化操作之後，對來自第一若干個偶數記憶體胞E1(4)當中之具有一抹除狀態之所有記憶體胞執行一軟程式化操作。
軟程式化操作可根據一ISPP方法來執行。此處，軟程式化操作係針對每一頁執行。亦即，該軟程式化操作係對包含第一若干個偶數記憶體胞E1之一頁執行，但係藉由將一程式化禁止電壓供應至耦合至包含已在其上完成LSB程式化操作之記憶體胞之記憶體串之位元線及將一程式化許可電壓供應至耦合至剩餘記憶體串之位元線來執行。由於該 軟程式化操作係對一偶數頁中所包含之記憶體胞執行，因此該軟程式化操作可係一偶數軟程式化操作。在此情形下，藉由將一程式化電壓供應至耦合至第一若干個偶數記憶體胞E1之閘極之一選定字線及將一通過電壓供應至剩餘字線來執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別奇數記憶體串STo中所包含且耦合至第(n-4)個字線WLn-4(5)之第二若干個奇數記憶體胞O2當中選出之記憶體胞執行LSB程式化操作。
對來自第一若干個奇數記憶體胞O1(6)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。由於該軟程式化操作係對一奇數頁中所包含之記憶體胞執行，因此該軟程式化操作可係一奇數軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別偶數串STe中所包含且耦合至第(n-3)個字線WLn-3(7)之第三若干個偶數記憶體胞E3當中選出之記憶體胞執行LSB程式化操作。
對來自第二若干個偶數記憶體胞E2(8)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞 執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別奇數記憶體串STo中所包含且耦合至第(n-3)個字線WLn-3(9)之第三若干個奇數記憶體胞O3當中選出之記憶體胞執行LSB程式化操作。
對來自第二若干個奇數記憶體胞O2(10)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對自第一若干個偶數記憶體胞E1(11)當中選出之記憶體胞執行MSB程式化操作來完成對第一若干個偶數記憶體胞E1之程式化操作。更特定而言，可根據逐漸升高程式化電壓之一ISPP方法來執行MSB程式化操作。亦即，可藉由將一程式化許可電壓供應至耦合至包含選定記憶體胞之選定記憶體串之位元線、將一程式化禁止電壓供應至剩餘位元線、將一程式化電壓供應至一選定字線及將通過電壓供應至剩餘字線來執行MSB程式化操作。若在執行MSB程式化操作之後選定記憶體胞之臨限電壓未達到目標位準，則當逐漸升高程式化電壓時重複執行程式化操作，且當所有選定記憶體胞達到目標臨限電壓位準時完成MSB程式化 操作。
接下來，藉由對第一若干個奇數記憶體胞O1(12)之選定記憶體胞執行MSB程式化操作來完成對第一若干個奇數記憶體胞O1之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第(n-2)個字線WLn-2(13)之第四若干個偶數記憶體胞E4當中選出之記憶體胞執行LSB程式化操作。
對來自第三若干個偶數記憶體胞E3(14)當中之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別奇數記憶體串STo中所包含且耦合至第(n-2)個字線WLn-2(15)之第四若干個奇數記憶體胞O4當中選出之記憶體胞執行LSB程式化操作。
對來自第三若干個奇數記憶體胞O3(16)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第二若干個偶數記憶體胞E2(17)之選定記憶體胞執行MSB程式化操作來完成對第二若干個偶數記憶體胞E2之程式化操作。
藉由對第二若干個奇數記憶體胞O2(18)之選定記憶體胞執行MSB程式化操作來完成對第二若干個奇數記憶體胞O2之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第(n-1)個字線WLn-1(19)之第五若干個偶數記憶體胞E5當中選出之記憶體胞執行LSB程式化操作。
對來自第四若干個偶數記憶體胞E4(20)當中之一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別奇數記憶體串STo中所包含且耦合至第(n-1)個字線WLn-1(21)之第五若干個奇數記憶體胞O5當中之記憶體胞執行LSB程式化操作。
對來自第四若干個奇數記憶體胞O4(22)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第三若干個偶數記憶體胞E3(23)之選定記憶體胞執行MSB程式化操作來完成對第三若干個偶數記憶體胞E3之程式化操作。
藉由對第三若干個奇數記憶體胞O3(24)之選定記憶體胞 執行MSB程式化操作來完成對第三若干個奇數記憶體胞O3之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第n個字線WLn(25)之第六若干個偶數記憶體胞E6當中選出之記憶體胞執行LSB程式化操作。
對來自第五若干個偶數記憶體胞E5(26)當中之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別奇數記憶體串STo中所包含且耦合至第n個字線WLn(27)之第六若干個奇數記憶體胞O6當中選出之記憶體胞執行LSB程式化操作。
對來自第五若干個奇數記憶體胞O5(28)當中之尚未在其上執行LSB程式化操作之一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第四若干個偶數記憶體胞E4(29)之選定記憶體胞執行MSB程式化操作來完成對第四若干個偶數記憶體胞E4之程式化操作。
藉由對第四若干個奇數記憶體胞O4(30)之選定記憶體胞執行MSB程式化操作來完成對第四若干個奇數記憶體胞O4 之程式化操作。
對來自第六若干個偶數記憶體胞E6(31)當中之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對來自第六若干個奇數記憶體胞O6(32)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第五若干個偶數記憶體胞E5(33)之選定記憶體胞執行MSB程式化操作來完成對第五若干個偶數記憶體胞E5之程式化操作。
藉由對第五若干個奇數記憶體胞O5(34)之選定記憶體胞執行MSB程式化操作來完成對第五若干個奇數記憶體胞O5之程式化操作。
藉由對第六若干個偶數記憶體胞E6(35)之選定記憶體胞執行MSB程式化操作來完成對第六若干個偶數記憶體胞E6之程式化操作。
藉由對第六若干個奇數記憶體胞O6(36)之選定記憶體胞執行MSB程式化操作來完成對第六若干個奇數記憶體胞O6之程式化操作。
如在第一實施例中，若已執行LSB程式化操作且然後已執行軟程式化操作及MSB程式化操作，則可抑制在一程式化操作中出現之毗鄰記憶體胞之間的干擾之影響。
根據一第二實施例之程式化方法
在根據第二實施例之程式化方法中，對偶數記憶體串STe及奇數記憶體串STo中所包含之記憶體胞E1至E6及O1至O6執行LSB程式化及MSB程式化操作，但對偶數記憶體串STe或奇數記憶體串STo執行一軟程式化操作，從而減少執行程式化操作所花費之時間。在以下實施例中，為簡單起見，闡述一種僅對奇數記憶體串STo執行軟程式化操作之方法作為一實例。
當開始程式化操作時，抹除一選定記憶體胞區塊內之所有記憶體胞E1至E6及O1至O6。藉由將一抹除電壓供應至選定記憶體區塊之井及藉由將一接地電壓供應至所有字線WLn-5至WLn或浮動所有字線WLn-5至WLn來執行該抹除操作。在抹除操作中，將對應於一程式化禁止電壓之一正電壓供應至所有位元線(圖3之BLe及BLo)係較佳。
在完成抹除操作之後，按次序執行程式化操作，諸如下文表2中所列示。
參照表2及圖4，對自各別偶數記憶體串STe中所包含且耦合至第(n-5)個字線WLn-5(1)之第一若干個偶數記憶體胞E1當中選出之記憶體胞執行一LSB程式化操作。如在第一實施例中，可根據一ISPP方法來執行LSB程式化操作。
在完成對第一若干個偶數記憶體胞E1之選定記憶體胞之LSB程式化操作之後，對自各別奇數記憶體串STo中所包含且耦合至第(n-5)個字線WLn-5(2)之第一若干個奇數記憶體胞O1當中選出之記憶體胞執行LSB程式化操作。
在完成對第一若干個奇數記憶體胞O1之選定記憶體胞之LSB程式化操作之後，對自各別偶數記憶體串STe中所包含且耦合至第(n-4)個字線WLn-4(3)之第二若干個偶數記憶體胞E2當中選出之記憶體胞執行LSB程式化操作。
對自各別奇數記憶體串STo中所包含且耦合至第(n-4)個字線WLn-4(4)之第二若干個奇數記憶體胞O2當中選出之記憶體胞執行LSB程式化操作。
對來自第一若干個奇數記憶體胞O1(5)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
對自各別偶數串STe中所包含且耦合至第(n-3)個字線WLn-3(6)之第三若干個偶數記憶體胞E3當中選出之記憶體胞執行LSB程式化操作。
對自各別奇數記憶體串STo中所包含且耦合至第(n-3)個字線WLn-3(7)之第三若干個奇數記憶體胞O3當中選出之記憶體胞執行LSB程式化操作。
對來自第二若干個奇數記憶體胞O2(8)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第一若干個偶數記憶體胞E1(9)之選定記憶體胞執行MSB程式化操作來完成對第一若干個偶數記憶體胞E1之程式化操作。
藉由對第一若干個奇數記憶體胞O1(10)之選定記憶體胞執行MSB程式化操作來完成對第一若干個奇數記憶體胞O1之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第(n-2)個字線WLn-2(11)之第四若干個偶數記憶體胞E4當中選出之記憶體胞執行LSB程式化操作。
對自各別奇數記憶體串STo中所包含且耦合至第(n-2)個字線WLn-2(12)之第四若干個奇數記憶體胞O4當中選出之記憶體胞執行LSB程式化操作。
對來自第三若干個奇數記憶體胞O3(13)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第二若干個偶數記憶體胞E2(14)之選定記憶體胞執行MSB程式化操作來完成對第二若干個偶數記憶體胞E2之程式化操作。
藉由對第二若干個奇數記憶體胞O2(15)之選定記憶體胞執行MSB程式化操作來完成對第二若干個奇數記憶體胞O2之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第(n-1)個字線WLn-1(16)之第五若干個偶數記憶體胞E5當中選出之記憶體胞執行LSB程式化操作。
對自各別奇數記憶體串STo中所包含且耦合至第(n-1)個字線WLn-1(17)之第五若干個奇數記憶體胞O5當中選出之記憶體胞執行LSB程式化操作。
對來自第四若干個奇數記憶體胞O4(18)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第三若干個偶數記憶體胞E3(19)之選定記憶體胞執行MSB程式化操作來完成對第三若干個偶數記憶體胞E3之程式化操作。
藉由對第三若干個奇數記憶體胞O3(20)之選定記憶體胞執行MSB程式化操作來完成對第三若干個奇數記憶體胞O3之程式化操作。
對自各別偶數記憶體串STe中所包含且耦合至第n個字線WLn(21)之第六若干個偶數記憶體胞E6當中選出之記憶體胞執行LSB程式化操作。
對自各別奇數記憶體串STo中所包含且耦合至第n個字線WLn(22)之第六若干個奇數記憶體胞O6當中選出之記憶體胞執行LSB程式化操作。
對來自第五若干個奇數記憶體胞O5(23)當中之尚未在其上執行LSB程式化操作之一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第四若干個偶數記憶體胞E4(24)之選定記憶體胞執行MSB程式化操作來完成對第四若干個偶數記憶體胞E4之程式化操作。
藉由對第四若干個奇數記憶體胞O4(25)之選定記憶體胞執行MSB程式化操作來完成對第四若干個奇數記憶體胞O4之程式化操作。
對來自第六若干個奇數記憶體胞O6(26)當中之尚未在其上執行LSB程式化操作之具有一抹除狀態之所有記憶體胞執行軟程式化操作。在執行軟程式化操作之後，具有一抹除狀態之記憶體胞之臨限電壓可被升高至低於0 V之一範圍內，且經抹除記憶體胞之臨限電壓之一分佈之寬度可變窄。
藉由對第五若干個偶數記憶體胞E5(27)之選定記憶體胞執行MSB程式化操作來完成對第五若干個偶數記憶體胞E5之程式化操作。
藉由對第五若干個奇數記憶體胞O5(28)之選定記憶體胞執行MSB程式化操作來完成對第五若干個奇數記憶體胞O5之程式化操作。
藉由對第六若干個偶數記憶體胞E6(29)之選定記憶體胞執行MSB程式化操作來完成對第六若干個偶數記憶體胞E6之程式化操作。
藉由對第六若干個奇數記憶體胞O6(30)之選定記憶體胞執行MSB程式化操作來完成對第六若干個奇數記憶體胞O6之程式化操作。
如在第二實施例中，若已執行LSB程式化操作且然後已執行軟程式化操作及MSB程式化操作，則可抑制在程式化操作中出現之毗鄰記憶體胞之間的干擾之影響。在第二實施例之情形中，與第一實施例相比可產生較大干擾，此乃因對偶數記憶體串STe不執行軟程式化操作，但可減少執行程式化操作所花費之時間。
圖6係圖解說明根據本發明之程式化操作之一臨限電壓移位之一圖表。
參照圖6，當如以上所闡述執行一程式化操作時，一選定記憶體胞可經受出現於對屬於不同記憶體串之毗鄰於選定記憶體胞之兩個記憶體胞執行之程式化操作中的干擾2△X，及出現於對同一記憶體串中之毗鄰於選定記憶體胞之一個記憶體胞執行之一程式化操作中的一干擾△Y。
更特定而言，在偶數記憶體胞之情形下，在完成對同一串中之毗鄰於一選定記憶體胞之前一記憶體胞之一MSB程式化操作之後，對該選定記憶體胞執行MSB程式化操作。因此，該選定記憶體胞不經受由對先前記憶體胞之程式化操作所致之干擾。然而，在對選定記憶體胞執行MSB程式化操作之後，對同一串中之毗鄰於該選定記憶體之下一記憶體胞及毗鄰奇數記憶體胞執行MSB程式化操作。因此，該選定記憶體胞可經受干擾2△X+△Y。然而，如以上所闡述由於該選定記憶體胞不經受由對同一串中之前一記憶體胞執行之程式化操作所致之干擾，因此可減少干擾之影響。相應地，可減小一目標臨限電壓600與一改變之臨限電壓602之間的一差。
在奇數記憶體胞之情形下，在對一選定記憶體胞執行一MSB程式化操作之後，對來自周邊記憶體胞當中之同一串中之毗鄰於該選定記憶體胞之下一記憶體胞執行MSB程式化操作。因此，該選定記憶體胞可僅經受干擾△Y。如以上所闡述，根據由本發明提出之程式化操作之一次序，與 習知技術相比，記憶體胞中之每一者經受來自周邊記憶體胞之較少干擾。相應地，可防止記憶體胞之一臨限電壓移位或可抑制臨限電壓之一分佈增加。相應地，可減小目標臨限電壓600與改變之臨限電壓602之間的一差。
如以上所闡述，藉由改變一軟程式化操作、一LSB程式化操作及一MSB程式化操作之一次序，可減少毗鄰記憶體胞之間的干擾，且因此可改良一程式化操作之可靠性。
10‧‧‧記憶體胞
22‧‧‧記憶體胞/毗鄰記憶體胞
24‧‧‧記憶體胞/毗鄰記憶體胞
32‧‧‧記憶體胞/毗鄰記憶體胞
34‧‧‧記憶體胞/毗鄰記憶體胞
40‧‧‧目標臨限電壓
42‧‧‧改變之臨限電壓/臨限電壓
110‧‧‧記憶體胞陣列
120‧‧‧控制器
130‧‧‧電路/電壓產生器
140‧‧‧電路/列解碼器
150‧‧‧電路/頁緩衝器群組
160‧‧‧電路/行選擇器
170‧‧‧電路/輸入/輸出(I/O)電路
180‧‧‧電路/通過/失敗(P/F)檢查電路
600‧‧‧目標臨限電壓
602‧‧‧改變之臨限電壓
ADD‧‧‧位址信號
BLe‧‧‧位元線/偶數位元線
BLo‧‧‧位元線/奇數位元線
CADD‧‧‧行位址信號
CL‧‧‧行線
CMD‧‧‧命令信號
CS‧‧‧計數信號
CSL‧‧‧共同源極線
DATA‧‧‧資料/外部資料
DSL‧‧‧線/汲極選擇線/共同汲極選擇線
DST‧‧‧汲極選擇電晶體
E1‧‧‧記憶體胞/第一若干個偶數記憶體胞
E2‧‧‧記憶體胞/第二若干個偶數記憶體胞
E3‧‧‧記憶體胞/第三若干個偶數記憶體胞
E4‧‧‧記憶體胞/第四若干個偶數記憶體胞
E5‧‧‧記憶體胞/第五若干個偶數記憶體胞
E6‧‧‧記憶體胞/第六若干個偶數記憶體胞
ERASE‧‧‧抹除操作信號/操作信號/信號
F0‧‧‧記憶體胞
F1‧‧‧記憶體胞
Fn‧‧‧記憶體胞
Fn-1‧‧‧記憶體胞
O1‧‧‧記憶體胞/第一若干個奇數記憶體胞
O2‧‧‧記憶體胞/第二若干個奇數記憶體胞
O3‧‧‧記憶體胞/第三若干個奇數記憶體胞
O4‧‧‧記憶體胞/第四若干個奇數記憶體胞
O5‧‧‧記憶體胞/第五若干個奇數記憶體胞
O6‧‧‧記憶體胞/第六若干個奇數記憶體胞
PB‧‧‧頁緩衝器
PB SIGNALS‧‧‧頁緩衝器信號
PFS‧‧‧檢查信號
PGM‧‧‧程式化操作信號/操作信號/信號
RADD‧‧‧列位址信號/信號
READ‧‧‧讀取操作信號/操作信號/信號
SSL‧‧‧線/源極選擇線/共同源極選擇線
SST‧‧‧源極選擇電晶體
STe‧‧‧記憶體串/偶數記憶體串/偶數串
STo‧‧‧記憶體串/奇數記憶體串
Vpass‧‧‧操作電壓
Vpgm‧‧‧操作電壓
Vread‧‧‧操作電壓
WL[n：0]‧‧‧線
WL0‧‧‧字線
WL1‧‧‧字線
WLn‧‧‧字線/第n個字線
WLn+1‧‧‧字線
WLn+2‧‧‧字線
WLn+k‧‧‧字線
WLn-1‧‧‧字線/第(n-1)個字線
WLn-2‧‧‧字線/第(n-2)個字線
WLn-3‧‧‧字線/第(n-3)個字線
WLn-4‧‧‧字線/第(n-4)個字線
WLn-5‧‧‧字線/第(n-5)個字線
WLn-k‧‧‧字線
△X‧‧‧干擾
△Y‧‧‧干擾
圖1係用於圖解說明一習知程式化操作之問題之一記憶體胞陣列之一電路圖；圖2係圖解說明根據該習知程式化操作之一臨限電壓移位之一圖表；圖3係用於圖解說明根據本發明之一程式化操作之一半導體裝置之一方塊圖；圖4係用於圖解說明根據本發明之一程式化操作之一記憶體胞陣列之一示意圖；圖5係圖解說明根據本發明之程式化操作之一流程圖；及圖6係圖解說明根據本發明之程式化操作之一臨限電壓移位之一圖表。

Claims (11)

  1. 一種程式化一半導體裝置之方法，其包括：對選定記憶體胞執行一最低有效位元(LSB)程式化操作；對除已在其上執行該LSB程式化操作之記憶體胞之外的剩餘記憶體胞執行一軟程式化操作；及對自已在其上執行該LSB程式化操作之該等記憶體胞及已在其上執行該軟程式化操作之該等記憶體胞當中選出之記憶體胞執行一最高有效位元(MSB)程式化操作。
  2. 一種程式化一半導體裝置之方法，其包括：對包含來自耦合至一選定字線之記憶體胞當中之偶數記憶體胞之一偶數頁執行一偶數最低有效位元(LSB)程式化操作；對包含來自耦合至該選定字線之該等記憶體胞當中之奇數記憶體胞之一奇數頁執行一奇數LSB程式化操作；執行一偶數軟程式化操作，包括升高來自該偶數頁中所包含之該等偶數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓；執行一奇數軟程式化操作，包括升高來自該奇數頁中所包含之該等奇數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓；對該偶數頁執行一偶數最高有效位元(MSB)程式化操作；及對該奇數頁執行一奇數MSB程式化操作。
  3. 如請求項2之方法，其進一步包括在執行該奇數LSB程式化操作之前，執行升高來自耦合至毗鄰於該選定字線之一字線之偶數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之該偶數軟程式化操作。
  4. 如請求項2之方法，其進一步包括在執行該奇數LSB程式化操作之後，執行升高來自耦合至毗鄰於該選定字線之一字線之奇數記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之該奇數軟程式化操作。
  5. 一種程式化一半導體裝置之方法，其包括：對包含來自記憶體串中所包含之複數個記憶體胞當中之耦合至一第一字線之記憶體胞之一第一頁執行一第一最低有效位元(LSB)程式化操作；對包含耦合至毗鄰於該第一字線之一第二字線之記憶體胞之一第二頁執行一第二LSB程式化操作；對來自該第一頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞執行一第一軟程式化操作；對包含耦合至毗鄰於該第二字線之一第三字線之記憶體胞之一第三頁執行一第三LSB程式化操作；對來自該第二頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞執行一第二軟程式化操作；及對該第一頁執行一第一最高有效位元(MSB)程式化操作。
  6. 一種程式化一半導體裝置之方法，其包括：對包含來自經偶數編號之記憶體串中所包含之記憶體 胞當中之耦合至一第一字線之偶數記憶體胞之一第一偶數頁執行一最低有效位元(LSB)程式化操作；對包含來自經奇數編號之記憶體串中所包含之記憶體胞當中之耦合至該第一字線之奇數記憶體胞之一第一奇數頁執行該LSB程式化操作；對包含來自該等經偶數編號之記憶體串中所包含之該等記憶體胞當中之耦合至毗鄰於該第一字線之一第二字線之記憶體胞之一第二偶數頁執行該LSB程式化操作；對包含來自該等經奇數編號之記憶體串中所包含之該等記憶體胞當中之耦合至該第二字線之記憶體胞之一第二奇數頁執行該LSB程式化操作；執行升高來自該第一奇數頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一軟程式化操作；執行升高來自該第二奇數頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之該軟程式化操作；及對該第一偶數頁執行一最高有效位元(MSB)程式化操作。
  7. 如請求項6之方法，其進一步包括在執行升高來自該第一奇數頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之一軟程式化操作之後，對包含來自該等經偶數編號之記憶體串中所包含之該等記憶體胞當中之耦合至毗鄰於該第二字線之一第三字線之記 憶體胞之一第三偶數頁執行該LSB程式化操作。
  8. 如請求項7之方法，其進一步包括在對一第三偶數頁執行該LSB程式化操作之後，對包含來自該等經奇數編號之記憶體串中所包含之該等記憶體胞當中之耦合至該第三字線之記憶體胞之一第三奇數頁執行該LSB程式化操作。
  9. 如請求項6之方法，其進一步包括在對該第一偶數頁執行該MSB程式化操作之後，對該第一奇數頁執行該MSB程式化操作。
  10. 如請求項6之方法，其進一步包括在對該第二偶數頁執行該LSB程式化操作與對該第二奇數頁執行該LSB程式化操作之間，執行升高來自該第一偶數頁中所包含之該等記憶體胞當中之具有一抹除狀態之記憶體胞之臨限電壓之該軟程式化操作。
  11. 一種半導體裝置，其包括：一記憶體胞陣列，其經組態以包括複數個記憶體區塊；一列解碼器，其透過字線耦合至該記憶體胞陣列；一頁緩衝器群組，其透過位元線耦合至該記憶體胞陣列；及一控制器，其經組態以控制該頁緩衝器群組，以使得對自該等記憶體區塊當中選出之一記憶體區塊中所包含之選定記憶體胞執行一最低有效位元(LSB)程式化操作，對來自該選定記憶體區塊中所包含之該等記憶體胞 中之除已在其上執行該LSB程式化操作之記憶體胞之外的剩餘記憶體胞執行一軟程式化操作，及對自已在其上執行該LSB程式化操作之該等記憶體胞及已在其上執行該軟程式化操作之該等記憶體胞當中選出之記憶體胞執行一最高有效位元(MSB)程式化操作。
TW101120811A 2011-06-09 2012-06-08 半導體裝置及程式化其之方法 TWI553646B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055529A KR101184803B1 (ko) 2011-06-09 2011-06-09 반도체 장치 및 이의 프로그램 방법

Publications (2)

Publication Number Publication Date
TW201314694A TW201314694A (zh) 2013-04-01
TWI553646B true TWI553646B (zh) 2016-10-11

Family

ID=47113939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120811A TWI553646B (zh) 2011-06-09 2012-06-08 半導體裝置及程式化其之方法

Country Status (4)

Country Link
US (1) US8830744B2 (zh)
KR (1) KR101184803B1 (zh)
CN (1) CN102820059B (zh)
TW (1) TWI553646B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155039A1 (en) 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
JP6154879B2 (ja) 2015-11-18 2017-06-28 ウィンボンド エレクトロニクス コーポレーション Ｎａｎｄ型フラッシュメモリとそのプログラム方法
KR20190020880A (ko) * 2017-08-21 2019-03-05 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366014B2 (en) * 2005-07-28 2008-04-29 Stmicroelectronics S.R.L. Double page programming system and method
US7466598B2 (en) * 2006-09-29 2008-12-16 Hynix Semiconductor Inc. Method of programming a NAND flash memory device
US20090231927A1 (en) * 2008-03-14 2009-09-17 Hynix Semiconductor Inc. Method of testing a non-volatile memory device
US7813171B2 (en) * 2004-11-12 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device
US7869280B2 (en) * 2006-09-28 2011-01-11 Kabushiki Kaisha Toshiba Semiconductor memory device realizing a channel voltage control scheme adopting dummy cells with threshold voltage higher than threshold voltage of erased memory cells and method thereof
US7924618B2 (en) * 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Method of programming non-volatile memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510072B2 (ja) * 2007-12-20 2010-07-21 力晶半導体股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
KR100939427B1 (ko) * 2007-12-27 2010-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813171B2 (en) * 2004-11-12 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device
US7366014B2 (en) * 2005-07-28 2008-04-29 Stmicroelectronics S.R.L. Double page programming system and method
US7869280B2 (en) * 2006-09-28 2011-01-11 Kabushiki Kaisha Toshiba Semiconductor memory device realizing a channel voltage control scheme adopting dummy cells with threshold voltage higher than threshold voltage of erased memory cells and method thereof
US7466598B2 (en) * 2006-09-29 2008-12-16 Hynix Semiconductor Inc. Method of programming a NAND flash memory device
US7924618B2 (en) * 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Method of programming non-volatile memory device
US20090231927A1 (en) * 2008-03-14 2009-09-17 Hynix Semiconductor Inc. Method of testing a non-volatile memory device

Also Published As

Publication number Publication date
CN102820059A (zh) 2012-12-12
CN102820059B (zh) 2016-12-14
KR101184803B1 (ko) 2012-09-20
US8830744B2 (en) 2014-09-09
TW201314694A (zh) 2013-04-01
US20120314501A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
TWI567744B (zh) 半導體裝置的操作方法
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
JP4902002B1 (ja) 不揮発性半導体記憶装置
US8824207B2 (en) Semiconductor memory device and method of operating the same
US8971109B2 (en) Semiconductor memory device and method of operating the same
KR101150645B1 (ko) 비휘발성 반도체 메모리 장치
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
US9013924B2 (en) Semiconductor device and operating method thereof
US8422305B2 (en) Method of programming nonvolatile memory device
US8520435B2 (en) Nonvolatile memory device and method of operating the same
JP2008084471A (ja) 半導体記憶装置
JP2008135100A (ja) 半導体記憶装置及びそのデータ消去方法
JP2008146771A (ja) 半導体記憶装置
US20130083600A1 (en) Semiconductor device and method of operating the same
JP2013200932A (ja) 不揮発性半導体記憶装置
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
KR101115242B1 (ko) 반도체 메모리 장치의 프로그램 방법
JP2015026406A (ja) 不揮発性半導体記憶装置
JP6154879B2 (ja) Ｎａｎｄ型フラッシュメモリとそのプログラム方法
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
TWI553646B (zh) 半導體裝置及程式化其之方法
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20130008275A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2011204356A (ja) 不揮発性半導体記憶装置
KR20140026126A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees