CN101471138A - 对非易失性存储器件编程的方法 - Google Patents

Abstract

一种非易失性存储器件的编程方法可以包括：提供存储器件，其中在对存储块的擦除操作中对第一字线预编程；根据编程命令对第二字线预编程；以及对第一字线编程。

Description

对非易失性存储器件编程的方法

相关申请的交叉引用

本申请要求2007年12月27日提交的韩国专利申请第10-2007-0138679号以及2008年4月3日提交的韩国专利申请第10-2008-031161号的优先权，两者以其整体通过引用结合于此。

技术领域

本发明涉及非易失性存储器件的操作，并且更加具体地，涉及一种可以减少擦除单元的阈值电压分布的宽度的非易失性存储器件的编程方法。

背景技术

快闪存储器也就是非易失性存储器一般分类为NAND快闪存储器和NOR快闪存储器。NOR快闪存储器具有其中存储单元独立地连接到位线和字线的结构，因此随机存取时间特征极好，而NAND快闪存储器具有其中多个存储单元串联连接的结构，每单元串只需要一个接触，因此集成度特征极好。因而NAND结构一般使用于高度集成的快闪存储器中。

一种公知类型的NAND快闪存储器器件包括存储单元阵列、行解码器和页面缓冲器。存储单元阵列包括按行延伸的多个字线、按列延伸的多个位线以及与位线对应的多个单元串。

根据取决于浮栅中存储的电子的数目而进行分类的阈值电压Vt来区分快闪存储器器件的存储单元的数据存储状态。可以存储在存储单元中的数据位的数目取决于可以用存储单元来代表的阈值电压分布的数目。

一般而言，单级单元(SLC)仅包括代表两个状态如擦除状态和编程状态的阈值电压分布，使得能够区分数据位‘1’或者‘0’。

如果可以使存储单元具有四个阈值电压分布，则可以区分数据如‘11’、‘10’、‘01’和‘00’。因此，一个存储单元可以在其中存储2位数据。这种存储单元称为多级单元(MLC)。

对于在其中存储2位数据的MLC，必须在0V和更高的电压电平下具有三个阈值电压分布。因此，阈值电压分布的宽度需要变窄。为了实现对MLC的编程，在小的宽度内增加编程期间施加的编程电压。

然而，MLC的阈值电压宽度由于比如干扰、后向模式依存性(backpattern dependency)和源极线电阻这样的问题以及编程电压问题而变宽。

图1是示出了按照存储单元的环境因素来改变的阈值电压分布的图。

图1图示了理想的窄宽度的阈值电压分布110，而阈值电压分布120受后向模式依存性影响，阈值电压分布130受源极噪声影响，并且阈值电压分布140受干扰现象影响。电压分布120、130和140中的每一个都具有宽的宽度。

特别地，可以看到受干扰现象影响的阈值电压分布140具有最宽的宽度。干扰现象是受到与特定存储单元相邻的存储单元的影响而产生的。

图2是示出邻近单元之间的电容的图，该电容在存储单元与邻近单元之间产生干扰现象。这个附图示出了快闪存储器阵列的多个存储单元中的第一至第九存储单元C0至C8。在围绕第一存储单元C0的第二至第九存储单元C1至C8之间的浮栅之间生成电容耦合。

如果在对第一存储单元C0编程之后，相邻的第二至第九存储单元C1至C8中任一个的阈值电压被编程电压改变，则第一存储单元C0的阈值电压由于电容耦合而改变。

图3A和3B图示了由存储单元之间的干扰现象所引起的耦合电容。这个附图示出了在浮栅FG之间出现的耦合电容。这种耦合电容是存储单元结构方面的物理因素。如一般电容器的电容方程所指出的那样，耦合电容与面积A成正比，也与其间的电介质材料的介电常数成正比，但是与距离t成反比。

随着快闪存储器器件的尺寸减少，存储单元之间的距离如“t”下降。因此，电容问题必须指望浮栅的高度、电介质材料的屏蔽和介电常数的减少等的变化来解决。

另外，防止干扰现象的可用方法可以包括通过相对地增加栅极耦合比或者将编程方法从随机方法改变成顺序方法来减少干扰耦合的出现。可替选地，可以使用一种使存储单元的阈值电压分布因编程而改变的程度最小化的方法。

图4A和4B图示了取决于数据代码赋值的阈值电压移位。参照图4A，分别向具有按照增高阈值电压分布排序的第一至第四阈值电压分布411至414的存储单元设置数据‘11’、‘10’、‘00’和‘01’。在这种状态下，执行最低有效位(LSB)编程操作，使得具有第一阈值电压分布411的存储单元中的一些被移位，并且因此包括在第二阈值电压分布412中。

接着通过最高有效位(MSB)编程操作，具有第一阈值电压分布411的存储单元中的一些被移位，然后包括在第四阈值电压分布414中，或者具有第二阈值电压分布412的存储单元中一些被移位，然后包括在第三阈值电压分布413中。

从图4B可见，在对存储单元编程时阈值电压的移位量最大的情况就是具有第一阈值电压分布411的存储单元中一些被移位并且然后包括在第四阈值电压分布414中的情况。随着阈值电压的移位量如上所述增加，存储单元受更多干扰影响。因此，可以使用一种如图4B中所示的设置程序代码和执行编程的方法。在这种情况下，可以看到减少了阈值电压因编程所致的移位量。

然而，虽然使用了这种方法，但是随着存储单元之间的距离在存储器件尺寸缩减的情况下变窄，导致干扰比率增加，这并不奏效。

发明内容

本发明涉及一种可以使非易失性存储器件擦除单元的阈值电压分布宽度变窄的对非易失性存储器件编程的方法。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：提供存储器件，其中在对存储块的擦除操作中对第一字线预编程；根据编程命令对第二字线预编程；以及对第一字线编程。

可以仅对擦除存储单元执行预编程操作。

用于预编程操作的预编程电压可以低于用于编程操作的编程电压。

当存储块的存储单元在其中存储第一位数据和第二位数据时，可以仅在第一位编程操作或者第二位编程操作之一中包括预编程操作。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：提供存储器件，其中在对存储块的擦除操作中对第一字线预编程；根据编程命令向第一字线施加编程电压，和向第二字线施加第一通行电压；以及通过向除了第一字线和第二字线之外的字线施加第二通行电压来对除了第一字线和第二字线之外的字线编程。

第一通行电压可以高于第二通行电压但是低于编程电压。

可以通过第一通行电压对第二字线的擦除单元预编程。

当存储块的存储单元在其中存储第一位数据和第二位数据时，可以仅在第一位编程或者第二位编程中包括预编程操作。

可以仅对擦除存储单元执行预编程操作。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在擦除存储块之后，对根据编程命令而选择用于编程的第一字线预编程；以及通过向第一字线施加编程电压来对第一字线编程。

可以仅对擦除存储单元执行预编程操作。

该方法还可以包括：在对第一字线预编程之后，向第一字线施加编程电压，而向将在第一字线之后被编程的第二字线施加第一通行电压；以及通过向除了第一字线和第二字线之外的字线施加第二通行电压来对除了第一字线和第二字线之外的字线编程。

第一通行电压可以高于第二通行电压但是低于编程电压。

可以通过第一通行电压对第二字线的擦除单元预编程。

当存储块的存储单元在其中存储第一位数据和第二位数据时，可以仅在第一位编程或者第二位编程中包括预编程操作。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在擦除存储块之后，对根据编程命令而选择用于编程的第一字线和将在第一字线之后被编程的第二字线预编程；通过向第一字线施加编程电压来对第一字线编程；对将在第二字线之后被编程的第三字线预编程；以及通过向第二字线施加编程电压来对第二字线编程。

可以仅对擦除存储单元执行预编程操作。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在擦除存储块之后对根据编程命令而选择用于编程的第一字线预编程中，通过向第一字线施加用于对第一字线预编程的预编程电压来对第一字线执行编程操作；以及通过增加编程电压的电压电平来对第一字线执行编程操作。

可以仅对擦除存储单元执行预编程操作。

预编程电压可以低于编程电压。

当对第一字线编程时，可以向将在第一字线之后被编程的第二字线施加第一通行电压，而向除了第一字线和第二字线之外的字线施加第二通行电压。

第一通行电压可以高于第二通行电压但是低于编程电压。

可以通过第一通行电压对第二字线的擦除单元预编程。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在对存储块的擦除操作中，以每一位为基础对所有字线执行预编程操作和检验操作；以及根据后续编程命令来执行编程操作。

用于预编程操作的电压可以低于用于编程操作的电压。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在对存储块的擦除操作中，以每一位为基础对除了最终编程的字线之外的字线执行预编程操作和检验操作；以及根据后续编程命令来执行编程操作。

根据本发明实施例的一种对非易失性存储器件编程的方法可以包括：在对存储块的擦除操作中，对属于偶数组或者奇数组的第一字线预编程；确定根据编程命令而选择用于编程的字线是否属于第一字线；作为确定的结果，如果选择的字线属于第一字线，则对与选择的字线的漏极选择线相邻的字线执行预编程操作；以及对选择的字线执行编程操作。

附图说明

图1是示出了按照存储单元的环境因素来改变的阈值电压分布的图；

图2是示出了在邻近单元之间的电容的图，该电容在存储单元与邻近单元之间产生干扰现象；

图3A和3B图示了由存储单元之间的干扰现象所引起的耦合电容；

图4A和4B图示了取决于数据代码赋值的阈值电压移位；

图5是快闪存储器器件的框图；

图6A和6B图示了根据本发明的实施例的根据预编程的阈值电压的移位；

图7是图示了根据本发明的实施例的编程操作的流程图；

图8是图示了根据本发明另一实施例的编程操作的流程图；

图9是图示了根据本发明另一实施例的编程操作的流程图；

图10是图示了根据本发明另一实施例的编程操作的流程图；

图11是图示了根据本发明另一实施例的编程操作的流程图；

图12是图示了根据本发明另一实施例的编程操作的流程图；

图13是图示了根据本发明另一实施例的编程操作的流程图；

图14是图示了根据本发明另一实施例的编程操作的流程图；

图15是图示了根据本发明另一实施例的编程操作的流程图；

图16是图示了根据本发明另一实施例的编程操作的流程图；以及

图17是图示了根据本发明又一实施例的编程操作的流程图。

具体实施方式

现在将参照附图描述根据本发明的具体实施例。然而，本发明不限于公开的实施例而是可以用各种方式来实施。提供实施例是为了完成本发明的公开和允许本领域普通技术人员能够理解本发明的范围。本发明仅由权利要求限定。

根据图5中所示实施例的快闪存储器器件500包括存储单元阵列510、页面缓冲器单元520、Y解码器530、X解码器540、电压供应器550和控制器560。

存储单元阵列510包括具有用于在其中存储数据的存储单元的存储块BK。存储块BK包括多个单元串，在每个单元串中存储单元串联连接。每个单元串连接到位线BL。存储单元的栅极在与位线正交的方向上连接到字线WL。

页面缓冲器单元520包括连接到存储单元阵列510的位线的多个页面缓冲器521。每个页面缓冲器在其中暂时存储将要编程到所选存储单元中的数据，并且通过位线将数据传送到存储单元，或者读取存储单元中存储的数据，并且将读取的数据存储于其中。

Y解码器530根据输入地址来提供通向页面缓冲器单元520的页面缓冲器521的I/O路径。X解码器540根据输入地址来选择存储单元阵列510的字线。

电压供应器550在控制器560的控制之下生成将向X解码器540所连接的字线供应的操作电压。控制器560根据操作命令来输出控制信号并且控制电压供应器550以供应通行电压。根据存储单元阵列510的数据被编程的程度来设置该通行电压。

数据I/O单元570负责响应于来自控制器560的控制信号来输入/输出数据。

存储单元阵列510的存储单元根据输入数据来编程并且按存储块(BK)来擦除。

图6A和6B图示了根据本发明的实施例的根据预编程的阈值电压的移位。

具体而言，图6A示出了在执行预编程之前擦除单元的阈值电压分布，而图6B则示出了在执行预编程之后擦除单元的阈值电压分布。

参照图6A和6B，根据数据输入/输出对存储块BK重复地执行编程操作和擦除操作。当执行擦除操作时擦除整个存储块BK。

亦即，如图6A中所示，执行擦除操作使得存储块BK的所有存储单元具有0V或者更低的阈值电压。这里，当如图6A中所示擦除单元的阈值电压分布未接近0V、但是阈值电压分布的宽度宽时，当执行后续编程操作时出现明显干扰。这是因为当擦除单元的阈值电压下降到0V以下时，在0V以上执行编程操作时改变的阈值电压的移位大。

可以通过如图6B中所示使擦除单元的阈值电压分布接近0V而使阈值电压分布的宽度变窄来减少这种干扰。这里，向字线施加预编程电压Vpgm1进行预编程。Vpgm1高于编程电压Vpgm。施加预编程电压Vpgm1以对擦除状态的单元编程，从而单元就有接近0V的阈值电压。因此，仅对擦除单元执行预编程。

可以用各种方式来执行使用上述预编程方法对MLC编程的方法。

下文描述各种预编程操作。这里，主要地描述执行预编程的过程而省略一般的编程过程描述。

图7是图示根据本发明的实施例的编程操作的流程图。

下表1列举了根据本发明的实施例在执行编程操作时向字线施加的电压。

[表1]

参照图7和表1，在步骤S701以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S703向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

在完成擦除操作之前，在步骤S705对第一字线WL<0>执行预编程。步骤S705的编程操作包括执行与一般检验操作相同的检验操作。

在完成步骤S701至S705的擦除操作之后，根据编程命令来执行LSB编程操作和MSB编程操作。这里省略对LSB编程操作的描述，因为它是以与一般非易失性存储器件的方式相同的方式执行的。可以根据取决于快闪存储器器件的编程时间表的各种序列来执行LSB编程操作和MSB编程操作。假设在执行MSB编程操作之前对对应页面执行LSB编程操作。

假设在本发明的这个实施例中，从第一字线WL<0>到第三字线WL<2>执行编程操作，仅描述MSB编程操作。可以对接近漏极选择线的下一字线而不是对优选先编程的字线执行预编程和检验。

换言之，在对第一字线WL<0>执行MSB编程操作之前，在步骤S707通过向第二字线WL<1>施加预编程电压Vpgm1来对下一第二字线WL<1>执行预编程操作。这里，仅对第二字线WL<1>中尚未执行编程操作的擦除单元执行预编程操作。为此，向第二字线WL<1>的存储单元中已经编程的存储单元所连接到的位线供应电源电压以便禁止编程。

在对第二字线WL<1>执行预编程操作之后，在步骤S709通过向第一字线WL<0>施加编程电压Vpgm来对第一字线WL<0>执行MSB编程操作。

如上所述，在步骤S711和S713以这样的方式执行MSB编程操作直至第三字线WL<2>：首先对DSL方向上的下一字线执行预编程操作，然后对所选字线进行编程。

如果如上所述先对DSL方向上的下一字线执行预编程操作然后对所选字线编程，则虽然相邻单元在擦除单元状态下改变成编程单元，但是电压移位变小。因而可以减少干扰现象。

图8是图示了根据本发明另一实施例的编程操作的流程图。

表2列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表2]

参照图8和表2，在步骤S801以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S803向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

在完成擦除之后，执行预编程操作。在步骤S805通过向第一字线WL<0>和第二字线WL<1>施加预编程电压Vpgm1来对第一字线WL<0>和第二字线WL<1>执行预编程操作。这里仅对第一和第二字线WL<0>和WL<1>中的存储单元中的擦除单元状态下的存储单元预编程。

在完成预编程操作之后，在步骤S807对第一字线WL<0>执行MSB编程操作。然后对第三字线WL<2>、亦即朝向将要随后被编程的字线的DSL线的下一字线执行预编程操作。然后在步骤S809和S811对第二字线WL<1>编程。

图9是图示了根据本发明另一实施例的编程操作的流程图。

表3列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表3]

参照图9和表3，在步骤S901以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S903向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

在步骤S905对第一字线WL<0>执行LSB编程操作。这里，连接到第一字线WL<0>的存储单元都在擦除单元状态下。

在第一字线WL<0>的LSB编程操作中，通过向第一字线WL<0>施加预编程电压Vpgm1来对擦除单元状态下的存储单元预编程。当预编程操作的检验通过时，向第一字线WL<0>施加编程电压Vpgm并且执行根据输入数据的LSB编程操作。通过将向第一字线WL<0>施加的编程电压从预编程电压Vpgm1增加到编程电压Vpgm来在编程操作中立即执行这种方法。

以与上述方法相同的方式，在其它字线的LSB编程操作中，同时对其它字线执行预编程操作和编程操作。每个字线的MSB编程操作在步骤S907和S911与一般MSB编程操作的步骤相同。

图10是图示了根据本发明另一实施例的编程操作的流程图。

表4列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表4]

参照图10和表4，在步骤S1001以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1003向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

在对第一字线WL<0>执行LSB编程操作时，在步骤S1005通过向第一字线WL<0>施加预编程电压Vpgm1来对第一字线WL<0>执行预编程操作。接着，在步骤S1007通过向第一字线WL<0>施加编程电压Vpgm来对第一字线WL<0>执行LSB编程操作。

MSB编程操作与一般编程方法的操作相同。换言之，在对每个字线执行LSB编程操作之前，在步骤S1009至S1011执行预编程操作。

图11是图示了根据本发明另一实施例的编程操作的流程图。

表5列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表5]

参照图11和表5，在步骤S1101以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1103向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

然后在步骤S1105通过向第一字线WL<0>施加预编程电压Vpgm1来对第一字线WL<0>执行预编程操作和检验操作。这里，在存储块的擦除操作中包括预编程操作。亦即，虽然在擦除存储块之后不执行后续编程操作，但是通过执行第一字线WL<0>的预编程操作来完成擦除操作。

接着，根据一般方法执行LSB编程操作。然后，对第一字线WL<0>执行MSB编程操作。这里，在步骤1107向第一字线WL<0>施加编程电压Vpgm而同时向与第一字线WL<0>邻近的第二字线WL<1>施加预通行电压NV通行。预通行电压NV通行高于通行电压V通行但是低于编程电压Vpgm。预通行电压NV通行具有在对第一字线WL<0>执行MSB编程操作之时根据预通行电压NV通行对第二字线WL<1>预编程的功能。

如上所述，根据本发明的这个实施例，当在擦除操作中完成第一字线WL<0>的预编程操作之后执行MSB编程操作时，在步骤S1109至S1111向所选字线施加编程电压Vpgm而同时向下次将编程的字线施加可以具有预编程效果的预通行电压NV通行。

图12是图示了根据本发明另一实施例的编程操作的流程图。

表6列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表6]

参照图12和表6，在步骤S1201以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1203向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

然后在步骤S1205通过向第一字线WL<0>施加预编程电压Vpgm1来对第一字线WL<0>执行预编程操作和检验操作。这里，在存储块的擦除操作中包括预编程操作。亦即，虽然在擦除存储块之后不执行后续编程操作，但是通过执行第一字线WL<0>的预编程操作来完成擦除操作。

随后，在步骤S1207对第一字线WL<0>执行LSB编程操作。这里，向第一字线WL<0>施加编程电压Vpgm而向第二字线WL<1>施加预通行电压NV通行。与上文在第五实施例中所述一样，预通行电压NV通行使第二字线WL<1>在第一字线WL<0>的LSB编程操作过程中被预编程。

以与一般编程操作的方式相同的方式执行MSB编程操作。当执行每个字线的LSB编程操作时，向所选字线施加编程电压Vpgm，而向下次将编程的字线施加预通行电压NV通行。

图13是图示了根据本发明另一实施例的编程操作的流程图。

表7列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表7]

参照图13和表7，在步骤S1301以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1303向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

然后在步骤S1305对第一字线WL<0>执行LSB编程操作。这里，连接到第一字线WL<0>的存储单元都在擦除单元状态下。

在第一字线WL<0>的LSB编程操作中，通过向第一字线WL<0>施加预编程电压Vpgm1来先对擦除单元状态下的存储单元预编程。如果预编程操作的检验全部通过，则向第一字线WL<0>施加编程电压Vpgm，然后执行根据输入数据的LSB编程操作。然后通过向后续必须执行LSB编程操作的第二字线WL<1>施加预通行电压NV通行来对第二字线WL<1>执行预编程操作。

以与上述方法相同的方式，通过同时对其它字线执行预编程和编程操作来对其它字线执行LSB编程操作。在步骤S1307至S1309以与一般MSB编程操作的方式相同的方式执行每个字线的MSB编程操作。

图14是图示了根据本发明另一实施例的编程操作的流程图。

表8列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表8]

参照图14和表8，在步骤S1401以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1403向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

然后在步骤S1405通过向第一字线WL<0>施加预编程电压Vpgm1来执行预编程操作。然后在步骤S1407对第一字线WL<0>编程。这里，通过向第二字线WL<1>施加预通行电压NV通行来对后续必须执行LSB编程操作的第二字线WL<1>预编程。

以与步骤S1405的方式相同的方式对其它字线执行LSB编程操作。在步骤S1409和S1411以与一般编程方法的方式相同的方式执行MSB编程操作。

图15是图示了根据本发明另一实施例的编程操作的流程图。

表9列举了根据本发明这个实施例在执行编程操作时向字线施加的电压。

[表9]

参照图15和表9，在步骤S1501以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1503向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

以与一般方法相同的方式对第一字线WL<0>执行LSB编程操作。当执行MSB编程操作时，在步骤S1505通过向第一字线WL<0>施加预编程电压Vpgm1来对第一字线WL<0>预编程。然后，在步骤S1507通过向第一字线WL<0>施加编程电压Vpgm来执行MSB编程操作。

以与上述方法相同的方式，在步骤S1509和S1511对其它字线执行MSB编程操作。

可替选地，可以根据以下实施例来实施本发明。

图16是图示了根据本发明另一实施例的编程操作的流程图。

参照图16，在步骤S1601以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1603向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

在完成擦除操作之前，在步骤S1605以每一位为基础对全部字线执行预编程操作。换言之，通过向每个字线施加预编程电压Vpgm1，在位的基础上对每个字线编程，直至该字线的检验通过。作为预编程操作的结果，存储块的全部擦除单元都被预编程。

随后，如果输入编程命令，则在步骤S1607根据编程命令来执行编程操作和检验操作。

图17示出了根据本发明另一实施例的编程操作的流程图。

参照图17，在步骤S1701以与一般方法的方式相同的方式执行存储块BK的擦除操作。亦即，向P阱施加高电压而向字线施加0V，因此擦除存储单元。随后，在步骤S1703向全部字线施加用于软编程的后编程电压，然后执行擦除检验。

然后，将字线分成偶数字线和奇数字线。当先对奇数字线编程时，在步骤S1705仅对偶数字线预编程。

例如，在存储块包括第一至第三十二字线WL<0>至WL<32>的情况下，假设第一、第三、...、第三十一字线WL<0>、WL<2>、...、WL<30>称为奇数字线，而第二、第四、...、第三十二字线WL<1>、...、WL<31>称为偶数字线。这里，当从第一字线WL<0>也就是奇数字线开始执行编程操作时，在擦除存储块之后仅对偶数字线全部预编程。

如果对偶数字线预编程，则在步骤S1707完成存储块的擦除操作。如果所选字线是偶数字线(步骤S1709)，则当根据编程命令来后续执行编程操作时，在步骤S1711对对应字线和在DSL方向上相邻的奇数字线预编程。

然后在步骤S1713对所选字线编程。例如，当将要对第二字线WL<1>编程时，先对在DSL方向上相邻的第三字线WL<2>预编程，然后对第二字线WL<1>编程。

上述操作也可以应用于这样的情况：当先编程的字线是偶数字线时，先对奇数字线预编程，然后执行编程操作。

连接到字线的擦除单元，其随后将要被编程到所选字线，使用各种方法被预编程，以便将单元的阈值电压移位到接近0V。因而可以减少干扰。

如上所述，按照根据本发明实施例对非易失性存储器件编程的方法，使擦除单元的阈值电压分布变窄。因而可以减少由编程操作造成的干扰。另外，可以组合这里描述的实施例各自的各种特征以提供本发明的更多附加实施例。

已经提出这里公开的实施例以允许本领域技术人员容易地实施本发明，并且本领域技术人员可以通过对这些实施例进行组合来实施本发明。因此，本发明的范围不限于上述实施例而应当理解为仅由所附权利要求及其等效内容来限定。

Claims (27)

1.一种对非易失性存储器件编程的方法，包括：

提供存储器件，其中根据预编程操作在对存储块的擦除操作中对第一字线预编程；

根据所述预编程操作对第二字线预编程；以及

根据编程操作对所述第一字线编程。

2.根据权利要求1所述的方法，其中仅对擦除单元执行所述预编程操作。

3.根据权利要求1所述的方法，其中用于所述预编程操作的预编程电压低于用于所述编程操作的编程电压。

4.根据权利要求1所述的方法，其中当所述存储块的存储单元在其中存储第一位数据和第二位数据时，仅在第一位编程或者第二位编程中包括所述预编程操作。

5.一种对非易失性存储器件编程的方法，包括：

提供存储器件，其中根据预编程操作在对存储块的擦除操作中对第一字线预编程；

根据编程命令向所述第一字线施加编程电压，并且根据所述预编程操作向第二字线施加第一通行电压；以及

通过向除了所述第一字线和第二字线之外的字线施加第二通行电压，对除了所述第一字线和第二字线之外的字线编程。

6.根据权利要求5所述的方法，其中所述第一通行电压高于所述第二通行电压但是低于所述编程电压。

7.根据权利要求5所述的方法，其中向所述第二字线施加所述第一通行电压包括：向所述第二字线的擦除单元施加所述第一通行电压以通过所述第一通行电压来提供预编程。

8.根据权利要求5所述的方法，其中当所述存储块的存储单元在其中存储第一位数据和第二位数据时，仅在第一位编程操作或者第二位编程操作中包括所述预编程操作。

9.根据权利要求5所述的方法，其中仅对擦除单元执行所述预编程操作。

10.一种对非易失性存储器件编程的方法，包括：

在擦除存储块之后，根据预编程操作对根据编程命令而选择用于编程的第一字线预编程；以及

通过向所述第一字线施加编程电压来对所述第一字线编程。

11.根据权利要求10所述的方法，其中仅对擦除单元执行所述预编程操作。

12.根据权利要求10所述的方法，还包括：在对所述第一字线预编程之后，

向所述第一字线施加所述编程电压，并且向将在所述第一字线之后被编程的第二字线施加第一通行电压；以及

通过向除了所述第一字线和第二字线之外的字线施加第二通行电压来对除了所述第一字线和第二字线之外的字线编程。

13.根据权利要求12所述的方法，其中所述第一通行电压高于所述第二通行电压但是低于所述编程电压。

14.根据权利要求12所述的方法，其中向所述第二字线施加所述第一通行电压包括：向所述第二字线的擦除单元施加所述第一通行电压以通过所述第一通行电压来提供预编程。

15.根据权利要求10所述的方法，其中当存储块的存储单元在其中存储第一位数据和第二位数据时，仅在第一位编程操作或者第二位编程操作中包括所述预编程操作。

16.一种对非易失性存储器件编程的方法，包括：

在擦除存储块之后，根据预编程操作对根据编程命令而选择用于编程的第一字线和将在所述第一字线之后被编程的第二字线预编程；

通过向所述第一字线施加编程电压来对所述第一字线编程；

根据所述预编程操作来对将在所述第二字线之后被编程的第三字线预编程；以及

通过向所述第二字线施加编程电压来对所述第二字线编程。

17.根据权利要求16所述的方法，其中仅对擦除单元执行所述预编程操作。

18.一种对非易失性存储器件编程的方法，包括：

在擦除存储块之后，通过向第一字线施加用于对所述第一字线预编程的预编程电压来对所述第一字线执行编程操作；以及

通过增加所述编程电压的电压电平来对所述第一字线执行所述编程操作。

19.根据权利要求18所述的方法，其中仅对擦除单元执行所述编程操作。

20.根据权利要求18所述的方法，其中所述预编程电压低于所述编程电压。

21.根据权利要求18所述的方法，其中编程操作包括：当对所述第一字线编程时，向将在所述第一字线之后被编程的第二字线施加第一通行电压，并向除了所述第一字线和第二字线之外的字线施加第二通行电压。

22.根据权利要求21所述的方法，其中所述第一通行电压高于所述第二通行电压但是低于所述编程电压。

23.根据权利要求21所述的方法，其中将所述第一通行电压施加于所述第二字线的擦除单元。

24.一种对非易失性存储器件编程的方法，包括：

在对存储块的擦除操作中，以每一位为基础对全部字线执行预编程操作和检验操作；以及

根据后续编程命令来执行编程操作。

25.根据权利要求24所述的方法，其中用于所述预编程操作的电压低于用于所述编程操作的电压。

26.一种对非易失性存储器件编程的方法，包括：

在对存储块的擦除操作中，以每一位为基础对除了最终编程的字线之外的字线执行预编程操作和检验操作；以及

根据后续编程命令来执行编程操作。

27.一种对非易失性存储器件编程的方法，包括：

在对存储块的擦除操作中，对属于偶数组或者奇数组的第一字线预编程；

确定根据编程命令而选择用于编程的字线是否属于所述第一字线；

作为所述确定的结果，如果所述选择的字线属于所述第一字线，则对与所选择的字线的漏极选择线相邻的字线执行预编程操作；以及

对所选择的字线执行所述编程操作。

Images