JP3184045B2 - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ

Info

Publication number
JP3184045B2
JP3184045B2 JP13581494A JP13581494A JP3184045B2 JP 3184045 B2 JP3184045 B2 JP 3184045B2 JP 13581494 A JP13581494 A JP 13581494A JP 13581494 A JP13581494 A JP 13581494A JP 3184045 B2 JP3184045 B2 JP 3184045B2
Authority
JP
Japan
Prior art keywords
data
storage area
word lines
memory cells
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13581494A
Other languages
English (en)
Other versions
JPH087581A (ja
Inventor
弘人 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13581494A priority Critical patent/JP3184045B2/ja
Priority to US08/490,167 priority patent/US5587948A/en
Priority to KR1019950015837A priority patent/KR0169785B1/ko
Priority to TW084106470A priority patent/TW357355B/zh
Publication of JPH087581A publication Critical patent/JPH087581A/ja
Application granted granted Critical
Publication of JP3184045B2 publication Critical patent/JP3184045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、連続したデータを記憶
するNAND型フラッシュEEPROMに関し、特にメ
モリカードに使用されるものである。
【0002】
【従来の技術】最近、大量のデータを記憶するのに適し
た低コストの不揮発性メモリであるNAND型フラッシ
ュEEPROMがメモリカードに使用されるようになっ
てきた。このNAND型フラッシュメモリは、1ページ
分のデータを記憶するデータレジスタを内部に備えてお
り、外部から入力された書き込みデータを1ページ分一
度に書き込むことが可能である。このため、NAND型
フラッシュメモリは、高速書き込みが必要なシステムに
最適である。
【0003】このNAND型フラッシュメモリの読み出
しは、ランダムリードとシリアルリードに分けられる。
ランダムリードは、メモリセルのデータを1ページ分一
括してデータレジスタに読み出した後、選択されたカラ
ムアドレスのデータレジスタの内容を外部に読み出すモ
ードである。ランダムリ−ドの読み出し時間は、10μ
sec程度と遅い。また、シリアルリードは、データレ
ジスタの内容を単に外部に読み出すモードである。シリ
アルリ−ドの読み出し時間は、1バイト当たり100n
sec程度と高速である。
【0004】このようなフラッシュメモリを使用してメ
モリカードを達成する場合の、記憶データの管理方法に
ついてはいままで多く提案されている。例えば、特開平
4−313882には、画像情報を記憶するのに適した
データ管理方法が記載されている。図10は、このデー
タ管理方法を表した記憶情報マップで、メモリチップの
一部の領域をデータ管理情報記憶領域として使用し、そ
の他の領域をデータ記憶領域として使用する。
【0005】データ管理情報としては、上記特開平4−
313882の例では、パケットナンバー(画像番
号)、カード番号、データ種別、リザーブ領域、次のク
ラスタ番号などが記憶される。
【0006】データの読み出しは、管理情報記憶領域か
ら管理情報を読み出して、管理情報により指示されるデ
ータ記憶領域のデータが読み出される。また、データの
書き込みは、管理情報を読み出して空きデータ記憶領域
を検索し、見つかった空き領域にデータの書き込みが行
われる。
【0007】しかしながら、このようなデータ管理方法
では、データ管理情報記憶領域の書き換え回数がデータ
領域の書き換え回数に較べて非常に多くなり、データ管
理情報記憶領域の書き換え回数でカードの寿命が決定さ
れてしまう。
【0008】そこで、例えば特開平4−313882
は、図11に示すようなデータ管理方法を提案してい
る。この方法は、区分された各記憶単位がデータ記憶の
基本単位であるクラスタ部分と管理情報が書き込まれる
ヘッダ部分とにより構成される。
【0009】消去時には、このクラスタ部分とヘッダ部
分が同時に消去される。また、書き込み時には、データ
管理情報がこのヘッダ部分に同時に書き込まれる。この
ように構成すると、所定のデータ管理情報記憶領域に書
き換えが集中することがなくなり、管理領域が速く書き
換え制限回数に達するという不都合がない。
【0010】
【発明が解決しようとする課題】しかしながら、前述の
NAND型フラッシュEEPROMを使用したメモリカ
ードにこのようなデータ管理方法を適用しようとする
と、以下に述べるような問題が生じる。
【0011】データ読み出しは、前述したように、デー
タ記憶情報管理領域(ヘッダ部)を検索することにより
データをアクセスするための情報を参照して行われる。
NAND型フラッシュEEPROMを採用する場合、1
クラスタ+ヘッダ情報部を1度に消去できる基本単位の
1ブロックデータに対応させて構成すると1回のブロッ
ク消去で1クラスタとヘッダ部が同時に消去できカード
の書換えの効率が良くなる。
【0012】この場合、各ヘッダ部は、それぞれ異なる
ページに配置されるため、前述したようにヘッダ情報を
検索するためには各ヘッダ部を連続して読み出す必要が
あり、毎回10μsecの読み出し時間が必要である。
【0013】例えば、1ページが256バイトで構成さ
れ、1ブロックが16ページで構成される16Mビット
のNAND型フラッシュEEPROMを使用し、1クラ
スタを15ページで、またヘッダ部(16バイトの情
報)を1ページで構成するような場合のヘッダ部の連続
読み出し時間について考えてみる。
【0014】図11に示したような管理方式を使用し
て、512クラスタで構成される16Mビットチップの
ヘッダ部のみ連続アクセスすると、512×10μse
c+100nsec×16×512=5939.2μs
ecの読み出し時間が必要となる。また、図10に示し
た従来の管理方法を使用して1クラスタを16ページで
構成すると、ヘッダ部は、16バイト×512クラスタ
=8Kバイト(2ブロック)の領域を確保すればよく、
ヘッダ部の読み出し時間は、32×10μsec+10
0nsec×256×32=1139.2μsecとな
る。
【0015】このように、データの書き換え回数を保障
するため、図11のような管理方法を要すると、読み出
しのためのヘッダ部の検索に5msec程度必要とな
る。しかしながら、図10のような管理方法を採用する
と、データ管理情報記憶領域の書き換え回数がデータ記
憶領域の書き換え回数より多くなり、デバイスの寿命が
データ管理情報記憶領域におけるデ−タの書き換え回数
で決定され、チップ寿命が短くなるという不都合があ
る。
【0016】本発明は、上記問題点を解決すべくなされ
たもので、その目的は、NAND型フラッシュEEPR
OMにおいて、チップの寿命をデータ管理情報記憶領域
における書き換え回数に依存させないことによりチップ
寿命を長くすること、及び、データ管理情報記憶領域の
デ−タを高速に読み出し、短時間のデータ検索を可能に
することにより、デ−タの高速読み出し、書き込み、消
去を可能にすることである。
【0017】
【課題を解決するための手段】上記目的を達成するた
め、本発明の不揮発性半導体メモリは、電気的に消去・
書き込みが可能なメモリセルをi個直列に接続した第1
NAND束をマトリックス状に複数個配置した第1アレ
イ領域と、電気的に消去・書き込みが可能なメモリセル
を前記iより少ないj個直列に接続した第2NAND束
をマトリックス状に複数個配置した第2アレイ領域と、
前記第1アレイ領域内において第1方向に配置した第1
NAND束を複数個接続した複数のビット線と、前記第
2アレイ領域内において前記第1方向に配置した第2N
AND束を複数個接続した複数のビット線と、前記第1
及び第2アレイ領域内において前記第1方向に直交する
第2方向に配置した第1及び2NAND束を複数個接続
した複数のワ−ド線と、各ビット線に接続された複数の
第1又は第2NAND束のうちの1つのNAND束内の
1つのメモリセルを選択するデコ−ド手段とを備えてい
る。
【0018】前記第1及び第2NAND束は、それぞれ
メモリセルとビット線との間にセレクトゲートトランジ
スタを有し、メモリセルとソ−ス線との間にセレクトゲ
ートトランジスタを有している。前記第1及び第2アレ
イ領域は、互いに隣接している。
【0019】前記複数のワ−ド線の一部は、前記第2方
向に配置された各々の第1及び第2NAND束のメモリ
セルの一つを共通に接続し、前記複数のワ−ド線の他の
一部は、前記第2方向に配置された各々の第1NAND
束のメモリセルの一つのみを共通に接続している。
【0020】前記第1アレイ領域は、前記デコ−ド手段
と前記第2アレイ領域の間に配置され、前記複数のワ−
ド線の一部は、前記デコ−ド手段から前記第2アレイ領
域まで延在し、前記複数のワ−ド線の他の一部は、前記
デコ−ド手段から前記第1アレイ領域まで延在してい
る。
【0021】前記第2方向に配置された各々の第1及び
第2NAND束に接続される複数のワ−ド線のうちのj
本のワ−ド線は、それぞれ前記第1及び第2NAND束
のメモリセルの一つを共通に接続し、前記複数のワ−ド
線のうちのi−j本のワ−ド線は、それぞれ前記第1N
AND束のメモリセルの一つのみを共通に接続してい
る。
【0022】本発明の不揮発性半導体メモリは、さら
に、前記デコ−ド手段により選択された第1及び第2ア
レイ領域のメモリセルについて、データの読み出し、書
き込み及び消去を一括して行う手段を備えている。
【0023】
【作用】上記構成によれば、デ−タ記憶領域の1NAN
D束は、互いに直列に接続されたi個のメモリセルで形
成され、データ管理情報記憶領域の1NAND束は、互
いに直列に接続されたiより少ないj個のメモリセルで
形成されている。また、デ−タの一括消去が可能なデ−
タ記憶領域の1ブロック内にそれぞれデータ管理情報記
憶領域を設けることができる。
【0024】従って、チップの寿命がデータ管理情報記
憶領域のデ−タの書き換え回数で決定されることがない
ため、チップの寿命が長くなり、かつ、データ管理領域
のデ−タを高速に読み出すことができるため、短時間で
データ検索が行え、メモリーカードの高速読み出し・書
き込み・消去に貢献できる。
【0025】
【実施例】以下、図面を参照しながら、本発明の不揮発
性半導体メモリについて詳細に説明する。図1は、本発
明の一実施例におけるNAND型フラッシュEEPRO
Mの主要部の構成を示すブロック図である。
【0026】メモリセル部MCのカラム方向の端部に
は、ロウデコ−ダが配置され、ロウ方向の端部には、セ
ンスアンプが配置される。メモリセル部MCは、カラム
方向に二つの領域に区分され、その一つがデータ記憶領
域となり、他の一つがデータ管理情報記憶領域となって
いる。
【0027】なお、メモリセル部MCは、カラム方向に
数個の領域に区分し、各領域にデータ記憶領域とデータ
管理情報記憶領域を適当に振り分けてもよい。即ち、デ
ータ管理情報記憶領域は、データ記憶領域のカラム方向
の端部に存在していても、又はデータ記憶領域の中央部
に存在していてもよい。
【0028】図2は、図1のNAND型フラッシュEE
PROMの主要部の構成をより詳細に示すものである。
メモリセル部は、カラム方向に二つの領域に区分され、
ロウデコ−ダ11側の領域がデータ記憶領域101とな
り、残りの領域がデータ管理情報記憶領域102となっ
ている。
【0029】メモリセル部のデータ記憶領域101で
は、さらにカラム方向にn(例えば256)の領域に区
分され、各領域は、例えば8本のビット線を有し、1バ
イトを構成している。また、データ管理情報記憶領域1
02も、例えば8本のビット線を有し、1バイトを構成
している。
【0030】メモリセル部は、ロウ方向にm(例えば5
12)の領域に区分され、各領域は、例えば16本のワ
−ド線を有し、1つのブロックを構成している。各ブロ
ックは、カラム方向に配置される複数のNAND束12
を含んでいる。
【0031】メモリセル部のデータ記憶領域101に
は、例えば、(nバイト×8)本のビット線BL11〜
BL18、〜、BLn1〜BLn8と、例えば、(mブ
ロック×16)本のワード線WL11〜WL116、
〜、WLm1〜WLm16の交点に、それぞれフローテ
ィングゲートを有する電気的に書き込み・消去可能なメ
モリセルが配置されている。
【0032】図3は、メモリセル部の1つのブロックの
構成を詳細に示すものである。デ−タ記憶領域101に
おいて、1つのNAND束12は、i個、例えば16個
のメモリセルM1〜M16を有している。それぞれのメ
モリセルM1〜M16のゲ−トは、ワード線WL11〜
WL16に接続されている。
【0033】1つのブロック内の例えば16本のワード
線WL11〜WL16にゲートが接続された16個のメ
モリセルM1〜M16は、それぞれドレイン端子とソー
ス端子が直列に接続されている。
【0034】直列接続されたメモリセルの一番端のメモ
リセルM1のドレインには、セレクトゲートトランジス
タSGDの電流通路の一端が接続されている。なお、セ
レクトゲートトランジスタSGDの電流通路の他端は、
ビット線BLに接続されている。
【0035】直列接続されたメモリセルの他方の一番端
のメモリセルM16のソースには、セレクトゲートトラ
ンジスタSGSの電流通路の一端が接続されている。な
お、セレクトゲートトランジスタSGSの電流通路の他
端は、ソース線に接続されている。
【0036】1つのNAND束は、ビット線とソース線
間に接続された2個のセレクトゲートトランジスタと、
16個のメモリセルトランジスタにより構成される。1
本のビット線には、ブロック数分(本実施例ではm=5
12)のNAND束が接続されている。
【0037】また、デ−タ管理情報記憶領域102にお
いて、1つのNAND束12´は、iより少ないj個、
例えば2個のメモリセルMH1,MH2を有している。
それぞれのメモリセルMH1,MH2のゲートは、ワー
ド線WL11〜WL16に接続されている。
【0038】1つのブロック内の例えば2本のワード線
WL1〜WL2にゲートが接続された2個のメモリセル
MH1〜MH2は、それぞれドレイン端子とソース端子
が直列に接続されている。
【0039】メモリセルMH1のドレインには、セレク
トゲートトランジスタSGDの電流通路の一端が接続さ
れている。このセレクトゲートトランジスタSGDの電
流通路の他端は、ビット線BLに接続されている。
【0040】メモリセルMH2のソースには、セレクト
ゲートトランジスタSGSの電流通路の一端が接続され
ている。このセレクトゲートトランジスタSGSの電流
通路の他端は、ソース線に接続されている。
【0041】1つのNAND束は、ビット線とソース線
間に接続された2個のセレクトゲートトランジスタと2
個のメモリセルトランジスタにより構成されている。1
本のビット線には、ブロック数分(本実施例ではm=5
12)のNAND束が接続されている。
【0042】図2のNAND型フラッシュEEPROM
の主要部の構成を再び参照する。それぞれのビット線B
L11〜BL18、〜、BLn1〜BLn8は、それぞ
れ対応するセンスアンプ回路SA11〜SA18、〜、
SAn1〜SAn8に電気的に接続されている。
【0043】ページ読み出し時、このセンスアンプ回路
でセンスされたメモリセルの記憶情報は、それぞれのセ
ンスアンプ回路に対応したラッチ回路LA11〜LA1
8、〜、LAn1〜LAn8にラッチされる。
【0044】バイトデータ読み出し時、ラッチ回路にラ
ッチされたデータは、カラムデコ−ダ13により選択さ
れたカラムゲートトランジスタCG11〜CG18、
〜、CGn1〜CGn8を介して、I/Oバス線14上
にバイト単位で出力され、I/Oバッファ回路15から
メモリチップ外部へ出力される。
【0045】書き込み時においては、256バイトデー
タは、1バイトづつ連続してI/Oバッファ回路15を
介して外部から入力され、カラムデコ−ダ13により選
択された所定のカラムゲートトランジスタを介して、所
定のラッチ回路にそれぞれ記憶される。
【0046】ビット線BL11〜BL18、〜、BLn
1〜BLn8の電位は、ラッチ回路に記憶されたデータ
に基づいて決定される。即ち、もし、入力データが
“1”データであれば、ビット線の電位は、1/2VPP
に設定される。また、もし、入力データが“0”データ
であれば、ビット線の電位は0Vに設定される。
【0047】書き込み時においては、ロウデコ−ダ11
により選択された1本のワード線は、VPP電位に設定さ
れる。この選択されたワード線を含むNAND束内のセ
レクトゲートトランジスタSGDのゲ−トと残りの選択
されなかった15本のワード線は、それぞれ約1/2V
PPに設定される。
【0048】セレクトゲートトランジスタSGSのゲ−
トは、0Vに設定される。この結果、入力データが
“1”データのメモリセルのゲートとチャンネル間に
は、約1/2Vppの電界が印加されるため、書き込みは
行われず、メモリセルは消去状態のままとなる。
【0049】入力データが“0”データのメモリセルの
ゲートとトャンネル間には、VPPの電界が印加されるた
めフローティングゲートに電子が注入され、メモリセル
は消去状態から書き込み状態へと変化する。
【0050】非選択のNAND束のセレクトゲートトラ
ンジスタSGD,SGSのゲ−ト電位と16個のメモリ
セルのゲート電位は、すべて0Vに設定され、書き込み
が生じないように設定される。
【0051】次に、消去動作について説明する。消去
時、選択されたブロック内のすべてのワード線は0Vに
設定され、非選択ブロック内のすべてのワード線は、V
PPに設定される。それと同時に、メモリセルの基板電位
がVPPになるため、選択ブロック内のメモリセルのフロ
ーティングゲートから電子が基板に放出され、選択ブロ
ック内のメモリセルはすべて消去状態となる。また、非
選択ブロック内のすべてのメモリセルのゲートと基板
は、両者ともVPP電圧になっているため、電位差が生じ
ず、消去動作の前のデータを保存している。
【0052】図4は、1つのNAND束内のセレクトゲ
ートトランジスタのゲートとメモリセルのゲートを駆動
するためのロウ・デコーダ回路を示すものである。この
ロウデコ−ダ回路は、1ブロック分を示しており、図2
のロウデコーダ11は、図4のロウ・デコーダ回路がm
(例えば512)個集まることにより構成される。即
ち、図2のロウデコ−ダは、デ−タ記憶領域及びデ−タ
管理情報記憶領域の1ブロックのNAND束を選択し、
かつ、そのNAND束内の1つのメモリセルを選択し得
る。
【0053】PチャネルMOSトランジスタP1〜P5
は、読みだし時の基板電位がVDD、書き込み/消去時の
基板電位がVPPに変化するトランジスタである。Pチャ
ネルMOSトランジスタP1,P2とNチャネルMOS
トランジスタN1,N2から構成されるインバータIN
V1の出力は、ドレイン(ビット線)側のセレクトゲー
ト線SG1となる。
【0054】しきい値が負のディプリッション型MOS
トランジスタD1の電流通路の一端は、VDD系の電源電
圧で動作するインバータ回路INV2の出力に接続さ
れ、他端はソース側セレクトゲート線SG2となる。
【0055】また、NチャネルMOSトランジスタN1
〜N8は、基板電位が0Vでしきい値が正となる。表1
は、読みだし時、書き込み時、消去時におけるロウ・デ
コーダ回路を駆動する制御信号φ1〜φ4、A,Bの電
圧を示している。前述したような電圧が各モードでセレ
クトゲートとワード線に供給される。
【0056】
【表1】
【0057】表2は、NAND束内のワ−ド線WL1を
選択する場合の制御信号C1〜C16の電圧を、各モー
ド(読みだし、書き込み、消去)について示している。
なお、内部アドレス信号に応答してこのようなデコード
を行う回路は、従来より公知となっている。
【0058】
【表2】
【0059】本実施例のメモリチップは、上述したよう
な構成のデータ記憶領域101と、以下に述べるデータ
管理情報記憶領域102とから構成される。図1乃至図
3に示した実施例では、1ブロック4Kバイトのデータ
記憶領域101と4バイトのデータ管理情報記憶領域1
02により構成された場合について説明した。しかし、
データ記憶領域101とデータ管理情報記憶領域102
のサイズの相対比は、カラム方向に配置されるメモリセ
ルアレイの構成を換える事により変更可能である。
【0060】図2及び図3に示すように、データ管理情
報記憶領域102には、8本のビット線(1バイト)B
L1H〜BL8Hと、1024本(512×2)のワー
ド線WL11〜WL116、〜、WLm11〜WLm1
6の交点には、それぞれフローティングゲートを有する
電気的に書き込み・消去可能なメモリセルが配置されて
いる。
【0061】データ管理情報記憶領域102内の1つの
NAND束は、2個のメモリセルMH1,MH2と、ド
レイン側セレクトゲートトランジスタSGD及びソース
側セレクトゲートトランジスタSGSがビット線とソー
ス線間に直列に接続されて構成される。
【0062】メモリセルMH1のゲート電極は、データ
記憶領域101内のメモリセルM1のゲート電極と共通
にワード線WL1に接続され、メモリセルMH2のゲー
ト電極は、データ記憶領域内のメモリセルM2と共通に
ワード線WL2に接続されている。
【0063】直列接続された2個のメモリセルの一番ソ
ース側のメモリセルMH2のソース電極は、ソース側の
セレクトゲートトランジスタSGSのドレイン電極に接
続されている。
【0064】データ管理情報記憶領域102のNAND
束内のセレクトゲートトランジスタSGD,SGSのゲ
ート電極は、対応するデータ記憶領域のNAND束内の
セレクトゲートトランジスタSGD,SGSのゲート電
極と共通にセレクトゲート線SG1,SG2に接続され
ている。
【0065】図5は、セレクトゲートトランジスタとメ
モリセルをシリコン基板上に形成する場合のパターン図
を示している。図6は、図5のVI−VI´線に沿う断
面図である。図7は、図5のVII−VII´線に沿う
断面図である。
【0066】n型シリコン基板21の表面領域には、p
型ウェル22が形成されている。p型ウェル22内に
は、互いに直列接続された16個のメモリセルM1〜M
16が形成されている。また、直列接続されたメモリセ
ルの両端には、それぞれセレクトゲートトランジスタS
GD,SGSが形成されている。
【0067】1つのブロックにおいて、ロウ・デコーダ
回路から16本のワード線WL1〜WL16が延在して
いる。ワード線WL1〜WL16は、ポリシリコンから
構成されている。フローティングゲートFG1〜FG1
6は、ワード線WL1〜WL16とデータ記憶領域内の
SDG領域(素子分離フィールド酸化膜が形成されてい
ない領域)との交点(メモリセル形成部)の直下に形成
されている。フローティングゲートFG1〜FG16
は、ポリシリコンから構成されている。
【0068】また、1つのブロックにおいて、ロウ・デ
コーダ回路からは、この16本のワード線の他に、2本
のセレクトゲート線SG1,SG2が延在している。こ
のセレクトゲート線SG1,SG2は、ポリシリコンか
ら構成される。
【0069】セレクトゲート線SG1,SG2とSDG
領域との交点の直下には、フローティングゲートが存在
しない。よって、セレクトゲートトランジスタCGD,
CGSは、通常のMOSトランジスタとなっている。
【0070】2本のワード線WL1,WL2は、データ
記憶領域101に隣接するデータ管理情報記憶領域10
2まで延長されている。ワード線WL1,WL2とデー
タ管理情報記憶領域内のSDG領域との各交点の直下に
は、ポリシリコンから構成されたフローティングゲート
FG1,FG2が形成される。
【0071】また、2本のセレクトゲート線SG1,S
G2も、データ管理情報記憶領域102まで延長されて
いる。そして、セレクトゲート線SG1,SG2とデー
タ管理情報記憶領域102内のSDG領域との交点の直
下には、フローティングゲートを有しない通常のMOS
トランジスタであるセレクトゲートトランジスタSG
D.SGSが形成される。
【0072】各ドレイン側セレクトゲートトランジスタ
SGDのドレイン端子は、N+ 拡散層23で形成され、
コンタクトホールを介してアルミニウムで形成されるビ
ット線BLに接続されている。
【0073】各ソース側セレクトゲートトランジスタS
GSのソース端子は、N+ 拡散層24で形成され、この
+ 拡散層24は、コンタクトホールを介してアルミニ
ウムで形成されるソース線に接続されている。
【0074】各メモリセルMC1〜MC16及びセレク
トゲートトランジスタSGD,SGSの間には、各メモ
リセルMC1〜MC16のソ−ス及びドレイン、又はセ
レクトゲートトランジスタSGD,SGSの電流通路と
なるN+ 拡散層25が形成されている。
【0075】14本のワード線WL3〜WL16は、デ
ータ記憶領域101で終端しており、データ管理情報記
憶領域102内のワード線WL2とセレクトゲート線S
G2間においては、ワ−ド線及びフロ−ティングゲ−ト
は、共に存在しない。
【0076】この領域には、リンまたは、砒素等のN+
領域を形成する不純物が製造過程で注入されており、こ
のためワード線WL2により形成されるメモリセルトラ
ンジスタのソース端子は、N+ 拡散層26により電気的
にソース側セレクトゲートトランジスタのドレイン端子
に接続されている。
【0077】図2のNAND型フラッシュEEPROM
の主要部の構成を再び参照する。データ管理情報記憶領
域102の8本のビット線BL1H〜BL8Hは、それ
ぞれ対応するセンスアンプ回路SA1H〜SA8Hに電
気的に接続されている。データ管理情報読み出し時に、
このセンスアンプ回路SA1H〜SA8Hでセンスされ
たメモリセルの記憶情報は、それぞれのセンスアンプ回
路に対応したラッチ回路LA1H〜LA8Hにラッチさ
れる。
【0078】データ管理情報記憶領域102のデータを
読み出す場合、まず始めに、外部よりブロックアドレス
及びページアドレスが入力される。この指定されたブロ
ックアドレスによってm(例えば512)に区分された
ブロックのうちの1ブロックが選択される。また、指定
されたページアドレスにより、ワ−ド線WL1,WL2
のうちのいずれか1本が選択される。
【0079】選択されたワード線は、0Vに設定され、
選択されたブロック内の残りの15本のワード線は、電
源電圧VDDに設定される。また、選択されたブロックの
2本のセレクトゲート線も、電源電圧VDDに設定され
る。
【0080】この動作条件は、データ記憶領域101内
のワ−ド線WL1,WL2にゲートが接続されたメモリ
セルが選択される場合と同じ状態であり、ロウ・デコー
ダ回路及びロウ・デコーダ回路を駆動する周辺回路は、
データ管理情報記憶領域102を持たない従来のメモリ
チップと同じものが使用される。
【0081】選択されたワード線にゲートが接続された
8個のメモリセルのデータに基づき、データ記憶領域1
01のメモリセルが選択された場合と同様に、それぞれ
のビット線の電位が決定され、カラムゲ−トトランジス
タCG1H〜CG8Hを介してデータが読み出される。
【0082】本実施例は、データ管理情報記憶領域10
2のNAND束12´を2個のメモリセルと2個のセレ
クトゲートトランジスタで構成している。このため、消
去状態のメモリセルが選択された場合に、メモリセルに
流れる電流は、データ記憶領域101内のメモリセルが
選択された場合より大きくなる。
【0083】MOSトランジスタであるメモリセルに流
れる電流は、基板バイアス効果によりソース電位が高い
ほど少なくなるため、選択されたメモリセルとソースセ
レクトゲート間に接続されるメモリセルの個数が多いほ
ど大きくなる。
【0084】この結果、例えばメモリセルを2個直列に
接続した場合は、メモリセルを16個直列に接続した場
合よりも、10倍程度、セル電流が多く流れる。このた
め、データ管理情報記憶領域102のビット線の電位変
化は、データ記憶領域101のビット線の電位変化より
10倍程度速くなる。
【0085】図8は、1NAND束内に直列に接続され
るメモリセルの数と、2pF程度の容量のビット線の電
位が数V変化する時間との関係を示したものである。こ
の図から、16個のメモリセルで1NAND束を構成し
た場合には、ページ読み出し速度は、10μsec以上
必要であるが、2個のメモリセルで1NAND束を構成
した場合には、読み出し速度は、1μsec以下に高速
化することが可能であることがわかる。
【0086】データ管理情報読み出し時、データ管理情
報記憶領域102のメモリセルデータは、1μsec以
下のページ読み出し速度でセンスアンプにより読み出さ
れ、その後、データレジスタ(ラッチ回路)LA2H〜
LA8Hにラッチされる。
【0087】この後、ラッチデータは、バイトデータ読
み出し動作により、カラムゲートトランジスタCG1H
〜CG8Hを介して、I/Oバス線14に出力され、I
/Oバッファ回路15からメモリチップ外部へ出力され
る。
【0088】データ管理情報を書き込む場合は、まず、
データ管理情報を、所定のラッチ回路にインプットする
必要がある。本実施例の場合、書き込みデータは、I/
Oバッファ回路15を介して、外部から256バイトの
データ記憶情報が入力された後に、連続して1バイト分
のデータ管理情報が入力され、ラッチ回路にラッチされ
る。
【0089】この入力データに基づき、データ管理情報
記憶領域102の8本のビット線の電位が決定され、2
56バイトのデータ記憶情報と同時に、データ管理情報
は、ワード線により選択されたメモリセルへ書き込まれ
る。
【0090】さらに、データ管理情報の消去も、本体デ
ータと同時に行われる。データ管理情報記憶領域のメモ
リセルは、図7に示すように、データ記憶領域のメモリ
セルと同じP型ウェル領域22上に形成されるため、消
去時、データ管理情報記憶領域102のメモリセルの基
板電位は、データ記憶領域101のメモリセルと同様に
PP電圧となる。
【0091】選択された消去ブロックのワード線WL1
〜WL16の電位は、0Vに設定されるため、選択され
たブロックのWL1〜WL2にゲートが接続されたデー
タ管理管理情報記憶領域102内のメモリセルのデ−タ
は、消去される。
【0092】また、非選択ブロックのすべてのワード線
電圧は、VPPに設定されるため、非選択のブロックに属
するメモリセルのデータは、消去されず、消去前のデー
タが依然として保存される。
【0093】上述してきた不揮発性半導体メモリにおい
ては、データ管理情報記憶領域のメモリセルの書き込み
/消去は、データ記憶領域のメモリセルと同時に行われ
る。従って、従来のように、データ管理情報記憶領域の
メモリセルの書換回数が増加し、この領域のメモリセル
によりメモリチップの寿命が決定されるということはな
い。
【0094】また、データ管理情報を読み出す速度が、
記憶データを読み出す速度より10倍以上高速に設定で
きる。従って、従来、6msec程度必要であったヘッ
ダ部の検索時間を短くすることが可能である。
【0095】例えば、図11の従来例と同じ4Kバイト
のデータ記憶領域に16バイトのデータ管理情報が必要
な場合についてヘッダ部の検索時間を考えてみる。この
場合、データ管理情報記憶領域は、カラム方向に8バイ
ト(64ビット線)の構成となり、それぞれのビット線
に対応する64個のセンスアンプ回路とラッチ回路が配
置される。データ管理情報読み出し速度を1μsec程
度とすると、ヘッダ部の検索時間は、1μsec×4ペ
ージ×512ブロック+100nsec×4バイト×4
ページ×512ブロック=2.867msecとなり、
図11の従来例の5.93msecの半分以下とするこ
とができる。
【0096】さらに、高速化するためには、図9の実施
例のように、データ管理情報記憶領域102の1NAN
D束12´を、1つのメモリセルM1と、セレクトゲー
トトランジスタSGD,SGSにより構成すれば良い。
【0097】なお、図8によれば、1NAND束中のメ
モリセルの個数が1個の場合のページ読み出し速度は、
200nsecとより高速化できる。4Kバイトのデー
タ記憶領域に16バイトのデータ管理情報が必要な場合
についてヘッダ部の検索時間を同様に考察してみると、
200nsec×512ブロック+100nsec×1
6バイト×512ブロック=0.92msecとなり、
従来例の15%程度の検索時間となる。
【0098】
【発明の効果】以上、説明したように、本発明の不揮発
性半導体メモリによれば、次のような効果を奏する。デ
−タ管理情報記憶領域をデ−タ記憶領域に隣接して配置
し、1ブロック内のデ−タ記憶領域のNAND束の1メ
モリセルの選択と同時に、デ−タ管理情報記憶領域のN
AND束の1メモリセルの選択を行っている。
【0099】従って、本実施例のNAND型フラッシュ
EEPROMを使用して連続したデータを扱う記憶デバ
イスを実現することにより、データ管理情報記憶領域の
メモリセルの書き換え回数を、デ−タ記憶領域のメモリ
セルの書き換え回数と同じにすることができ、チップの
寿命をデータ管理情報記憶領域における書き換え回数に
依存させずにチップ寿命を長くすることができる。
【0100】また、データ管理情報記憶領域の1NAN
D束内のメモリセルの数は、データ記憶領域の1NAN
D束内のメモリセルの数より少なく設定されている。従
って、データ管理情報記憶領域のデ−タを高速に読み出
し、短時間のデータ検索を可能にすることができ、デ−
タの高速読み出し、書き込み、消去を可能にすることが
できる。
【図面の簡単な説明】
【図1】本発明の不揮発性半導体メモリの主要部の概略
を示す図。
【図2】図1の半導体メモリの主要部を詳細に示す図。
【図3】図2のメモリセル部の1ブロックを詳細に示す
図。
【図4】図2のカラムデコ−ダを詳細に示す図。
【図5】図2のメモリセル部の1ブロックの平面パタ−
ンを示す図。
【図6】図5のVI−VI´線に沿う断面図。
【図7】図5のVII−VII´線に沿う断面図。
【図8】1NAND束内のメモリセル数と読み出し速度
との関係を示す図。
【図9】図2のメモリセル部の1ブロックを詳細に示す
図。
【図10】従来のメモリのデ−タ管理方法を示す図。
【図11】従来のメモリのデ−タ管理方法を示す図。
【符号の説明】
11 …ロウデコ−ダ、 12,12´ …NAND束、 13 …カラムデコ−ダ、 14 …I/Oバス線、 15 …I/Oバッファ回路、 21 …N型シリコン基板、 22 …P型ウェル領域、 23〜26 …N+ 拡散層、 101 …デ−タ記憶領域、 102 …デ−タ管理情報記憶領域、 MC …メモリセル部、 WL11〜WL116,〜,WLm1〜WLm16 …
ワ−ド線、 BL11〜BL18,〜,BLn1〜BLn8、BL1
H〜BL8H …ビット線、 SA11〜SA18,〜,SAn1〜SAn8、SA1
H〜SA8H …センスアンプ、 LA11〜LA18,〜,LAn1〜LAn8、LA1
H〜LA8H …ラッチ回路、 CG11〜CG18,〜,CGn1〜CGn8、CG1
H〜CG8H …カラムゲ−トトランジスタ、 M1〜M16 …メモリセル、 WL1〜WL16 …ワ−ド線、 SGD,SGS …セレクトゲ−トトランジスタ、 SG1,SG2 …セレクトゲ−ト線、 P1〜P5 …PチャネルMOSトランジスタ、 N1〜N8 …NチャネルMOSトランジスタ、 INV1,INV2 …インバ−タ、 φ1〜φ4、A,B …制御信号。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/792

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 電気的に消去・書き込みが可能なi個の
    メモリセルとセレクトゲートトランジスタとを直列に接
    続した第1NAND束をマトリックス状に複数個配置
    した第1アレイ領域と、 電気的に消去・書き込みが可能な前記i個より少ないj
    個のメモリセルとセレクトゲートトランジスタとを直列
    に接続した第2NAND束をマトリックス状に複数個
    配置した第2アレイ領域と、 前記第1アレイ領域内において第1方向に配置した前記
    第1NAND束を複数個接続した複数のビット線と、 前記第2アレイ領域内において第1方向に配置した前記
    第2NAND束を複数個接続した複数のビット線と、 前記第1及び第2アレイ領域内において前記第1方向に
    直交する第2方向に配置した前記第1及び第2NAND
    束を複数個接続した複数のワード線と、 各ビット線に接続された複数の前記第1又は第2NAN
    D束のうちの1つのNAND束内に配置された1つのメ
    モリセルを選択するデコード手段とを具備したことを特
    徴とする不揮発性半導体メモリ。
  2. 【請求項2】 前記第1及び第2NAND束は、それぞ
    れメモリセルとビット線との間に前記セレクトゲートト
    ランジスタを有していることを特徴とする請求項1に記
    載の不揮発性半導体メモリ。
  3. 【請求項3】 前記第1及び第2NAND束は、それぞ
    れメモリセルとソース線との間に前記セレクトゲートト
    ランジスタを有していることを特徴とする請求項1に記
    載の不揮発性半導体メモリ。
  4. 【請求項4】 前記第1及び第2アレイ領域は、互いに
    隣接していることを特徴とする請求項1に記載の不揮発
    性半導体メモリ。
  5. 【請求項5】 前記複数のワード線の一部は、前記第2
    方向に配置された各々の第1及び第2NAND束のメモ
    リセルの一つを共通に接続し、前記複数のワード線の他
    の一部は、前記第2方向に配置された各々の第1NAN
    D束のメモリセルの一つのみを共通に接続したことを特
    徴とする請求項1に記載の不揮発性半導体メモリ。
  6. 【請求項6】 前記第1アレイ領域は、前記デコード手
    段と前記第2アレイ領域の間に配置され、前記複数のワ
    ード線の一部は、前記デコード手段から前記第2アレイ
    領域まで延在し、前記複数のワード線の他の一部は、前
    記デコード手段から前記第1アレイ領域まで延在してい
    ることを特徴とする請求項4に記載の不揮発性半導体メ
    モリ。
  7. 【請求項7】 前記第2方向に配置された各々の第1及
    び第2NAND束に接続される複数のワード線のうちの
    j本のワード線は、それぞれ前記第1及び第2NAND
    束のメモリセルの一つを共通に接続し、前記複数のワー
    ド線のうちのi−j本のワード線は、それぞれ前記第1
    NAND束のメモリセルの一つのみを共通に接続したこ
    とを特徴とする請求項1に記載の不揮発性半導体メモ
    リ。
  8. 【請求項8】 前記デコード手段により選択された第1
    及び第2アレイ領域のメモリセルについて、データの読
    み出し、書き込み及び消去を一括して行う手段を具備し
    たことを特徴とする不揮発性半導体メモリ。
  9. 【請求項9】 電気的に消去・書き込みが可能なメモリ
    セルとセレクトゲートトランジスタとを直列に接続した
    メモリセル群を行と列のマトリックス状に複数個配置し
    たメモリセルアレイと、各列に対してデータを一時的に
    格納するデータレジスタとを備え、行アドレスが切り替
    わると前記メモリセルアレイ内の選択した行に並ぶペー
    ジデータを前記データレジスタに格納するページ読み出
    し動作と、前記データレジスタ内のデータを順次外部に
    出力するバイトデータ読み出し動作とを行う不揮発性半
    導体記憶装置において、 前記ページデータは、データ記憶領域とデータ管理情報
    記憶領域に分かれ、 選択された行が切り換わると、前記データ記憶領域の第
    1の列から順次前記データレジスタの内容が外部に出力
    される第1の読み出しモードと、選択された行が切り換
    わると、前記データ管理情報記憶領域の第2の列から順
    次前記データレジスタの内容が外部に出力される第2の
    読み出しモードとを有し、 前記第1の読み出しモード時より、前記第2の読み出し
    モード時の前記ページ読み出し動作にかかる時間が短い
    ことを特徴とする不揮発性半導体メモリ。
JP13581494A 1994-06-17 1994-06-17 不揮発性半導体メモリ Expired - Fee Related JP3184045B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13581494A JP3184045B2 (ja) 1994-06-17 1994-06-17 不揮発性半導体メモリ
US08/490,167 US5587948A (en) 1994-06-17 1995-06-14 Nonvolatile semiconductor memory with NAND structure memory arrays
KR1019950015837A KR0169785B1 (ko) 1994-06-17 1995-06-15 불휘발성 반도체 메모리
TW084106470A TW357355B (en) 1994-06-17 1995-06-23 Non-volatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13581494A JP3184045B2 (ja) 1994-06-17 1994-06-17 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JPH087581A JPH087581A (ja) 1996-01-12
JP3184045B2 true JP3184045B2 (ja) 2001-07-09

Family

ID=15160439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13581494A Expired - Fee Related JP3184045B2 (ja) 1994-06-17 1994-06-17 不揮発性半導体メモリ

Country Status (4)

Country Link
US (1) US5587948A (ja)
JP (1) JP3184045B2 (ja)
KR (1) KR0169785B1 (ja)
TW (1) TW357355B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19523775C2 (de) * 1994-06-29 2001-12-06 Toshiba Kawasaki Kk Nichtflüchtige Halbleiterspeichervorrichtung
KR0157342B1 (ko) * 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
JP3171122B2 (ja) * 1995-11-27 2001-05-28 ソニー株式会社 半導体記憶装置および半導体記憶装置の情報読出方法
KR100210846B1 (ko) * 1996-06-07 1999-07-15 구본준 낸드셀 어레이
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
US5729491A (en) * 1996-11-12 1998-03-17 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having ground interconnect lattices with reduced lateral dimensions
US7023729B2 (en) * 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
JP3901883B2 (ja) * 1999-09-07 2007-04-04 富士通株式会社 データバックアップ方法、データバックアップシステム及び記録媒体
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6429479B1 (en) * 2000-03-09 2002-08-06 Advanced Micro Devices, Inc. Nand flash memory with specified gate oxide thickness
DE10038877A1 (de) * 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
JP3833970B2 (ja) 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
JP3984209B2 (ja) 2003-07-31 2007-10-03 株式会社東芝 半導体記憶装置
US7423304B2 (en) 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
JP4713873B2 (ja) * 2004-11-12 2011-06-29 株式会社東芝 半導体記憶装置
KR101094840B1 (ko) * 2005-07-12 2011-12-16 삼성전자주식회사 낸드형 플래시 메모리 장치 및 그 제조 방법
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008024688A2 (en) * 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
JP2010165454A (ja) * 2010-04-16 2010-07-29 Renesas Electronics Corp 不揮発性半導体記憶装置及びデータ記憶システム
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
DE102021107045A1 (de) 2021-03-10 2022-09-15 Elmos Semiconductor Se Rechnersystem für eine Motorsteuerung mit einem Programmspeicher und einem Datenspeicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204171A (en) * 1983-07-15 1986-05-06 Stephen K. Sunter Programmable logic array
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
JPH04313882A (ja) * 1991-04-12 1992-11-05 Fuji Photo Film Co Ltd メモリカードの記録管理方式
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches

Also Published As

Publication number Publication date
TW357355B (en) 1999-05-01
KR960002364A (ko) 1996-01-26
JPH087581A (ja) 1996-01-12
US5587948A (en) 1996-12-24
KR0169785B1 (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
JP3184045B2 (ja) 不揮発性半導体メモリ
JP3954301B2 (ja) ナンド型フラッシュメモリ素子及びその駆動方法
US6307807B1 (en) Nonvolatile semiconductor memory
JP2862584B2 (ja) 不揮発性半導体メモリ装置
KR100187196B1 (ko) 불휘발성 반도체 메모리 장치
US5740107A (en) Nonvolatile integrated circuit memories having separate read/write paths
JP3886673B2 (ja) 不揮発性半導体記憶装置
JP3730508B2 (ja) 半導体記憶装置およびその動作方法
JPH1093058A (ja) フラッシュメモリ装置
US7180789B2 (en) Semiconductor memory device with MOS transistors, each having a floating gate and a control gate, and memory card including the same
JP3895816B2 (ja) 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム
JP2732601B2 (ja) 不揮発性半導体メモリ装置
CN106611618B (zh) 非易失性半导体存储装置
JP3843869B2 (ja) 不揮発性半導体記憶装置
JP3419969B2 (ja) 不揮発性半導体記憶装置
US7046551B2 (en) Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area
JPH0512889A (ja) 不揮発性半導体記憶装置
JP3152756B2 (ja) 不揮発性半導体記憶装置
JPH05275658A (ja) 不揮発性半導体記憶装置
JP3190082B2 (ja) 半導体記憶装置
JP3476866B2 (ja) 半導体記憶装置
KR19980016850A (ko) 플레쉬 메모리 장치
JPH07176706A (ja) 不揮発性半導体記憶装置
JPH05274893A (ja) 不揮発性半導体メモリ装置
JPH07176197A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees