TW312017B - - Google Patents
Download PDFInfo
- Publication number
- TW312017B TW312017B TW085112703A TW85112703A TW312017B TW 312017 B TW312017 B TW 312017B TW 085112703 A TW085112703 A TW 085112703A TW 85112703 A TW85112703 A TW 85112703A TW 312017 B TW312017 B TW 312017B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- reading
- semiconductor memory
- volatile semiconductor
- bit line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
Landscapes
- Read Only Memory (AREA)
Description
S12CV7 A7 B7 » . ΜΤϋ\ 五、發明説明(1 ) 發明背景 1.發明領域 本發明係關於一種NAND型非揮發性半導體記憶裝 置,如EEPROM,尤指一種資料讀取電路, 如頁緩衝器, 其係用以自記憶單元中讀取資料,並暫時將其儲存以依序
經濟部中央標準局員工消費合作杜印$L 輸出,以及其方法。 本案係以韓國專利申請案No. 35826/1995爲基礎,其 倂於此以爲所有目的之參考。 2.習知技術說明 在具有一由單元線(cell string)所形成之記憶單元陣列 之NAND型非揮發性半導體記憶裝置中,其中每一個單元 線均由複數個相串連之記憶單元所組成,其頁讀取方法包 括之步驟有同時讀取一選定列中所有記憶單元之資料,以 及暫時將資料儲存在一內部儲存裝置中,以因應連續提供 之外部輸出訊號而依序將資料踰出。圖1繪示出一提供於 記憶裝置中以完成頁讀取程序之傳統頁緩衝器。爲了方便 起見,僅對與頁緩衝器讀取途徑相連之元件作說明以爲參 考之用。 該頁緩衝器包括NMOS電晶體NO,用以控制其個別 位元線之預充電位準,NMOS電晶體N1,用以使該等位 元線放電,PMOS電晶體P1,用以預充電該等位元線並提 供感應所需之負載電流,NMOS電晶體N3、N4,用以開 啓資料閂鎖途徑,兩個換流器閂鎖電路II、12,用以閂 鎖資料,以及用以重置該閂鎖電路之NMOS電晶體。於各 種電晶體之閘極上分別供以圖2中所示波形之訊號。 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —----------—裝------訂 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 312017 五、發明説明(2 ) 參閱圖1與2說明傳統頁緩衝器之資料讀取動作,首 先將一給定位準(例如2V)之預充電控制訊號Vbias供至 該電晶體NO之閘極,以使位元線之預充電位準控制在一恆 定之電壓位準。一位元線預充電訊號DCB及頁緩衝器肇始 訊號DCL由低升至高位準,於一給定之期間內供至NMOS 電晶體Nl、N2之閘極。然後,使所有位元線放電至接地 位準,並啓動所有頁緩衝器。其後,一位元線預充電啓動 訊號Pbpre由邏輯位準‘H’轉爲,供至該PMOS電晶體 P1之基底,致使該等位元線以一給定位準之電壓快速預充 電,而所有頁緩衝器的節點BSOi ( “i”代表0至32之一整 數)以一來源電壓位準Vcc充電。 完成預充電動作後,該位元線預充電啓動訊號Pbpre 由接地位準升至一給定之位準(例如1.8V),如圖2中所 示,以降低電晶體P1之通道電流。因此,該等位元線只被 供以弱電流,並對其充電以使其根據連接至個別位元線之 記憶單元之資料(高或低)而具有不同之電壓位準。亦即, 若藉由具浮動閛極之記憶單元流出至地面之電流大於(例 如資料“1”)流入該位元線之電流,該位元線會變成具有接 地位準,或處於相反之狀況下(資料“〇”),該位元線被維 持在預充電位準。在此例中,若經預充電後位元線之電壓 位準甚至被具資料“1”之記憶單元稍微降低,則具有遠低於 該位元線寄生電容之節點BSOi由來源電壓位準Vcc轉成 該位元線之電壓位準。相反的,若記憶單元之資料爲“0”, 則經預充電後位元線之電壓位準並未改變,致使節點BSOi 維持在Vcc之預充電位準。 因此,當與該位元線相連之頁緩衝器之節點BSOi的 -----------------訂 —線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印11 312g^ A7 m ___B7_j 五、發明説明(3 ) 電壓位準根據記憶單元之資料決定時,啓動一頁訊號Plch 使之由低態轉爲高態,以將自記憶單元中讀取之資料存入 該頁緩衝器中。因此,節點BSOi在VCC位準(資料“〇,,) 之頁緩衝器從肇始狀態經邏輯上之轉換,因爲NMOS電晶 體N4被開啓,而NMOS電晶體N3關閉。當記憶單元中之 所有資料因此被完成讀取存入頁緩衝器中時,訊號Plch由 高轉爲低位準,因而關閉了電晶體N4,因此觸發行位址訊 號“Y”以依序輸出所儲存之資料。 然而,當訊號Plch被啓動之同時,記憶單元之資料被 閂鎖住,負載電晶體P1或記憶單元之電流被改變,然後發 生資料讀取錯誤。亦即,其電流變化使節點BSOi之電壓 不穩定,其係以閂鎖間隔被閂鎖而產生錯誤,如圖2中之 波形所示。 發明槪述 本發明之一目的在於提供一種自非揮發性半導體記憶 體讀取資料之方法及其電路,其確保穩定之資料讀取動 作。 經濟部中央標準局員工消費合作社印製 本發明之另一目的在於提供一種自非揮發性半導體記 憶體讀取資料之方法及其電路,其減少因供至頁緩衝器中 特定節點處之不穩定電流所造成之資料讀取錯誤。 根據本發明之一實施例,一種自具有頁緩衝器之非揮 發性半導體記憶裝置讀取資料之方法,包括之步驟有於該 頁緩衝器之感應節點不穩定之期間內防止資料被閂鎖,以 及於該等節點穩定之期間內進行資料閂鎖動作,藉以降低 資料讀取之錯誤。 4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
A7 B7 五、發明説明(4 ) (請先閲讀背面之注意事項再填寫本頁) 根據本發明之另一實施例,一種非揮發性半導體記憶 裝置,包括一由複數個記憶電晶體所形成之記憶單元陣 列’該複數個記憶電晶體係以矩陣形式被設置爲分別組成 字元線與位元線之列與行形式,其形成一 N AND單元線, 以及一隔離裝置,用以於資料讀取中提供一預定電流至該 等以預定電壓充電之位元線,其特徵在於使一讀取裝置連 接至該隔離裝置’以延遲由該記憶電晶體經與該等位元線 隔離之隔離節點取回資料。 該讀取裝置包括一換流器電路,由連接至該隔離節點 以接收行位址解碼訊號之第一導電型式電晶體以及因應一 特定位準之訊號而作爲電流源之第二導電型式電晶體所形 成。該第一導電型式電晶體係爲PMOS型式,而該第二導 電型式電晶體係爲NMOS型式。 簡單圖式說明 圖1係傳統半導體記憶裝置之資料讀取電路示意圖; 圖2係用以說明圖1電路之操作時序之圖; 圖3係具發明性半導體記憶裝置之資料讀取電路示意 圖;以及 圖4係用以說明圖3電路之操作時序之圖。 經濟部中央標準局員工消賢合作社印製 較佳實施例之詳細說明 參閱圖3,其爲方便起見表示出包含32個位元線之單 一記憶裝置次方塊。該電路包括NMOS電晶體N2,用以 使位元線之預充電位準控制在一恆定之値,PMOS電晶體 P1,用以預充電該等位元線,NMOS電晶體N1,用以使 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 0^*7 A7 B7五、發明説明(5 ) 經濟部中央標準局員工消費合作社印製 該等位元線放電,以及由複數個PMOS電晶體P2, P3, P4 與NMOS電晶體N3所組成之換流器。 由資料讀取動作開始,當位元線預充電訊號DCB如圖 4中所示般由低啓動至供至NMOS電晶體N1閘極之高位準 之同時,圖4所示之預充電控制訊號vbias由接地位準升 至一給定位準(例如2V),供至該電晶體N2之閘極,以 使位元線之預充電位準控制在一給定之値,因而使所有位 元線被放電至接地位準。然後,位元線預充電啓動訊號 Pbpre由邏輯位準‘H’轉爲‘L’,供至該電晶體P1之基底, 其因而被開啓以提供電流至位元線。因此所有位元線被快 速預充電至一給定位準(例如IV),而所有節點BSOi ( “i” 代表〇至32之一整數)變成取來源電壓之位準。 在完成所有位元線之預充電後,該位元線預充電啓動 訊號Pbpre由接地位準升至一給定之位準(例如1.8V ), 如圖4中所示,因而可降低電晶體P1之通道電流以僅提供 弱電流予該位元線。經預充電後之位元線可根據連接至個 別位元線之記憶單元之資料(高或低位準)而改變電壓位 準。亦即,若透過浮動閘極或罩幕記憶單元流出至地面之 電流大於(例如資料“1”)流入該位元線之電流,該位元線 會變成具有接地位準,或處於相反之狀況下(資料“0”), 該位元線被維持在預充電位準。在此例中,若經預充電後 位元線之電壓位準甚至被具資料“1”之記憶單元稍微降 低,則具有遠低於該位元線寄生電容之節點BSOi由來源 電壓位準Vcc轉成該位元線之電壓位準。相反的,若記憶 單元之資料爲“0”,則經預充電後位元線之電壓位準並未改 變,致使節點BSOi維持在Vcc之預充電位準。 6 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T
五、發明説明(6 ) 該等換流器係根據行位址解碼訊號以及連接至所有位 元線而由記憶單元資料所決定之電壓位準而動作。例如, 由行位址解碼訊號YAO所選擇途徑之節點*BSOCT之電壓 位準決定了換流器輸出端電晶體N3之汲極節點之位準。在 此例中,換流器NMOS電晶體N3之閘極被供以一給定位 準之電壓(例如1.7V ),其爲圖4中訊號Siref之電壓。 電晶體之通道根據訊號Siref加以設計以有恆定之電流(如 20 μΑ )流動。 因此,當節點‘BSOO’之位準爲Vcc時,PMOS電晶體 P2被關閉,因而換流器之輸出低,甚至具有供至PMOS電 晶體P3,P4閘極之低電壓。相反的,當節點‘BSOO’之位準 在位元線之電壓位準時,PMOS電晶體P2被開啓以使換 流器之輸出高。換流器之輸出可經NAND閘NA1或直接送 至輸出端SAout。因此,換流器使可不經資料閂鎖動作而 自記憶單元電晶體中讀取資料,藉以減少在使用傳統資料 閂鎖電路之傳統頁緩衝器中常發生之資料讀取錯誤。 II--------1------ΐτ------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榡準局貝工消費合作社印製 7 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐)
Claims (1)
- 六' 申請專利範圍 A8 B8 C8 D8 •.曲.1_ _丨 — f ir- yf 1 · 一種非揮發性半導體記憶裝置,包括一由複數個記憶 電晶體所形成之記憶單元陣列,該複數個記憶電晶體係以 矩陣形式被設置爲分別組成字元線與位元線之列與行形 式,其形成一 NAND單元線,以及一隔離裝置,用以於資 料讀取中提供一預定電流至該等以預定電壓充電之位元 線,其特徵在於使一讀取裝置連接至該隔離裝置,以延遲 由該記憶電晶體經與該等位元線隔離之隔離節點取回資 料。 2 ·如申請專利範圍第1項之非揮發性半導體記憶裝置, 其特徵在於該讀取裝置包括一換流器電路,由連接至該隔 離節點以接收行位址解碼訊號之第一導電型式電晶體以及 因應一特定位準之訊號而作爲電流源之第二導電型式電晶 體所形成。 3 ·如申請專利範圍第1項之非揮發性半導體記憶裝置, 其特徵在於該第一導電型式電晶體係爲PMOS型式。 4 ·如申請專利範圍第1項之非揮發性半導體記憶裝置, 其特徵在於該第二導電型式電晶體係爲NMOS型式。 5 · —種自具有頁緩衝器之非揮發性半導體記憶裝置讀取 資料之方法,包括之步驟有於該頁緩衝器之感應節點不穩 定之期間內防止資料被閂鎖,以及於該等節點穩定之期間 內進行資料閂鎖動作,藉以降低資料讀取之錯誤。 (請先閔讀背面之注意事項再填寫本頁) -裝- 、1T 線 經濟部中央標準局員工消費合作社印製 8 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035826A KR0169420B1 (ko) | 1995-10-17 | 1995-10-17 | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW312017B true TW312017B (zh) | 1997-08-01 |
Family
ID=19430436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085112703A TW312017B (zh) | 1995-10-17 | 1996-10-17 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5761132A (zh) |
JP (1) | JP3647994B2 (zh) |
KR (1) | KR0169420B1 (zh) |
TW (1) | TW312017B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172403B1 (ko) * | 1995-11-15 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리의 데이타 리드회로 |
US5973967A (en) * | 1997-01-03 | 1999-10-26 | Programmable Microelectronics Corporation | Page buffer having negative voltage level shifter |
US6137726A (en) * | 1997-11-25 | 2000-10-24 | Samsung Electronics Co., Ltd. | Multi-level memory devices having memory cell referenced word line voltage generations |
KR100282707B1 (ko) * | 1997-12-29 | 2001-02-15 | 윤종용 | 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data) |
KR100266745B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치 |
KR100266744B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치 |
KR100283029B1 (ko) * | 1997-12-29 | 2001-03-02 | 윤종용 | 반도체 메모리 장치의 워드 라인 전압 발생 회로 |
DE69820246D1 (de) * | 1998-07-20 | 2004-01-15 | St Microelectronics Srl | Schaltung und Verfahren zum Lesen eines nichtflüchtigen Speichers |
KR100388318B1 (ko) | 1998-12-24 | 2003-10-10 | 주식회사 하이닉스반도체 | 비트라인디커플링방법 |
US6115278A (en) | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
KR100437461B1 (ko) | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
KR100512178B1 (ko) * | 2003-05-28 | 2005-09-02 | 삼성전자주식회사 | 플렉서블한 열 리던던시 스킴을 갖는 반도체 메모리 장치 |
KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
KR100706247B1 (ko) * | 2005-06-03 | 2007-04-11 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 독출 방법 |
KR101416740B1 (ko) | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
US9519591B2 (en) * | 2013-06-22 | 2016-12-13 | Microsoft Technology Licensing, Llc | Latch-free, log-structured storage for multiple access methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910007434B1 (ko) * | 1988-12-15 | 1991-09-26 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
KR930000869B1 (ko) * | 1989-11-30 | 1993-02-08 | 삼성전자 주식회사 | 페이지 소거 가능한 플래쉬형 이이피롬 장치 |
KR940006611B1 (ko) * | 1990-08-20 | 1994-07-23 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 |
KR940008204B1 (ko) * | 1991-08-14 | 1994-09-08 | 삼성전자 주식회사 | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 |
KR950000273B1 (ko) * | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
KR960000616B1 (ko) * | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
US5463586A (en) * | 1993-05-28 | 1995-10-31 | Macronix International Co., Ltd. | Erase and program verification circuit for non-volatile memory |
US5414664A (en) * | 1993-05-28 | 1995-05-09 | Macronix International Co., Ltd. | Flash EPROM with block erase flags for over-erase protection |
-
1995
- 1995-10-17 KR KR1019950035826A patent/KR0169420B1/ko not_active IP Right Cessation
-
1996
- 1996-10-15 US US08/725,641 patent/US5761132A/en not_active Expired - Lifetime
- 1996-10-17 TW TW085112703A patent/TW312017B/zh not_active IP Right Cessation
- 1996-10-17 JP JP27466596A patent/JP3647994B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09190697A (ja) | 1997-07-22 |
KR0169420B1 (ko) | 1999-02-01 |
JP3647994B2 (ja) | 2005-05-18 |
KR970023454A (ko) | 1997-05-30 |
US5761132A (en) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW312017B (zh) | ||
JP3373632B2 (ja) | 不揮発性半導体記憶装置 | |
US6504761B2 (en) | Non-volatile semiconductor memory device improved sense amplification configuration | |
KR0169419B1 (ko) | 불휘발성 반도체 메모리의 독출방법 및 장치 | |
US7369450B2 (en) | Nonvolatile memory having latching sense amplifier and method of operation | |
KR0172403B1 (ko) | 불휘발성 반도체 메모리의 데이타 리드회로 | |
US6052307A (en) | Leakage tolerant sense amplifier | |
US4644501A (en) | Semiconductor memory device with charging circuit | |
TW407277B (en) | The ROM device having bitline discharging circuit and the method of access data thereof | |
US7564724B2 (en) | Flash memory device | |
TWI673717B (zh) | 用於讀取快閃記憶體單元中的資料的經改善感測放大器電路 | |
TW312016B (zh) | ||
US4077031A (en) | High speed address buffer for semiconductor memory | |
TW574708B (en) | System and method for early write to memory by holding bitline at fixed potential | |
CN111433848B (zh) | 输入缓冲电路 | |
JPH11110985A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
US7394699B2 (en) | Sense amplifier for a non-volatile memory device | |
US20020001227A1 (en) | Multi-state non-volatile semiconductor memory device | |
US6898136B2 (en) | Semiconductor memory device, capable of reducing power consumption | |
TW201924025A (zh) | 半導體儲存裝置以及讀出方法 | |
JP3162515B2 (ja) | 不揮発性半導体メモリ装置 | |
KR20000020963A (ko) | 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로 | |
US6078531A (en) | Word line voltage supply circuit | |
JP2713929B2 (ja) | 半導体記憶装置 | |
JP3540777B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |