JP3647994B2 - 不揮発性半導体メモリの読出回路 - Google Patents
不揮発性半導体メモリの読出回路 Download PDFInfo
- Publication number
- JP3647994B2 JP3647994B2 JP27466596A JP27466596A JP3647994B2 JP 3647994 B2 JP3647994 B2 JP 3647994B2 JP 27466596 A JP27466596 A JP 27466596A JP 27466596 A JP27466596 A JP 27466596A JP 3647994 B2 JP3647994 B2 JP 3647994B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- voltage
- data
- semiconductor memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＮＡＮＤ構造をもつＥＥＰＲＯＭのような不揮発性半導体メモリに関するもので、特に、セルデータを読出して内部に一時的に貯蔵した後に順次出力するページバッファ等の読出回路に関するものである。
【０００２】
【従来の技術】
複数のメモリセルを直列に接続したストリング単位で構成されたセルアレイを有するＮＡＮＤ構造の不揮発性半導体メモリにおいてはページ読出動作が実行されるが、これは、選択行のすべてのメモリセルのデータを同時に判読して装置内部に設けた貯蔵手段へ一旦貯蔵した後、外部印加の連続的な出力信号に従い順次出力する読出方法である。このようなページ読出動作のためにメモリ装置内に設けられるページバッファについて、図１に示している。
【０００３】
図１に示すのは、ＮＡＮＤ構造のフラッシュメモリにおけるページバッファの読出パスに関連した部分の構成である。このページバッファは、１ビットラインごとに、ビットラインのプリチャージレベルを制御するＮＭＯＳトランジスタＮ０、ビットライン電圧を放電するＮＭＯＳトランジスタＮ１、ビットラインをプリチャージし、そしてセンシングに必要な負荷電流を供給するＰＭＯＳトランジスタＰ１、データラッチ経路を開放するＮＭＯＳトランジスタＮ３，Ｎ４、データをラッチする２つのインバータのラッチＩ１，Ｉ２、及びこのラッチをリセットするためのＮＭＯＳトランジスタＮ２を設置して構成される。この図１に示す各制御信号の動作波形について図２に示してある。
【０００４】
メモリセルに記憶されたデータの判読動作、即ち読出動作が始まると、ビットラインのプリチャージレベルを一定電圧に制御するための電圧制御信号Ｖbiasは、図２に示すように接地レベルから所定の電圧（例えば２Ｖ）になって分離手段のＮＭＯＳトランジスタＮ０のゲートに印加される。ビットラインプリチャージ信号ＤＣＢ及びページバッファを初期化させる初期化信号ＤＣＬは、それぞれ図２に示すようなタイミングで論理“ロウ”から論理“ハイ”へ一定期間活性化され、ＮＭＯＳトランジスタＮ１，Ｎ２のゲートに提供される。これにより、すべてのビットラインが接地レベルに放電され且つすべてのラッチが初期化される。このビットラインの放電及びページバッファの初期化が完了すると、ビットラインプリチャージの活性化信号Ｐbpreが論理“ハイ”から論理“ロウ”に遷移してＰＭＯＳトランジスタＰ１のゲートに印加される。これによるＰＭＯＳトランジスタＰ１の導通で電流がビットラインへ供給され、すべてのビットラインが一定電圧レベルへ迅速にプリチャージされる。これに従って、全ページバッファの感知ノードＢＳＯｉ（ｉは０〜３１の整数）は電源電圧Ｖccレベルとなる。
【０００５】
このようにして全ビットラインのプリチャージが遂行された後には、活性化信号Ｐbpreが図２に示すように接地レベルから一定の電圧（例えば１．８Ｖ）へ上昇し、これに応じＰＭＯＳトランジスタＰ１のチャネル電流が減少してビットラインには微少電流が供給されることになる。この状態になると、一定電圧にプリチャージされている各ビットラインは、該当する選択メモリセルのデータ論理に従い異なる電圧へ変化する。即ち、フローティングゲートトランジスタのメモリセルを介し接地へ流れる電流がビットラインに流入する電流より大きい場合（例えばデータ“１”）には当該ビットラインは接地レベルになる。一方、メモリセルを介し接地へ流れる電流がビットラインに流入する電流より小さい場合（例えばデータ“０”）には当該ビットラインはプリチャージ電圧を維持する。
【０００６】
上記の例で選択メモリセルのデータが“１”の場合、ビットラインのプリチャージ電圧が当該メモリセルに従い少しでも低くなると、ビットラインに比べて寄生キャパシタンスが大幅に小さい感知ノードＢＳＯｉは、短時間の内に電源電圧Ｖccレベルからビットライン電圧へ変化することになる。一方、選択メモリセルのデータが“０”の場合、ビットラインのプリチャージ電圧に変化がないので、該当感知ノードＢＳＯｉはプリチャージされたＶccレベルを維持する。このようにして選択メモリセルのデータに従いすべてのビットラインに接続されたページバッファの感知ノードＢＳＯｉの電圧が決定されると、メモリセルの読出データをページバッファに貯蔵する貯蔵制御信号Ｐlch が論理“ロウ”から論理“ハイ”へ活性化される。すると、Ｖccレベル（＝データ“０”）の感知ノードＢＳＯｉに該当のラッチＩ１，Ｉ２では、ＮＭＯＳトランジスタＮ３，Ｎ４が導通するので初期化論理が反転し、接地レベル（データ“１”の場合）の感知ノードＢＳＯｉに該当のラッチＩ１，Ｉ２では、ＮＭＯＳトランジスタＮ３が非導通になるので初期化論理をそのまま維持することになる。
【０００７】
こうして判読されたメモリセルデータがページバッファにすべて貯蔵されると、貯蔵制御信号Ｐlch が論理“ハイ”から論理“ロウ”へ遷移してＮＭＯＳトランジスタＮ４が非導通化され、列アドレスデコーディング信号Ｙが順番にトグル(toggle)されることにより貯蔵データが順次出力される。
【０００８】
【発明が解決しようとする課題】
上記図１に示す従来の読出回路では、貯蔵制御信号Ｐlch が活性化されている間にメモリセルのデータがラッチされるようにしてあるが、このときに、ＰＭＯＳトランジスタＰ１による負荷電流やメモリセルの電流が変化してしまうと、データの読出エラーが発生するという解決課題がある。即ち、これら素子の電流変化が感知ノードＢＳＯｉの電圧を不安定にすることがあり、これがデータのラッチ期間でラッチされると、図２に示すＢＳＯ（Ｅ）の波形のように読出エラーを誘発させてしまう。
【０００９】
そこで本発明では、ページバッファの感知ノードに対する電流不安定に起因した読出エラーの低減を図り、不揮発性メモリの読出動作安定化に寄与するデータの読出回路を提供する。
【００１０】
【課題を解決するための手段】
この目的のために本発明によれば、ビットラインを所定電圧に充電した後に分離手段を介して所定量の電流を前記ビットラインへ流すことによりメモリセルデータに応じた前記ビットラインの電圧変化を感知してデータを読出すようにした不揮発性半導体メモリ装置において、前記分離手段を介し前記ビットラインと接続された感知ノードが前記ビットラインの電圧変化に従い論理変化することで読出されるメモリセルデータをラッチ動作せずに遅延して感知する判読手段を備えることを特徴とする。このような判読手段は、感知ノードの電圧及び列アドレスデコーディング信号に応答する第１導電形トランジスタと、一定電圧の信号に応答する電流源としての第２導電形トランジスタと、からなるインバータ素子で構成することができる。この場合、第１導電形トランジスタをＰＭＯＳトランジスタ、第２導電形トランジスタをＮＭＯＳトランジスタとするとよい。
【００１１】
即ち本発明では、ページバッファを備える不揮発性半導体メモリ装置において、エラー要因となるデータラッチを行わずに、例えばインバータの判読手段を用いた遅延駆動によりデータを感知出力することにより、データ読出エラーを減少させる読出方法とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１３】
図３には、本発明に係るページバッファについて、３２ビットラインで構成された１つのサブブロックにおける構成を示す。このページバッファは、各ビットラインのプリチャージレベルを一定電圧にそれぞれ制御する分離手段のＮＭＯＳトランジスタＮ２、各ビットラインをそれぞれプリチャージするＰＭＯＳトランジスタＰ１、各ビットラインをそれぞれ放電するＮＭＯＳトランジスタＮ１、そして、各ビットラインにつき設けられた多数のＰＭＯＳトランジスタＰ２，Ｐ３，Ｐ４及びＮＭＯＳトランジスタＮ３からなる判読手段のインバータを含んで構成されている。
【００１４】
読出動作が始まると、ビットラインのプリチャージレベルを一定電圧レベルに制御するための電圧制御信号Ｖbiasは、図４に示すように接地レベルから所定の電圧（例えば２Ｖ）になってＮＭＯＳトランジスタＮ２のゲートに印加される。そして、ビットラインプリチャージ信号ＤＣＢは、図４に示すタイミングで論理“ロウ”から論理“ハイ”へ一定期間活性化され、ＮＭＯＳトランジスタＮ１のゲートに提供される。これにより、すべてのビットラインが接地レベルに放電される。このビットラインの放電が完了すると、ビットラインをプリチャージするための活性化信号Ｐbpreが論理“ハイ”から論理“ロウ”に遷移して負荷電流供給用のＰＭＯＳトランジスタＰ１のゲートに印加される。これに応じるＰＭＯＳトランジスタＰ１の導通で電流がビットラインへ供給され、従って、すべてのビットラインは一定電圧レベル（例えば１Ｖ）まで迅速にプリチャージされる。またこのとき、すべての感知ノードＢＳＯｉ（ｉは０〜３１の整数）は電源電圧Ｖccレベルとなる。
【００１５】
このようにしてすべてのビットラインのプリチャージが十分に遂行された後には、活性化信号Ｐbpreが図４の波形から分かるように接地レベルから一定の電圧（例えば１．８Ｖ）に上昇する。これによりＰＭＯＳトランジスタＰ１のチャネル電流が減少し、ビットラインには微少電流が供給されることになる。この状態において、一定電圧にプリチャージされている各ビットラインは、該当する選択メモリセルのデータ論理に従い異なる電圧となる。即ち、フローティングゲートトランジスタ或いはマスクタイプのメモリセルを介し接地へ流れる電流がビットラインに流入する電流より大きい場合（例えばデータ“１”）には当該ビットラインは接地レベルになり、逆にメモリセルを介し接地へ流れる電流がビットラインに流入する電流より少ない場合（例えばデータ“０”）には当該ビットラインはプリチャージ電圧を維持する。
【００１６】
上記の例で選択メモリセルのデータが“１”の場合、ビットラインのプリチャージ電圧がメモリセルに従い少しでも低くなると、ビットラインに比べて寄生キャパシタンスが格段に小さい感知ノードＢＳＯｉは短時間の内に電源電圧Ｖccレベルからビットライン電圧に応じ変化する。一方、選択メモリセルのデータが“０”の場合、ビットラインのプリチャージ電圧に変化がないので、感知ノードＢＳＯｉはプリチャージされたＶccレベルを維持する。
【００１７】
このようにして選択メモリセルのデータに従い感知ノードＢＳＯｉの電圧が決定されると、該電圧及び列アドレスデコーディング信号によりインバータが動作開始する。例えば、列アドレスデコーディング信号ＹＡ０により選択される読出パスの感知ノードＢＳＯ０の電圧レベルは、インバータ内のＮＭＯＳトランジスタＮ３のドレインノードつまりインバータ出力端のレベルを決定する。このインバータのＮＭＯＳトランジスタＮ３のゲートには一定の電圧（例えば１．７Ｖ）とされる定電圧信号Ｓirefが印加され、該トランジスタＮ３のチャネルには、その定電圧信号Ｓirefにより一定量の電流（例えば２０μＡ）が流れるように設計されている。従って、感知ノードＢＳＯ０がＶccレベルの場合にはＰＭＯＳトランジスタＰ２が非導通になり、このためＰＭＯＳトランジスタＰ３，Ｐ４のゲートに論理“ロウ”電圧が印加されても当該インバータの出力は論理“ロウ”となる。一方、感知ノードＢＳＯ０のレベルがビットライン電圧に従い変化している場合にはＰＭＯＳトランジスタＰ２が導通し、従ってＰＭＯＳトランジスタＰ３，Ｐ４のゲートに論理“ロウ”電圧が印加されると当該インバータの出力は論理“ハイ”となる。
【００１８】
このようなインバータの出力はＮＡＮＤゲートＮＡ１を通じて出力端ＳＡout に出力され、或いは直接出力され得る。このように、本実施形態の読出回路では、データのラッチ動作を行わずにインバータを使用してメモリセルの記憶データを遅延感知し読出すようにしている。
【００１９】
【発明の効果】
本発明によれば、ラッチに代えてインバータを使用した読出動作としたことにより、負荷電流の不安定化に起因した誤データをタイミング悪くラッチしてしまう可能性がなくなり、エラー発生がなくなる効果があるので、より信頼性の高いデータ読出を実行することができる長所がある。
【図面の簡単な説明】
【図１】従来のデータ読出回路を示す回路図。
【図２】図１の回路の動作タイミングを示す信号波形図。
【図３】本発明によるデータ読出回路の回路図。
【図４】図３の回路の動作タイミングを示す信号波形図。
【符号の説明】
ＢＳＯ０〜３１ 感知ノード
Ｎ２ 分離手段
Ｐ２，Ｐ３，Ｐ４，Ｎ３ 判読手段
【発明の属する技術分野】
本発明は、ＮＡＮＤ構造をもつＥＥＰＲＯＭのような不揮発性半導体メモリに関するもので、特に、セルデータを読出して内部に一時的に貯蔵した後に順次出力するページバッファ等の読出回路に関するものである。
【０００２】
【従来の技術】
複数のメモリセルを直列に接続したストリング単位で構成されたセルアレイを有するＮＡＮＤ構造の不揮発性半導体メモリにおいてはページ読出動作が実行されるが、これは、選択行のすべてのメモリセルのデータを同時に判読して装置内部に設けた貯蔵手段へ一旦貯蔵した後、外部印加の連続的な出力信号に従い順次出力する読出方法である。このようなページ読出動作のためにメモリ装置内に設けられるページバッファについて、図１に示している。
【０００３】
図１に示すのは、ＮＡＮＤ構造のフラッシュメモリにおけるページバッファの読出パスに関連した部分の構成である。このページバッファは、１ビットラインごとに、ビットラインのプリチャージレベルを制御するＮＭＯＳトランジスタＮ０、ビットライン電圧を放電するＮＭＯＳトランジスタＮ１、ビットラインをプリチャージし、そしてセンシングに必要な負荷電流を供給するＰＭＯＳトランジスタＰ１、データラッチ経路を開放するＮＭＯＳトランジスタＮ３，Ｎ４、データをラッチする２つのインバータのラッチＩ１，Ｉ２、及びこのラッチをリセットするためのＮＭＯＳトランジスタＮ２を設置して構成される。この図１に示す各制御信号の動作波形について図２に示してある。
【０００４】
メモリセルに記憶されたデータの判読動作、即ち読出動作が始まると、ビットラインのプリチャージレベルを一定電圧に制御するための電圧制御信号Ｖbiasは、図２に示すように接地レベルから所定の電圧（例えば２Ｖ）になって分離手段のＮＭＯＳトランジスタＮ０のゲートに印加される。ビットラインプリチャージ信号ＤＣＢ及びページバッファを初期化させる初期化信号ＤＣＬは、それぞれ図２に示すようなタイミングで論理“ロウ”から論理“ハイ”へ一定期間活性化され、ＮＭＯＳトランジスタＮ１，Ｎ２のゲートに提供される。これにより、すべてのビットラインが接地レベルに放電され且つすべてのラッチが初期化される。このビットラインの放電及びページバッファの初期化が完了すると、ビットラインプリチャージの活性化信号Ｐbpreが論理“ハイ”から論理“ロウ”に遷移してＰＭＯＳトランジスタＰ１のゲートに印加される。これによるＰＭＯＳトランジスタＰ１の導通で電流がビットラインへ供給され、すべてのビットラインが一定電圧レベルへ迅速にプリチャージされる。これに従って、全ページバッファの感知ノードＢＳＯｉ（ｉは０〜３１の整数）は電源電圧Ｖccレベルとなる。
【０００５】
このようにして全ビットラインのプリチャージが遂行された後には、活性化信号Ｐbpreが図２に示すように接地レベルから一定の電圧（例えば１．８Ｖ）へ上昇し、これに応じＰＭＯＳトランジスタＰ１のチャネル電流が減少してビットラインには微少電流が供給されることになる。この状態になると、一定電圧にプリチャージされている各ビットラインは、該当する選択メモリセルのデータ論理に従い異なる電圧へ変化する。即ち、フローティングゲートトランジスタのメモリセルを介し接地へ流れる電流がビットラインに流入する電流より大きい場合（例えばデータ“１”）には当該ビットラインは接地レベルになる。一方、メモリセルを介し接地へ流れる電流がビットラインに流入する電流より小さい場合（例えばデータ“０”）には当該ビットラインはプリチャージ電圧を維持する。
【０００６】
上記の例で選択メモリセルのデータが“１”の場合、ビットラインのプリチャージ電圧が当該メモリセルに従い少しでも低くなると、ビットラインに比べて寄生キャパシタンスが大幅に小さい感知ノードＢＳＯｉは、短時間の内に電源電圧Ｖccレベルからビットライン電圧へ変化することになる。一方、選択メモリセルのデータが“０”の場合、ビットラインのプリチャージ電圧に変化がないので、該当感知ノードＢＳＯｉはプリチャージされたＶccレベルを維持する。このようにして選択メモリセルのデータに従いすべてのビットラインに接続されたページバッファの感知ノードＢＳＯｉの電圧が決定されると、メモリセルの読出データをページバッファに貯蔵する貯蔵制御信号Ｐlch が論理“ロウ”から論理“ハイ”へ活性化される。すると、Ｖccレベル（＝データ“０”）の感知ノードＢＳＯｉに該当のラッチＩ１，Ｉ２では、ＮＭＯＳトランジスタＮ３，Ｎ４が導通するので初期化論理が反転し、接地レベル（データ“１”の場合）の感知ノードＢＳＯｉに該当のラッチＩ１，Ｉ２では、ＮＭＯＳトランジスタＮ３が非導通になるので初期化論理をそのまま維持することになる。
【０００７】
こうして判読されたメモリセルデータがページバッファにすべて貯蔵されると、貯蔵制御信号Ｐlch が論理“ハイ”から論理“ロウ”へ遷移してＮＭＯＳトランジスタＮ４が非導通化され、列アドレスデコーディング信号Ｙが順番にトグル(toggle)されることにより貯蔵データが順次出力される。
【０００８】
【発明が解決しようとする課題】
上記図１に示す従来の読出回路では、貯蔵制御信号Ｐlch が活性化されている間にメモリセルのデータがラッチされるようにしてあるが、このときに、ＰＭＯＳトランジスタＰ１による負荷電流やメモリセルの電流が変化してしまうと、データの読出エラーが発生するという解決課題がある。即ち、これら素子の電流変化が感知ノードＢＳＯｉの電圧を不安定にすることがあり、これがデータのラッチ期間でラッチされると、図２に示すＢＳＯ（Ｅ）の波形のように読出エラーを誘発させてしまう。
【０００９】
そこで本発明では、ページバッファの感知ノードに対する電流不安定に起因した読出エラーの低減を図り、不揮発性メモリの読出動作安定化に寄与するデータの読出回路を提供する。
【００１０】
【課題を解決するための手段】
この目的のために本発明によれば、ビットラインを所定電圧に充電した後に分離手段を介して所定量の電流を前記ビットラインへ流すことによりメモリセルデータに応じた前記ビットラインの電圧変化を感知してデータを読出すようにした不揮発性半導体メモリ装置において、前記分離手段を介し前記ビットラインと接続された感知ノードが前記ビットラインの電圧変化に従い論理変化することで読出されるメモリセルデータをラッチ動作せずに遅延して感知する判読手段を備えることを特徴とする。このような判読手段は、感知ノードの電圧及び列アドレスデコーディング信号に応答する第１導電形トランジスタと、一定電圧の信号に応答する電流源としての第２導電形トランジスタと、からなるインバータ素子で構成することができる。この場合、第１導電形トランジスタをＰＭＯＳトランジスタ、第２導電形トランジスタをＮＭＯＳトランジスタとするとよい。
【００１１】
即ち本発明では、ページバッファを備える不揮発性半導体メモリ装置において、エラー要因となるデータラッチを行わずに、例えばインバータの判読手段を用いた遅延駆動によりデータを感知出力することにより、データ読出エラーを減少させる読出方法とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１３】
図３には、本発明に係るページバッファについて、３２ビットラインで構成された１つのサブブロックにおける構成を示す。このページバッファは、各ビットラインのプリチャージレベルを一定電圧にそれぞれ制御する分離手段のＮＭＯＳトランジスタＮ２、各ビットラインをそれぞれプリチャージするＰＭＯＳトランジスタＰ１、各ビットラインをそれぞれ放電するＮＭＯＳトランジスタＮ１、そして、各ビットラインにつき設けられた多数のＰＭＯＳトランジスタＰ２，Ｐ３，Ｐ４及びＮＭＯＳトランジスタＮ３からなる判読手段のインバータを含んで構成されている。
【００１４】
読出動作が始まると、ビットラインのプリチャージレベルを一定電圧レベルに制御するための電圧制御信号Ｖbiasは、図４に示すように接地レベルから所定の電圧（例えば２Ｖ）になってＮＭＯＳトランジスタＮ２のゲートに印加される。そして、ビットラインプリチャージ信号ＤＣＢは、図４に示すタイミングで論理“ロウ”から論理“ハイ”へ一定期間活性化され、ＮＭＯＳトランジスタＮ１のゲートに提供される。これにより、すべてのビットラインが接地レベルに放電される。このビットラインの放電が完了すると、ビットラインをプリチャージするための活性化信号Ｐbpreが論理“ハイ”から論理“ロウ”に遷移して負荷電流供給用のＰＭＯＳトランジスタＰ１のゲートに印加される。これに応じるＰＭＯＳトランジスタＰ１の導通で電流がビットラインへ供給され、従って、すべてのビットラインは一定電圧レベル（例えば１Ｖ）まで迅速にプリチャージされる。またこのとき、すべての感知ノードＢＳＯｉ（ｉは０〜３１の整数）は電源電圧Ｖccレベルとなる。
【００１５】
このようにしてすべてのビットラインのプリチャージが十分に遂行された後には、活性化信号Ｐbpreが図４の波形から分かるように接地レベルから一定の電圧（例えば１．８Ｖ）に上昇する。これによりＰＭＯＳトランジスタＰ１のチャネル電流が減少し、ビットラインには微少電流が供給されることになる。この状態において、一定電圧にプリチャージされている各ビットラインは、該当する選択メモリセルのデータ論理に従い異なる電圧となる。即ち、フローティングゲートトランジスタ或いはマスクタイプのメモリセルを介し接地へ流れる電流がビットラインに流入する電流より大きい場合（例えばデータ“１”）には当該ビットラインは接地レベルになり、逆にメモリセルを介し接地へ流れる電流がビットラインに流入する電流より少ない場合（例えばデータ“０”）には当該ビットラインはプリチャージ電圧を維持する。
【００１６】
上記の例で選択メモリセルのデータが“１”の場合、ビットラインのプリチャージ電圧がメモリセルに従い少しでも低くなると、ビットラインに比べて寄生キャパシタンスが格段に小さい感知ノードＢＳＯｉは短時間の内に電源電圧Ｖccレベルからビットライン電圧に応じ変化する。一方、選択メモリセルのデータが“０”の場合、ビットラインのプリチャージ電圧に変化がないので、感知ノードＢＳＯｉはプリチャージされたＶccレベルを維持する。
【００１７】
このようにして選択メモリセルのデータに従い感知ノードＢＳＯｉの電圧が決定されると、該電圧及び列アドレスデコーディング信号によりインバータが動作開始する。例えば、列アドレスデコーディング信号ＹＡ０により選択される読出パスの感知ノードＢＳＯ０の電圧レベルは、インバータ内のＮＭＯＳトランジスタＮ３のドレインノードつまりインバータ出力端のレベルを決定する。このインバータのＮＭＯＳトランジスタＮ３のゲートには一定の電圧（例えば１．７Ｖ）とされる定電圧信号Ｓirefが印加され、該トランジスタＮ３のチャネルには、その定電圧信号Ｓirefにより一定量の電流（例えば２０μＡ）が流れるように設計されている。従って、感知ノードＢＳＯ０がＶccレベルの場合にはＰＭＯＳトランジスタＰ２が非導通になり、このためＰＭＯＳトランジスタＰ３，Ｐ４のゲートに論理“ロウ”電圧が印加されても当該インバータの出力は論理“ロウ”となる。一方、感知ノードＢＳＯ０のレベルがビットライン電圧に従い変化している場合にはＰＭＯＳトランジスタＰ２が導通し、従ってＰＭＯＳトランジスタＰ３，Ｐ４のゲートに論理“ロウ”電圧が印加されると当該インバータの出力は論理“ハイ”となる。
【００１８】
このようなインバータの出力はＮＡＮＤゲートＮＡ１を通じて出力端ＳＡout に出力され、或いは直接出力され得る。このように、本実施形態の読出回路では、データのラッチ動作を行わずにインバータを使用してメモリセルの記憶データを遅延感知し読出すようにしている。
【００１９】
【発明の効果】
本発明によれば、ラッチに代えてインバータを使用した読出動作としたことにより、負荷電流の不安定化に起因した誤データをタイミング悪くラッチしてしまう可能性がなくなり、エラー発生がなくなる効果があるので、より信頼性の高いデータ読出を実行することができる長所がある。
【図面の簡単な説明】
【図１】従来のデータ読出回路を示す回路図。
【図２】図１の回路の動作タイミングを示す信号波形図。
【図３】本発明によるデータ読出回路の回路図。
【図４】図３の回路の動作タイミングを示す信号波形図。
【符号の説明】
ＢＳＯ０〜３１ 感知ノード
Ｎ２ 分離手段
Ｐ２，Ｐ３，Ｐ４，Ｎ３ 判読手段
Claims (3)
- ビットラインを所定電圧に充電した後に分離手段を介して所定量の電流を前記ビットラインへ流すことによりメモリセルデータに応じた前記ビットラインの電圧変化を感知してデータを読出すようにした不揮発性半導体メモリ装置において、前記分離手段を介し前記ビットラインと接続された感知ノードが前記ビットラインの電圧変化に従い論理変化することで読出されるメモリセルデータをラッチ動作せずに遅延して感知するように、感知ノードの電圧及び列アドレスデコーディング信号に応答する第１導電形トランジスタと、一定電圧の信号に応答する電流源としての第２導電形トランジスタと、からなるインバータ素子で構成される判読手段を備えたことを特徴とする不揮発性半導体メモリ装置。
- 第１導電形トランジスタがＰＭＯＳトランジスタである請求項１記載の不揮発性半導体メモリ装置。
- 第２導電形トランジスタがＮＭＯＳトランジスタである請求項２記載の不揮発性半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P35826 | 1995-10-17 | ||
| KR1019950035826A KR0169420B1 (ko) | 1995-10-17 | 1995-10-17 | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09190697A JPH09190697A (ja) | 1997-07-22 |
| JP3647994B2 true JP3647994B2 (ja) | 2005-05-18 |
Family
ID=19430436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27466596A Expired - Fee Related JP3647994B2 (ja) | 1995-10-17 | 1996-10-17 | 不揮発性半導体メモリの読出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5761132A (ja) |
| JP (1) | JP3647994B2 (ja) |
| KR (1) | KR0169420B1 (ja) |
| TW (1) | TW312017B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172403B1 (ko) * | 1995-11-15 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리의 데이타 리드회로 |
| US5973967A (en) * | 1997-01-03 | 1999-10-26 | Programmable Microelectronics Corporation | Page buffer having negative voltage level shifter |
| US6137726A (en) * | 1997-11-25 | 2000-10-24 | Samsung Electronics Co., Ltd. | Multi-level memory devices having memory cell referenced word line voltage generations |
| KR100266744B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치 |
| KR100266745B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치 |
| KR100282707B1 (ko) * | 1997-12-29 | 2001-02-15 | 윤종용 | 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data) |
| KR100283029B1 (ko) * | 1997-12-29 | 2001-03-02 | 윤종용 | 반도체 메모리 장치의 워드 라인 전압 발생 회로 |
| DE69820246D1 (de) | 1998-07-20 | 2004-01-15 | St Microelectronics Srl | Schaltung und Verfahren zum Lesen eines nichtflüchtigen Speichers |
| KR100388318B1 (ko) | 1998-12-24 | 2003-10-10 | 주식회사 하이닉스반도체 | 비트라인디커플링방법 |
| US6115278A (en) | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
| KR100437461B1 (ko) | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
| KR100512178B1 (ko) * | 2003-05-28 | 2005-09-02 | 삼성전자주식회사 | 플렉서블한 열 리던던시 스킴을 갖는 반도체 메모리 장치 |
| KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
| KR100706247B1 (ko) * | 2005-06-03 | 2007-04-11 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 독출 방법 |
| KR101416740B1 (ko) | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
| US9519591B2 (en) * | 2013-06-22 | 2016-12-13 | Microsoft Technology Licensing, Llc | Latch-free, log-structured storage for multiple access methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910007434B1 (ko) * | 1988-12-15 | 1991-09-26 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
| KR930000869B1 (ko) * | 1989-11-30 | 1993-02-08 | 삼성전자 주식회사 | 페이지 소거 가능한 플래쉬형 이이피롬 장치 |
| KR940006611B1 (ko) * | 1990-08-20 | 1994-07-23 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 |
| KR940008204B1 (ko) * | 1991-08-14 | 1994-09-08 | 삼성전자 주식회사 | 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법 |
| KR950000273B1 (ko) * | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
| KR960000616B1 (ko) * | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
| US5463586A (en) * | 1993-05-28 | 1995-10-31 | Macronix International Co., Ltd. | Erase and program verification circuit for non-volatile memory |
| US5414664A (en) * | 1993-05-28 | 1995-05-09 | Macronix International Co., Ltd. | Flash EPROM with block erase flags for over-erase protection |
-
1995
- 1995-10-17 KR KR1019950035826A patent/KR0169420B1/ko not_active IP Right Cessation
-
1996
- 1996-10-15 US US08/725,641 patent/US5761132A/en not_active Expired - Lifetime
- 1996-10-17 JP JP27466596A patent/JP3647994B2/ja not_active Expired - Fee Related
- 1996-10-17 TW TW085112703A patent/TW312017B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023454A (ko) | 1997-05-30 |
| KR0169420B1 (ko) | 1999-02-01 |
| TW312017B (ja) | 1997-08-01 |
| JPH09190697A (ja) | 1997-07-22 |
| US5761132A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169419B1 (ko) | 불휘발성 반도체 메모리의 독출방법 및 장치 | |
| JP3373632B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3647994B2 (ja) | 不揮発性半導体メモリの読出回路 | |
| JP3098189B2 (ja) | 不揮発性半導体メモリのデータ読出回路 | |
| KR950014093B1 (ko) | 반도체 메모리장치 | |
| KR100915883B1 (ko) | 복수-레벨 비휘발성 집적 메모리 디바이스용 센스 증폭기 | |
| US20030021144A1 (en) | Static memory having self-timing circuit | |
| JPH08227586A (ja) | 集積回路メモリ装置 | |
| KR940006611B1 (ko) | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 | |
| US5602777A (en) | Semiconductor memory device having floating gate transistors and data holding means | |
| JPH09204788A (ja) | 不揮発性半導体メモリのページ読出方法及びそのデータ読出回路 | |
| JPH0917183A (ja) | 半導体記憶装置 | |
| JP2001110187A (ja) | 改良型ｓｒａｍの方法と装置 | |
| KR100206921B1 (ko) | 출력버퍼회로 | |
| US6580653B2 (en) | Current saving semiconductor memory and method | |
| US7580305B2 (en) | Semiconductor memory | |
| US20050259471A1 (en) | Reference sensing circuit | |
| US6898136B2 (en) | Semiconductor memory device, capable of reducing power consumption | |
| US6078531A (en) | Word line voltage supply circuit | |
| US6522593B2 (en) | Sense amplifier circuit for semiconductor device | |
| JP3583052B2 (ja) | 半導体記憶装置 | |
| JP4885743B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100880316B1 (ko) | 메모리 소자 및 그 독출 방법 | |
| JPH08185698A (ja) | 半導体記憶装置 | |
| US6873554B1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |