KR970023410A - 저전력 소비용 반도체 메모리장치 - Google Patents

저전력 소비용 반도체 메모리장치 Download PDF

Info

Publication number
KR970023410A
KR970023410A KR1019950035081A KR19950035081A KR970023410A KR 970023410 A KR970023410 A KR 970023410A KR 1019950035081 A KR1019950035081 A KR 1019950035081A KR 19950035081 A KR19950035081 A KR 19950035081A KR 970023410 A KR970023410 A KR 970023410A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
input
address
signal
Prior art date
Application number
KR1019950035081A
Other languages
English (en)
Other versions
KR0172431B1 (ko
Inventor
장태성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035081A priority Critical patent/KR0172431B1/ko
Publication of KR970023410A publication Critical patent/KR970023410A/ko
Application granted granted Critical
Publication of KR0172431B1 publication Critical patent/KR0172431B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 로우디코딩관련회로들 예를 들어 로우어드레스버퍼 및 로우리던던시회로를 구비하는 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래에 로우디코딩관련회로들은 칩면적을 줄이기 위하여 다이나믹 로직으로 설계되었다. 그러나 상기와 같이 다이나믹 로직으로 구성된 회로는 전력소비가 심한 문제점이 발생된다. 즉, 입력어드레스의 변화 및 액세스 동작과 프리차아지동작시 항상 로우어드레스버퍼의 방전동작이 수행되므로써 전력소비가 심하였다. 따라서 본 발명은 전력소비를 줄인 반도체 메모리장치를 구현함을 그 과제로 한다.
3. 발명의 해결방법의 요지
본 발명에서는 어드레스가 천이하더라도 동일한 형태의 어드레스 입력시에는 이전의 어드레스를 프리차아지시키지 않고 그대로 사용하고, 이와 함께 펄스발생회로를 부가하여 다음 어드레스를 인식하므로써 종전과 동일한 동작을 하면서 전력소비를 최소화하는 반도체 메모리장치를 구현할 수 있게 된다.
4. 발명의 중요한 용도
전력소비가 줄어들고 제어패스가 간략화된 반도체 메모리장치.

Description

저전력 소비용 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 로우 어드레스버퍼의 회로도,
제5도는 본 발명의 실시예에 따른 로우 리던던시회로의 회로도.

Claims (5)

  1. 입력 어드레스신호에 응답하여 소정의 워드라인을 선택하기 위한 로우선택회로를 구비하는 반도체 메모리장치에 있어서, 전원전압단자와 접지전압단자에 접속되고 입력어드레스신호와 소정의 인에이블신호에 응답하여 상기 입력어드레스신호에 대응되는 논리레벨을 출력하기 위한 입력수단과; 상기 입력수단의 출력단에 입력단이 접속되고 상기 입력수단의 출력을 소정시간 저장하기 위한 래치수단과; 상기 래치수단을 출력단에 입력단이 접속되어 상기 입력어드레스신호에 대응되는 한쌍의 상보적인 로우어드레스신호를 소정의 타이밍에 맞추어 출력하는 버퍼링수단으로 구성된 로우어드레스버퍼와, 전원전압단자와 소정의 감지노드사이에 접속되고, 프리디코딩신호 및 상기 제어노드가 감지전극에 접속되며 비활성화상태에서 상기 감지노드를 소정의 전압레벨로 충전하는 프리차아지수단과; 상기 감지노드에 일단들이 접속된 휴즈들로 구성된 휴즈수단과; 상기 휴즈수단을구성하는 휴즈타단들과 소정의 제어노드사이에 채널들이 접속되고 로우어드레스신호에 응답하여 도통유무가 결정되는 다수의 트랜지스터로 구성된 전류패스수단과; 상기 제어노드와 접지전압사이에 채널이 접속되고 제어신호에 응답하여 상기 감지노드의 전류방전을 결정하는 제어트랜지스터로 구성된 로우리던던시회로를 구비하고, 상기 로우어드레스버퍼가 입력어드레스의 상태가 바뀔때만 방전동작을 수행하므로써 전력소비를 억제함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 인에이블신호가 로우어드레스 스트로브신호의 입력에 응답하여 출력되는 펄스신호임을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 또는 제2항에 있어서, 상기 인에이블신호가 노멀모드에서만 어드레스신호를 입력하여 노멀동작에서만 발생됨을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 로우어드레스버퍼가 하나의 출력라인을 구비함을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 로우어드레스버퍼 리프레시모드에서 그레이코드를 사용함을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035081A 1995-10-12 1995-10-12 저전력 소비용 반도체 메모리장치 KR0172431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035081A KR0172431B1 (ko) 1995-10-12 1995-10-12 저전력 소비용 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035081A KR0172431B1 (ko) 1995-10-12 1995-10-12 저전력 소비용 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970023410A true KR970023410A (ko) 1997-05-30
KR0172431B1 KR0172431B1 (ko) 1999-03-30

Family

ID=19429940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035081A KR0172431B1 (ko) 1995-10-12 1995-10-12 저전력 소비용 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR0172431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393972B1 (ko) * 2001-03-23 2003-08-06 주식회사 하이닉스반도체 로우 리던던시 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892639B1 (ko) * 2007-05-10 2009-04-09 주식회사 하이닉스반도체 리던던시 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393972B1 (ko) * 2001-03-23 2003-08-06 주식회사 하이닉스반도체 로우 리던던시 회로

Also Published As

Publication number Publication date
KR0172431B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
EP0128499B1 (en) Mos memory
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US5621693A (en) Semiconductor memory device
JP3754593B2 (ja) データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法
JP2007018584A (ja) 半導体記憶装置
KR19980015251A (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지
KR20010070066A (ko) 집적 회로, 감지 증폭기 회로 및 전압 스윙 제한 방법
US5455795A (en) Semiconductor memory device
KR980011453A (ko) 출력버퍼회로
US4831590A (en) Semiconductor memory including an output latch having hysteresis characteristics
US4564925A (en) Semiconductor memory
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR0155986B1 (ko) 반도체 기억장치
US5430686A (en) Semiconductor memory device and operating method thereof
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR970023410A (ko) 저전력 소비용 반도체 메모리장치
JPS6020396A (ja) 信号入力回路
US6628559B2 (en) Semiconductor memory device having refreshing function
US6990027B2 (en) Semiconductor memory device having access time control circuit
KR100203141B1 (ko) 누설전류를 줄이는 기능을 갖는 디램
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프
JPH06132747A (ja) 半導体装置
US7012846B2 (en) Sense amplifier for a memory array
KR19980018542A (ko) 전원 전압 레벨과 무관하게 실질적으로 일정한 마진을 갖는 리던던트 디코더를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee