KR100505574B1 - 내부 선택 사양의 확인이 가능한 반도체 장치 - Google Patents

내부 선택 사양의 확인이 가능한 반도체 장치 Download PDF

Info

Publication number
KR100505574B1
KR100505574B1 KR1019970077818A KR19970077818A KR100505574B1 KR 100505574 B1 KR100505574 B1 KR 100505574B1 KR 1019970077818 A KR1019970077818 A KR 1019970077818A KR 19970077818 A KR19970077818 A KR 19970077818A KR 100505574 B1 KR100505574 B1 KR 100505574B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
circuit
optional
electrode
Prior art date
Application number
KR1019970077818A
Other languages
English (en)
Other versions
KR19990057746A (ko
Inventor
정영희
곽병헌
강상석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970077818A priority Critical patent/KR100505574B1/ko
Publication of KR19990057746A publication Critical patent/KR19990057746A/ko
Application granted granted Critical
Publication of KR100505574B1 publication Critical patent/KR100505574B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 반도체 장치에 있어서, 상기 반도체 장치의 선택 사양을 선택하기 위한 신호가 인가되는 제1 패드, 상기 제1 패드에 연결되며 상기 제1 패드에 인가되는 신호를 받아서 상기 반도체 장치의 선택 사양을 결정하는 선택 사양 회로, 상기 반도체 장치의 동작시 데이터가 입출력되는 제2 패드, 상기 반도체 장치의 동작시 데이터가 입출력되는 제3 패드, 및 상기 제2 패드와 상기 제3 패드 및 상기 선택 사양 회로에 연결되며 상기 반도체 장치의 선택 사양을 확인하기 위하여 상기 제2 패드에 인가되는 선택 사양 확인 신호에 응답하여 상기 선택 사양 회로의 출력 신호를 상기 제3 패드로 출력하는 선택 사양 확인 회로를 구비함으로써 반도체 장치의 외부로부터 반도체 장치 내부의 선택 사양을 확인할 수 있다.

Description

내부 선택 사양의 확인이 가능한 반도체 장치{Semiconductor device to confirm internal option thereof}
본 발명은 반도체 장치에 관한 것으로서, 특히 내부 선택 사양을 확인하기 위한 선택 사양 확인 회로에 관한 것이다.
디램(DRAM;Dynamic Random Access Memory) 반도체 장치를 비롯한 많은 반도체 장치들은 동일 집적도를 갖는 유사한 동종의 선택 사양을 결정할 때 레이저 퓨즈(LASER fuse) 절단이나 와이어 본딩(wire bonding) 여부에 의해 구분하는 경우가 많다. 특히 디램 반도체 장치의 경우 동일 집적도를 갖는 제품 내에서 리프레쉬 사이클(refresh cycle)들 구분, X1/X4/X8/X16 등의 구성 구분, 저전력 구분 등은 주로 레이저 퓨즈의 연결 상태 또는 와이어 본딩 여부에 따라 구분하게 된다.
종래의 반도체 메모리 장치의 경우, 작업 실수 등 여러 가지 변수에 의해 퓨즈 절단 또는 와이어 본딩 처리를 잘못했을 때 이러한 문제를 반도체 메모리 장치의 외부에서 확인할 수가 없으므로 불량으로 판정하여 폐기처분된다.
만일 반도체 메모리 장치 내부의 퓨즈 절단 또는 와이어 본딩 처리를 확인할 수 있다면 잘못된 부분을 수정하여 양품으로 처리할 수가 있다. 따라서 내부 선택 사양을 반도체 메모리 장치의 외부에서 전기적인 신호를 이용하여 확인할 수 있다면 불량으로 처리될지도 모르는 제품들을 수정하여 양품으로 처리함으로써 반도체 장치의 제조 비용을 절감할 수 있다.
본 발명이 이루고자하는 기술적 과제는 외부로부터 내부의 선택 사양을 확인하기 위한 반도체 메모리 장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은,
반도체 장치에 있어서, 상기 반도체 장치의 선택 사양을 선택하기 위한 신호가 인가되는 제1 패드, 상기 제1 패드에 연결되며 상기 제1 패드에 인가되는 신호를 받아서 상기 반도체 장치의 선택 사양을 결정하는 선택 사양 회로, 상기 반도체 장치의 동작시 데이터가 입출력되는 제2 패드, 상기 반도체 장치의 동작시 데이터가 입출력되는 제3 패드, 및 상기 제2 패드와 상기 제3 패드 및 상기 선택 사양 회로에 연결되며 상기 반도체 장치의 선택 사양을 확인하기 위하여 상기 제2 패드에 인가되는 선택 사양 확인 신호에 응답하여 상기 선택 사양 회로의 출력 신호를 상기 제3 패드로 출력하는 선택 사양 확인 회로를 구비하는 반도체 장치를 제공한다.
바람직하기는 상기 제1 패드는 정상 동작에서는 사용되지않는 미연결 패드이다.
바람직하기는 또한, 상기 선택 사양 확인 회로는 상기 제1 패드에 제1 전극이 연결되고 상기 제3 패드에 제2 전극이 연결된 스위치, 및 상기 제2 패드와 상기 스위치의 제어 전극 사이에 연결되며 상기 제2 패드에 인가되는 신호가 소정의 전압 레벨이상이면 상기 스위치를 턴온(turn-on)시켜서 상기 선택 사양 회로의 선택 사양을 상기 제3 패드로 전달하고 상기 제2 패드에 인가되는 신호가 소정의 전압 레벨이하이면 상기 스위치를 턴오프(turn-off)시키는 제어부를 구비한다.
상기 본 발명에 의하여 반도체 장치의 내부 선택 사양을 확인할 수가 있다.
이하, 첨부 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 블록도이다. 도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 장치는 제1 내지 제 패드들(101,102,103), 제1 내지 제3 버퍼들(111,112,113), 선택 사양 회로(121), 및 선택 사양 확인 회로(131)를 구비한다.
상기 선택 사양 회로(121)는 상기 제1 패드(101)에 연결되며 상기 제1 패드(101)에 인가되는 신호에 의해 선택 사양이 결정된다. 상기 선택 사양 회로(121)는 상기 제1 패드(101)에 드레인이 연결되고 전원 전압(Vcc)에 게이트가 연결되며 소오스는 접지되는 N채널 MOS 트랜지스터로 구성하거나 또는 상기 제1 패드(101)에 소오스가 연결되고 접지 전압(GND)에 게이트가 연결되며 드레인은 접지되는 P채널 MOS 트랜지스터로 구성한다. 상기 선택 사양 확인 회로(131)는 상기 제2 패드(102)와 상기 제3 패드(103) 및 상기 선택 사양 회로(121)에 연결되며 상기 제2 패드(102)에 인가되는 선택 사양 확인 신호에 응답하여 상기 선택 사양 회로(121)의 선택 사양을 상기 제3 패드(103)로 출력함으로써 상기 선택 사양 회로(121)의 선택 사양을 상기 반도체 장치의 외부로부터 확인할 수가 있다.
상기 제1 패드(101)는 정상 동작에서는 사용되지않는 미연결(no connection) 패드이다.
상기 제2 및 제3 패드(101,103)들은 모두 상기 반도체 장치의 외부에서 내부로 데이터를 입력하거나 또는 그 역으로 데이터를 출력하기 위한 입출력 패드들이다.
도 2는 상기 도 1에 도시된 선택 사양 확인 회로(131)의 회로도이다. 도 2를 참조하면, 상기 선택 사양 확인 회로(131)는 스위치(141) 및 제어부(151)를 구비한다.
상기 스위치(141)는 상기 제1 패드(101)에 제1 전극이 연결되고 상기 제3 패드(103)에 제2 전극이 연결되며 상기 선택 사양 확인 회로(131)로부터 출력되는 신호가 하이 레벨의 전압으로서 액티브(active)되면 상기 스위치(141)는 턴온되어 상기 제1 패드(101)에 인가되는 신호의 전압 레벨을 상기 제3 패드(103)로 전달하고, 상기 선택 사양 확인 회로(131)의 출력이 로우 레벨의 전압으로서 인액티브(inactive)되면 상기 스위치(141)는 턴오프되므로 상기 제1 패드(101)와 상기 제2 패드(102)를 전기적으로 분리시킨다. 상기 스위치(141)는 상기 제1 패드(101)에 제1 전극이 연결되고 상기 제3 패드(103)에 제2 전극이 연결되며 상기 선택 사양 확인 회로(131)의 출력단에 게이트들이 연결된 전송 게이트로 구성한다.
상기 선택 사양 확인 회로(131)는 상기 제2 패드(102)에 입력단이 연결되고 상기 스위치(141)의 제어 전극에 출력단이 연결된다. 상기 선택 사양 확인 회로(131)는 상기 제2 패드(102)에 인가되는 신호가 소정의 전압 레벨이상이면 하이 레벨의 전압을 출력하여 상기 스위치(141)를 턴온시키고, 상기 제2 패드(102)에 인가되는 신호가 소정의 전압 레벨이하이면 로우 레벨의 전압을 출력하여 상기 스위치(141)를 턴오프시킨다.
상기 선택 사양 확인 회로(131)는 상기 제2 패드(102)에 일단이 연결된 저항 수단(161), 상기 저항 수단(161)의 타단에 제1 전극이 연결되고 제2 전극은 접지되며 게이트는 소정의 전압에 연결된 트랜지스터(171), 및 상기 저항 수단(161)의 타단에 상기 저항 수단(161)의 타단에 발생하는 전압을 버퍼링하여 상기 스위치(141)에 전달하는 버퍼(181)를 구비한다.
상기 저항 수단(161)은 상기 제2 패드(102)에 제1 전극이 연결된 제1 P채널 MOS 트랜지스터(163), 및 상기 제1 P채널 MOS 트랜지스터(163)의 게이트 및 제2 전극에 제1 전극이 공통으로 연결되고 상기 트랜지스터(171)의 제1 전극에 게이트와 제2 전극이 공통으로 연결된 제2 P채널 MOS 트랜지스터(165)로 구성된다. 상기 저항 수단(161)은 직렬로 연결되며 다이오드 기능을 갖는 다수개의 P채널 MOS 트랜지스터들 또는 N채널 MOS 트랜지스터들로 구성할 수도 있다.
상기 트랜지스터(171)는 상기 저항 수단(161)의 타단에 드레인이 연결되고 전원 전압(Vcc)에 게이트가 연결되며 소오스는 접지되는 N채널 MOS 트랜지스터로 구성하거나 또는 상기 저항 수단(161)의 타단에 소오스가 연결되고 접지 전압(GND)에 게이트가 연결되며 드레인은 접지되는 P채널 MOS 트랜지스터로 구성한다.
상기 버퍼(181)는 두 개의 인버터들(183,185)로 구성하거나 또는 두 개 이상의 우수개의 인버터들로 구성한다.
도 2를 참조하여 도 1에 도시된 회로의 동작을 설명하기로 한다. 상기 도 1에 도시된 제1 패드(101)를 DRAM 반도체 장치의 리프레쉬 사이클을 구분하는 더미 패드(dummy pad)로 사용할 경우를 예로 들어 설명하기로 한다. 상기 제1 패드(101)가 더미 패드로 사용될 경우, 상기 제1 패드(101)에 인가되는 신호가 하이 레벨, 예컨대 전원 전압(Vcc)이면 상기 제1 버퍼(111)의 출력은 하이 레벨(high level)이 되므로 8K 리프레쉬 사이클 제품으로 결정되고, 상기 제1 패드(101)에 아무런 신호가 인가되지 않으면 상기 선택 사양 회로(121)가 턴온되어 상기 제1 버퍼(111)의 출력은 로우 레벨(low level)로 되므로 4K 리프레쉬 사이클 제품으로 전환된다.
상기 도 1에 도시된 반도체 장치가 8K 리프레쉬 사이클 제품인지 아니면 4K 리프레쉬 사이클 제품인지를 확인하기 위해서는 상기 제2 패드(102)에 상기 전원 전압(Vcc)보다 훨씬 높은 제어 전압(Vc)을 인가한다. 그러면 상기 부하 저항(161)의 타단 즉, 노드 N1에는 다음 수학식 1과 같은 전압(Vn1)이 발생한다.
[수학식 1]
상기 Vtp는 상기 제1 및 제2 P채널 MOS 트랜지스터들(163,165)의 문턱 전압(threshold voltage)들을 합한 전압이다. 상기 노드 전압(Vn1)은 하이 레벨의 전압이므로 상기 버퍼(181)로부터 출력되는 신호는 하이 레벨이다. 상기 버퍼(181)로부터 하이 레벨의 신호가 출력되면 상기 스위치(141)는 턴온되므로 상기 제1 패드(101)에 인가되는 전압은 상기 제3 패드(103)로 전달된다. 따라서 상기 제3 패드(103)를 통해서 상기 제1 패드(101)에 인가되는 신호의 크기를 확인할 수가 있다. 즉, 상기 선택 사양 회로(121)의 상태를 확인할 수가 있다.
상기 도 1에 도시된 회로는 반도체 메모리 장치에도 동일하게 적용될 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명의 반도체 장치에 따르면, 반도체 장치 내부의 선택 사양을 반도체 장치의 패드를 통해서 외부로부터 확인할 수가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 블록도.
도 2는 상기 도 1에 도시된 선택 사양 확인 회로의 회로도.

Claims (9)

  1. 반도체 장치에 있어서,
    상기 반도체 장치의 선택 사양을 선택하기 위한 신호가 인가되는 제1 패드;
    상기 제1 패드에 연결되며, 상기 제1 패드에 인가되는 신호를 받아서 상기 반도체 장치의 선택 사양을 결정하는 선택 사양 회로;
    상기 반도체 장치의 동작시 데이터가 입출력되는 제2 패드;
    상기 반도체 장치의 동작시 데이터가 입출력되는 제3 패드; 및
    상기 제2 패드와 상기 제3 패드 및 상기 선택 사양 회로에 연결되며, 상기 반도체 장치의 선택 사양을 확인하기 위하여 상기 제2 패드에 인가되는 선택 사양 확인 신호에 응답하여 상기 선택 사양 회로의 출력 신호를 상기 제3 패드로 출력하는 선택 사양 확인 회로를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1 항에 있어서, 상기 제1 패드는 정상 동작에서는 사용되지않는 미연결 패드인 것을 특징으로 하는 반도체 장치.
  3. 제1 항에 있어서, 상기 선택 사양 확인 회로는
    상기 제1 패드에 제1 전극이 연결되고 상기 제3 패드에 제2 전극이 연결된 스위치; 및
    상기 제2 패드와 상기 스위치의 제어 전극 사이에 연결되며 상기 제2 패드에 인가되는 신호가 소정의 전압 레벨이상이면 상기 스위치를 턴온시켜서 상기 선택 사양 회로의 선택 사양을 상기 제3 패드로 전달하고 상기 제2 패드에 인가되는 신호가 소정의 전압 레벨이하이면 상기 스위치를 턴오프시키는 제어부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3 항에 있어서, 상기 스위치는
    상기 제1 패드에 제1 전극이 연결되고 상기 제3 패드에 제2 전극이 연결되며 상기 선택 사양 확인 회로의 출력단에 게이트들이 연결된 전송 게이트인 것을 특징으로 하는 반도체 장치.
  5. 제3 항에 있어서, 상기 선택 사양 확인 회로는
    상기 제2 패드에 일단이 연결된 저항 수단; 및
    상기 저항 수단의 타단에 제1 전극이 연결되고 제2 전극은 접지되며 게이트에 소정의 전압이 인가되는 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제5 항에 있어서, 상기 저항 수단은
    상기 제2 패드에 제1 전극이 연결된 제1 MOS 트랜지스터; 및
    상기 제1 MOS 트랜지스터의 게이트 및 제2 전극에 제1 전극이 공통으로 연결되고 상기 트랜지스터의 제1 전극에 게이트와 제2 전극이 공통으로 연결된 제2 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제6 항에 있어서, 상기 제1 및 제2 MOS 트랜지스터들은 P채널 MOS 트랜지스터들인 것을 특징으로 하는 반도체 장치.
  8. 제5 항에 있어서, 상기 트랜지스터는 상기 저항 수단의 타단에 드레인이 연결되고 전원 전압에 게이트가 연결되며 소오스는 접지되는 N채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
  9. 제5 항에 있어서, 상기 저항 수단의 타단에 상기 저항 수단의 타단에 발생하는 전압을 버퍼링하여 상기 스위치에 전달하는 버퍼를 더 구비하는 것을 특징으로 하는 반도체 장치.
KR1019970077818A 1997-12-30 1997-12-30 내부 선택 사양의 확인이 가능한 반도체 장치 KR100505574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077818A KR100505574B1 (ko) 1997-12-30 1997-12-30 내부 선택 사양의 확인이 가능한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077818A KR100505574B1 (ko) 1997-12-30 1997-12-30 내부 선택 사양의 확인이 가능한 반도체 장치

Publications (2)

Publication Number Publication Date
KR19990057746A KR19990057746A (ko) 1999-07-15
KR100505574B1 true KR100505574B1 (ko) 2005-09-26

Family

ID=37304907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077818A KR100505574B1 (ko) 1997-12-30 1997-12-30 내부 선택 사양의 확인이 가능한 반도체 장치

Country Status (1)

Country Link
KR (1) KR100505574B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041695A (ko) * 1996-11-05 1998-08-17 키타오카타카시 반도체 장치 및 반도체 장치의 내부 기능 식별 방법
KR19990010764A (ko) * 1997-07-18 1999-02-18 윤종용 오픈/쇼트 불량 체크 회로를 포함하는 반도체 장치
KR100280390B1 (ko) * 1993-01-25 2001-02-01 김영환 메모리의 내부전압감지회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280390B1 (ko) * 1993-01-25 2001-02-01 김영환 메모리의 내부전압감지회로
KR19980041695A (ko) * 1996-11-05 1998-08-17 키타오카타카시 반도체 장치 및 반도체 장치의 내부 기능 식별 방법
KR19990010764A (ko) * 1997-07-18 1999-02-18 윤종용 오픈/쇼트 불량 체크 회로를 포함하는 반도체 장치

Also Published As

Publication number Publication date
KR19990057746A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US4833650A (en) Semiconductor memory device including programmable mode selection circuitry
US8080873B2 (en) Semiconductor device, semiconductor package, and method for testing semiconductor device
US6417721B2 (en) Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice
JP3093075B2 (ja) 並列試験回路
US6774655B2 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
KR20000053459A (ko) 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법
US7840743B2 (en) Double network physical isolation circuit
KR910006241B1 (ko) 복수 테스트모드 선택회로
US6327178B1 (en) Programmable circuit and its method of operation
KR100505574B1 (ko) 내부 선택 사양의 확인이 가능한 반도체 장치
US6225836B1 (en) Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package
US6615289B1 (en) Semiconductor chip configuration and method of controlling a semiconductor chip
US6041009A (en) Apparatus for stabilizing an antifuse used for a memory device
KR0164802B1 (ko) 범 인 테스트 모드 구동회로
KR100383882B1 (ko) 주기선택회로 및 이를 이용한 반도체메모리저장장치
KR100594204B1 (ko) 공동 패드를 구비한 반도체장치의 입력회로
KR20080011974A (ko) 반도체 메모리 장치의 출력 구동회로 및 출력 구동방법
KR100713064B1 (ko) 반도체 메모리의 데이터폭 제어장치
KR100279293B1 (ko) 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치
US5798977A (en) Power line coupling prevention circuit for semiconductor memory device
KR100253646B1 (ko) 반도체메모리장치의시그너쳐회로.
KR100335452B1 (ko) 프로그래머블버퍼회로및이를구비한마스크롬장치
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
US6529419B2 (en) Apparatus for varying data input/output path in semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee