KR960025800A - 반도체 기억소자의 리던던시 장치 - Google Patents

반도체 기억소자의 리던던시 장치 Download PDF

Info

Publication number
KR960025800A
KR960025800A KR1019940040579A KR19940040579A KR960025800A KR 960025800 A KR960025800 A KR 960025800A KR 1019940040579 A KR1019940040579 A KR 1019940040579A KR 19940040579 A KR19940040579 A KR 19940040579A KR 960025800 A KR960025800 A KR 960025800A
Authority
KR
South Korea
Prior art keywords
redundancy
node
address
semiconductor memory
gate
Prior art date
Application number
KR1019940040579A
Other languages
English (en)
Other versions
KR0166496B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940040579A priority Critical patent/KR0166496B1/ko
Publication of KR960025800A publication Critical patent/KR960025800A/ko
Application granted granted Critical
Publication of KR0166496B1 publication Critical patent/KR0166496B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기억소자의 리던던시(redundancy) 장치에 관한 것으로, 어드레스 라인과 리던던시 감지 장치의 입력단 사이에 스위치 소자를 첨가하여 블럭 선택 어드레스 신호에 의해 선택되지 않은 블럭(block)의 리던던시 장치로 어드레스가 입력되지 않도록 함으로써, 어드레스 라인의 부하를 줄이고, 동작 속도를 빠르게 하는 효과가 있다.

Description

반도체 기억소자의 리던던시 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 리던던시의 회로도, 제4도는 본 발명의 제2실시예에 따른 리던던시 회로도.

Claims (13)

  1. 반도체 기억소자의 리던던시 장치에 있어서, 어드레스 신호를 입력하는 어드레스 입력 수단과, 상기 기억소자에 결함 셀이 생겼을 때 정상적인 셀을 선택하는 어드레스 신호가 입력된 경우에 여분의 셀을 동작시키기 위한 리던던시 어드레스 감지 수단과, 상기 리던던시 어드레스 감지 수단을 선택하기 위한 블럭 선택 어드레스 신호를 입력하는 블럭 선택 어드레스 입력 수단과, 상기 어드레스 라인과 리던던시 감지 수단의 입력단 사이에 접속되고 상기 블럭 선택 어드레스 신호에 의해 제어되는 스위치 수단을 포함하는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  2. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단은 두개 이상의 어드레스 신호를 감지할 수 있는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  3. 제1항에 있어서, 상기 스위치 수단이 NMOS트랜지스터로 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  4. 제3항에 있어서, 상기 NMOS트랜지스터의 게이트 신호는 턴-온시에 전원전위보다 높은 전위(Vpp)가 인가되는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  5. 제1항에 있어서, 상기 스위치 수단이 PMOS트랜지스터로 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  6. 제5항에 있어서, 상기 PMOS트랜지스터의 게이트 신호는 턴-온시에 접지전위보다 낮은 전위가 인가되는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  7. 제1항에 있어서, 상기 스위치 수단이 전달트랜지스터로 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  8. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단은 로우 어드레스 신호를 감지하는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  9. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단은 컬럼 어드레스 신호를 감지하는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  10. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단은 로우 어드레스에 의하여 선택되는 셀 어레이의 컬럼 리던던시의 여부를 감지하는 장치와 리던던시 컬럼 어드레스 신호를 감지하는 장치로 구성되고, 상기 블럭 선택 어드레스 신호는 로우 어드레스에 의하여 선택되는 셀 어레이의 컬럼 리던던시 여부를 감지하는 장치의 출력 신호로 사용되는 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  11. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단의 출력단의 전위를 방전시키는 장치가 첨가되어 상기 리던던시 어드레스 감지 수단으로 어드레스 신호의 입력이 차단되는 경우에는 상기 리던던시 어드레스 감지 수단이 동작하지 않도록 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  12. 제1항에 있어서, 상기 리던던시 어드레스 감지 수단의 어드레스 입력단에 입력단을 초기화 하는 장치가 첨가되어 리던던시 어드레스 감지 수단으로 어드레스 신호의 입력이 차단되는 경우에 상기 리던던시 감지 장치의 어드레스 입력단이 초기 상태를 유지할 수 있도록 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
  13. 제1항에 있어서, 전원전압(Vdd) 및 노드(N14) 사이에 접속되며 게이트에 프리차지 신호가 인가되는 PMOS트랜지스터(Q2)와, 상기 노드(N14) 및 접지전압(Vss) 사이에 접속된 퓨즈와, 상기 퓨지 및 접지전압(Vss) 사이에 접속되며 게이트에 노드(N13)이 연결된 NMOS트랜지스터(Q3)와, 상기 노드(N14) 및 접지전압(Vss) 사이에 접속되며 게이트에 노드(N11)이 연결된 NMOS트랜지스터(Q4)와, 상기 노드(N13) 및 접지전압(Vss) 사이에 접속되며 게이트에 상기 노드(N13)이 연결된 NMOS트랜지스터(Q13)와, 블럭선택 어드레스 신호(add_bs)를 입력하는 노드(N10)와, 상기 노드(N10) 사이에 접속된 인버터(G6)와, 어드레스 신호(add)를 입력하는 노드(N12)와, 상기 노드(N12) 및 상기 노드(N13) 사이에 접속되며 게이트에 상기 노드(N10)가 연결된 PMOS트랜지스터(Q6)와, 상기 노드(N12) 및 상기 노드(N13) 사이에 접속되며 게이트에 상기 노드(N11)가 연결된 NMOS트랜지스터(Q7)와, 상기 노드(N14) 및 접지전압(Vss) 사이에 접속되며 게이트에 상기 노드(N11)가 연결된 NMOS트랜지스터(Q8)와, 전원전압(Vdd) 및 상기 노드(N14) 사이에 접속되며 게이트에 프리차지 전압이 인가되는 PMOS트랜지스터(Q9)와, 상기 노드(N14) 및 접지전압(Vss) 사이에 접속된 퓨즈와, 상기 퓨즈 및 접지전압(Vss) 사이에 접속되며 게이트에 상기 노드(N13)가 연결된 NMOS트랜지스터(Q10)로 구성된 것을 특징으로 하는 반도체 기억 소자의 리던던시 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040579A 1994-12-31 1994-12-31 반도체 기억소자의 리던던시 장치 KR0166496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040579A KR0166496B1 (ko) 1994-12-31 1994-12-31 반도체 기억소자의 리던던시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040579A KR0166496B1 (ko) 1994-12-31 1994-12-31 반도체 기억소자의 리던던시 장치

Publications (2)

Publication Number Publication Date
KR960025800A true KR960025800A (ko) 1996-07-20
KR0166496B1 KR0166496B1 (ko) 1999-02-01

Family

ID=19406216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040579A KR0166496B1 (ko) 1994-12-31 1994-12-31 반도체 기억소자의 리던던시 장치

Country Status (1)

Country Link
KR (1) KR0166496B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021181A (ko) * 1998-09-26 2000-04-15 김영환 퓨즈롬장치
KR100480566B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치의리던던시메모리셀테스트신호발생기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3857573B2 (ja) * 2001-11-20 2006-12-13 富士通株式会社 ヒューズ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480566B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치의리던던시메모리셀테스트신호발생기
KR20000021181A (ko) * 1998-09-26 2000-04-15 김영환 퓨즈롬장치

Also Published As

Publication number Publication date
KR0166496B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US5929691A (en) Mode setting circuit for a memory device
KR950006850A (ko) 선택기 회로
KR940012398A (ko) 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법
US6222384B1 (en) Level shifter circuit
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR930020695A (ko) 반도체 기억장치
KR970023395A (ko) 반도체메모리장치
KR910013279A (ko) 감지 증폭기 및 이에 의한 방법
US6529438B1 (en) Semiconductor memory device implemented with a test circuit
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
KR100304690B1 (ko) 복합데이터테스트가간단한반도체메모리장치
KR100739927B1 (ko) 반도체 메모리 장치의 리페어 입출력 퓨즈 회로
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
KR950009724A (ko) 반도체메모리장치의 버퍼회로
KR100313495B1 (ko) 반도체메모리장치의동작모드결정회로
KR0140141B1 (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
KR100713064B1 (ko) 반도체 메모리의 데이터폭 제어장치
JPH056686A (ja) 読み出し専用記憶装置
KR100203133B1 (ko) 반도체 메모리 장치의 스탠바이 모드 전압 발생 회로
JP2663586B2 (ja) メモリ回路
KR0170699B1 (ko) 반도체 메모리 장치의 비트 라인 충전용 전압 발생기
KR100230374B1 (ko) 감지증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee