KR0170699B1 - 반도체 메모리 장치의 비트 라인 충전용 전압 발생기 - Google Patents

반도체 메모리 장치의 비트 라인 충전용 전압 발생기 Download PDF

Info

Publication number
KR0170699B1
KR0170699B1 KR1019950039027A KR19950039027A KR0170699B1 KR 0170699 B1 KR0170699 B1 KR 0170699B1 KR 1019950039027 A KR1019950039027 A KR 1019950039027A KR 19950039027 A KR19950039027 A KR 19950039027A KR 0170699 B1 KR0170699 B1 KR 0170699B1
Authority
KR
South Korea
Prior art keywords
bit line
voltage
voltage generator
generator
line charging
Prior art date
Application number
KR1019950039027A
Other languages
English (en)
Other versions
KR970023430A (ko
Inventor
김명재
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950039027A priority Critical patent/KR0170699B1/ko
Publication of KR970023430A publication Critical patent/KR970023430A/ko
Application granted granted Critical
Publication of KR0170699B1 publication Critical patent/KR0170699B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

복수의 비트 라인 충전용 전압 발생기들을 구비하고 이들 중의 하나를 선택하여 출력하는 반도체 메모리 장치의 비트 라인 충전용 전압 발생기가 개시된다.
본 발명의 비트 라인 충전용 전압 발생기는 반도체 메모리 장치의 비트 라인 충전용 전압 발생기에 있어서, 각기 다른 전압을 발생하는 복수의 비트 라인 충전용 전압 발생기들을 구비하는 전압 발생부; 및 상기 전압 발생기들에서 발생된 라인 충전용 전압들 중의 하나를 선택하여 비트 라인에 제공하는 스위칭부를 포함함을 특징으로 한다.
본 발명에 다른 전압 발생기는 비트 라인 충전 시 임의의 원하는 전압을 비트 라인에 공급할 수 있으므로 설계 단계에서의 여유도를 증가시킬 수 있다는 효과가 있다.

Description

반도체 메모리 장치의 비트 라인 충전용 전압 발생기
제1도는 종래의 메모리 독출 회로의 구성을 보이는 회로도이다.
제2도는 본 발명에 따른 전압 발생기를 보이는 블록도이다.
제3도는 제2도에 도시된 장치의 일 실시 예를 보이는 블록도이다.
제4도는 제3도에 도시된 장치의 상세한 구성을 보이는 회로도이다.
제5도는 제3도에 도시된 전압 발생기의 상세한 구성을 보이는 회로도이다.
제6도는 제3도에 도시된 제1제어부 및 제2제어부의 상세한 구성을 보이는 회로도이다.
제7a도 내지 제7c도는 제1도에 도시된 장치의 동작을 보이는 타이밍도이다.
본 발명은 반도체 메모리 장치의 비트 라인 충전용 전압 발생기에 관한 것으로서 더욱 상세하게는 복수의 비트 라인 충전용 전압 발생기들을 구비하고 이들 중의 하나를 선택하여 출력하는 장치에 관한 것이다.
반도체 메모리 장치에 있어서 메모리 셀로부터 독출된 데이터는 한쌍의 비트 라인 상에 나타나고 이는 센스 엠프(sense amplifier)에 의해 증폭된 다음 데이터 출력 버퍼를 통하여 출력된다. 이때, 비트 라인은 데이터 전송 전에 소정의 레벨로 선충전(precharge)되어 있는 것이 좋다.
그 이유는 데이터가 비트 라인 상에 나타날 때 비트 라인 상의 전위가 갑자기 논리0에서 논리1의 상태로 혹은 그 반대로 변환되고, 이는 전원 전압의 폭으로 스윙되기 때문에 이로 인한 피크 전류(peak current)가 흐르기 때문이다.
비트 라인의 충전에 소요되는 전압은 비트 라인 충전용 전압 발생기에서 공급된다.
그런데, 종래의 비트 라인 충전용 전압 발생기는 단일의 전압만을 발생시키도록 구성되어져 있어서 설계 시 발생되는 여러 가지의 경우에 효율적으로 대처하지 못하였다.
예를 들면, 웨이퍼 혹은 팩키지 상태에서 특성 분석을 위해 비트 라인 충전 전압을 가변시켜야 할 필요가 있는 데 종래의 전압 발생기로서는 이러한 요구에 부응할 수가 없었다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 효과적인 메모리 설계를 가능하게 하는 비트 라인 충전용 전압 발생기를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명의 비트 라인 충전용 전압 발생기는 반도체 메모리 장치의 비트 라인 충전용 전압 발생기에 있어서, 각기 다른 전압을 발생하는 복수의 비트 라인 충전용 전압 발생기들을 구비하는 전압 발생부; 및 상기 전압 발생기들에서 발생된 비트 라인 충전용 전압들 중의 하나를 선택하여 비트 라인에 제공하는 스위칭부를 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
메모리 셀 어레이에 기록된 내용을 독출하는 종래의 데이터 독출 회로를 제1도에 도시하였다. 제1도에 도시된 장치는 메모리 셀 어레이(10)에 연결된 비트 라인(BL1, BL2)을 등화 및 선충전시키는 등화 및 선충전부(12), 비트 라인(BL1, BL2)에서 감지된 전압 레벨을 센스 앰프(16)로 전달시켜 주는 전달 게이트부(14), 그리고 데이터 출력부(18)를 구비한다.
제2도는 본 발명에 따른 전압 발생기의 구성을 보이는 블록도이다.
제2도에 있어서, 참조 부호 200은 전압 발생부를 나타내고, 300은 스위칭부를 나타낸다.
제2도에 도시된 장치의 동작에 있어서 전압 발생기(200)는 각각 다른 레벨의 비트 라인 충전용 전압들 VBL1, VBL2, VBL3을 발생하고, 스위칭부(300)는 발생된 전압들 중의 하나를 선택하여 출력한다. 스위칭부(300)에서 출력되는 전압 VBL은 비트 라인을 충전시키게 된다. 따라서, 소망되는 요구에 따라 상응하는 전압을 선택하여 비트 라인에 인가시킬 수 있다.
제3도는 제2도에 도시된 장치의 일 실시 예를 보이는 블록도로서 Vcc, 1/2Vcc, 2/3Vcc 발생기를 구비하는 예를 보이는 것이다. 제3도에 있어서, 참조 부호 200은 전압 발생부를, 300은 스위칭부를 나타낸다.
전압 발생부(200)는 1/2 Vcc 발생기(20), 2/3 Vcc 발생기(22), Vcc 발생기(24)를 구비한다.
스위칭부(300)는 1/2 Vcc 발생기(20)에 부속된 제1스위칭(30), 2/3 Vcc 발생기(22)에 부속된 제2스위치(32), Vcc 발생기(24)에 부속된 제3스위치(34), 제1스위치(30)의 단속 동작을 제어하는 제1제어부(40), 제2스위치(32)의 단속 동작을 제어하는 제2제어부(42), 그리고 제3스위치(34)를 제어하는 제3제어부(44)를 구비한다.
제3도에 도시된 장치의 동작을 상세히 설명한다. 여기서, 제1제어 신호(PIBLE1)와 제2제어 신호(PIBLE2)는 하이 상태에서 인에이블 되는 것으로 가정한다.
1/2 Vcc 발생기(20)는 제2제어 신호(PIBLE2)에 의해 디스에이블되고, 2/3 Vcc 발생기(22)는 제1제어 신호(PIBLE1)에 의해 디스에이블되며, 그리고 Vcc 발생기(24)는 제1제어 신호(PIBLE1)와 제2제어 신호(PIBLE2) 모두에 의해 디스에이블된다. 즉, 각 전압 발생기(20, 22, 24)는 상호 인터록되어 선택된 어느 하나의 전압 발생기가 비트 라인에 전압을 인가하는 동안 디스에이블되도록 구성되어져 있다.
제1제어부(40)의 작동에 의해 제1제어 신호(PIBLE1)가 인에이블되면(하이 레벨로 되고), 1/2 Vcc 발생기(20)가 동작하여 1/2 Vcc를 출력한다. 그리고, 제1스위치(30)가 도통 상태가 되어 1/2 Vcc 발생기(20)에서 출력되는 1/2 Vcc를 비트 라인에 인가한다. 이에 따라 비트 라인은 1/2 Vcc로 충전된다. 이 때, 2/3 Vcc 발생기(22)와 Vcc 발생기(24)는 디스에이블되어 출력을 발생하지 않는다.
다음, 제2제어부(42)의 작동에 의해 제2제어 신호(PIBLE2)가 인에이블되면(하이 레벨로 되면), 2/3 Vcc 발생기(22)가 동작하여 2/3 Vcc를 출력한다. 그리고 제2스위치(32)가 도통 상태가 되어 2/3 Vcc 발생기(22)에서 출력되는 2/3 Vcc를 비트 라인에 인가한다. 이에 따라 비트 라인은 2/3 Vcc로 충전된다. 이 때, 1/2 Vcc 발생기(20)와 Vcc 발생기(24)는 디스에이블되어 출력을 발생하지 않는다.
다음, 제1제어부(40)와 제2제어부(42)의 작동에 의해 제1제어신호(PIBLE1)와 제2제어 신호(PIBLE2)가 디스에이블되면(로우 레벨로 되면), Vcc 발생기(24)가 동작하여 Vcc를 출력한다. 그리고, 제3스위치(34)가 도통 상태가 되어 Vcc 발생기(24)에서 출력되는 Vcc를 비트 라인에 인가한다. 이에 따라 비트 라인은 Vcc로 충전된다. 이 때, 1/2 Vcc 발생기(20)와 2/3 Vcc 발생기(22)는 디스에이블되어 출력을 발생하지 않는다.
제4도는 제3도에 도시된 장치의 구체적인 구성을 보이는 회로도이다. 제4도에 있어서, 씨모오스형 전달 게이트(401)와 인버터(402)는 제3도에 도시된 제1스위치(30)에 대응되고, 씨모오스형 전달 게이트(403)와 인버터(404)는 제3도에 도시된 제2스위치(32)에 대응되며, 피모오스 트랜지스터(405)는 제3도에 도시된 제3스위치(34)에 대응된다.
씨모오스형 전달 게이트(401)는 제1제어 신호(PIBLE1)가 인에이블되면(하이 레벨로 되면) 도통 상태로 되어 1/2 Vcc 발생기(20)의 출력을 비트 라인에 제공한다. 이에 따른 제1도에 도시된 장치의 동작을 제7a도의 타이밍도를 통하여 도시하였다.
제2제어 신호(PIBLE2)가 인에이블되면(하이 레벨로 되면), 씨모오스형 전달 게이트(403)는 도통 상태로 되어 2/3 Vcc 발생기(22)의 출력을 비트 라인에 제공한다. 이에 따른 제1도에 도시된 장치의 동작을 제7b도의 타이밍도를 통하여 도시하였다.
피모오스 트랜지스터(405)는 제1제어 신호(PIBLE1)와 제2제어 신호(PIBLE2)가 디스에이블되면(로우 레벨이 되면), 도통 상태로 되어 Vcc를 비트 라인에 제공한다. 이에 따른 제1도에 도시된 장치의 동작을 제7c도의 타이밍도를 통하여 도시하였다.
여기서, 제3제어부(44)는 제1제어 신호(PIBLE1)와 제2제어 신호(PIBLE2)를 유입하여 노아 연산을 수행하는 노아 게이트(406)와 노아 게이트(406)의 출력을 반전시켜 제3스위치(34)에 제공되는 인버터(407)로 구성된다.
제5도는 제3도에 도시된 1/2 전압 발생기 및 2/3 전압 발생기의 상세한 구성을 보이는 회로도이다. 제5도에 있어서, 피모오스 트랜지스터(502, 504, 510)와 엔모오스 트랜지스터(503, 505, 509)는 통상의 정전압 발생기를 구성한다. 그리고, 피모오스 트랜지스터(501)와 엔모오스 트랜지스터(502)는 바이어스단을 디스에이블시키기 위한 것들이고, 엔모오스 트랜지스터(507)와 피모오스 트랜지스터(508)는 드라이브단을 디스에이블시키기 위한 것이다.
제5도에 도시된 장치에 있어서, 제어 신호(PIBLE1 또는 PIBLE2)가 하이 레벨이 되면 엔모오스 트랜지스터(506)가 도통 상태가 되어 바이어스단의 엔모오스 트랜지스터(505)가 디스에이블되고, 피모오스 트랜지스터(508)가 비도통 상태가 되어 드라이브단의 피모오스 트랜지스터(510)가 디스에이블된다.
또한, 인버터(511)를 통하여 반전된 제어 신호에 의해 피모오스 트랜지스터(501)가 비도통 상태가 되어 바이어스단의 피모오스 트랜지스터(502)가 디스에이블되고, 엔모오스 트랜지스터(507)가 도통 상태가 되어 드라이브단의 엔모오스 트랜지스터(509)가 디스에이블된다. 따라서, 전류 경로가 원천적으로 봉쇄되어 전력 소모가 방지된다.
제6도는 제3도에 도시된 제1제어 신호 발생기 및 제2제어 신호 발생기의 상세한 구성을 보이는 회로도이다. 퓨우즈(602)는 레이저에 의해 절단되어 차단 상태로 된다. 피모오스 트랜지스터(601)의 게이트는 접지 전위가 인가되어 항상 도통 상태이므로 퓨우즈(602)의 차단 여부에 따라 출력되는 제어 신호(PIBLE1, PIBLE2)의 레벨이 달라진다. 퓨우즈(602)가 절단되면 제1노드(N1)가 로우 레벨이 되므로 출력되는 제어 신호(PIBLE1 또는 PIBLE2)는 인버터(606, 607, 608)의 작동에 의해 하이 레벨이 되고, 절단되지 않으면 로우 레벨이 된다.
상술한 바와 같이 본 발명에 따른 전압 발생기는 비트 라인 충전시 임의의 원하는 전압을 비트 라인에 공급할 수 있으므로 설계 단계에서의 여유도를 증가시킬 수 있다는 효과가 있다.
또한, 디바이스 레벨에서 비트 라인의 충전 전압을 용이하게 변경할 수 있으므로 개발 기간이 길어지는 것을 방지할 수 있다는 장점이 있다.

Claims (7)

  1. 반도체 메모리 장치의 비트 라인 충전용 전압 발생기에 있어서, 각기 다른 전압을 발생하는 복수의 비트 라인 충전용 전압 발생기들을 구비하는 전압 발생부 및 상기 전압 발생기들에서 발생된 비트 라인 충전용 전압들 중의 하나를 선택하여 비트 라인에 제공하는 스위칭부를 포함하는 비트 라인 충전용 전압 발생기.
  2. 제1항에 있어서, 상기 스위칭부는 각각이 상기 전압 발생기들과 비트 라인의 사이에 설치되는 복수의 스위치 및 각각이 상기 스위치의 투입 상태를 제어하는 복수의 제어부들을 구비함을 특징으로 하는 비트라인 충전용 전압 발생기.
  3. 제2항에 있어서, 상기 스위치는 전달 게이트인 것을 특징으로 하는 비트 라인 충전용 전압 발생기.
  4. 제3항에 있어서, 상기 전달 게이트는 씨모오스형 전달 게이트인 것을 특징으로 하는 비트 라인 충전용 전압 발생기.
  5. 제2항에 있어서, 상기 제어부는 소정 레벨의 전압원 및 상기 전압원에서 인가된 전압이 상기 스위치로 출력되는 것을 차단하는 퓨우즈를 구비하는 것을 특징으로 하는 비트 라인 충전용 전압 발생기.
  6. 제5항에 있어서, 상기 퓨우즈는 레이저에 의해 절단되는 것임을 특징으로 하는 비트 라인 충전용 전압 발생기.
  7. 제2항에 있어서, 상기 전압 발생기들은 그들 중의 어느 하나가 동작할 경우 다른 것들이 동작하지 않도록 서로 인터록되어져 있는 것을 특징으로 하는 비트 라인 충전용 전압 발생기.
KR1019950039027A 1995-10-31 1995-10-31 반도체 메모리 장치의 비트 라인 충전용 전압 발생기 KR0170699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039027A KR0170699B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 비트 라인 충전용 전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039027A KR0170699B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 비트 라인 충전용 전압 발생기

Publications (2)

Publication Number Publication Date
KR970023430A KR970023430A (ko) 1997-05-30
KR0170699B1 true KR0170699B1 (ko) 1999-03-30

Family

ID=19432524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039027A KR0170699B1 (ko) 1995-10-31 1995-10-31 반도체 메모리 장치의 비트 라인 충전용 전압 발생기

Country Status (1)

Country Link
KR (1) KR0170699B1 (ko)

Also Published As

Publication number Publication date
KR970023430A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
JP3851000B2 (ja) 半導体メモリ装置
KR950006850A (ko) 선택기 회로
KR970023372A (ko) 반도체 기억장치
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
JPH0330186A (ja) しきい電圧生成装置
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US6028797A (en) Multi-bank integrated circuit memory devices having cross-coupled isolation and precharge circuits therein
KR0170699B1 (ko) 반도체 메모리 장치의 비트 라인 충전용 전압 발생기
KR19990059252A (ko) 반도체 메모리 장치의 감지 증폭기
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프
KR19980032772A (ko) 논리 하이브리드 메모리용 반도체 메모리
JPH04259995A (ja) 書き込み電圧発生回路
KR100289647B1 (ko) 기준전압 발생회로
KR100207449B1 (ko) 반도체 메모리 장치의 비트 라인 충전용 전압 발생기
US5363336A (en) Semiconductor memory device controlling the supply voltage on BIT lines
KR0140141B1 (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
KR100470162B1 (ko) 전원전압에따른프리차지동작을개선한반도체장치
KR0155618B1 (ko) 저전력 비트라인 선택 신호 발생 회로
KR0155916B1 (ko) 반도체 메모리 장치
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
KR100265755B1 (ko) 반도체장치
KR100239883B1 (ko) Sram 장치의 비트 라인 프리챠지 및 등화회로와 데이터 라인 프리챠지 및 등화회로
KR19980017441A (ko) 반도체장치의 신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee