KR20060037472A

KR20060037472A - 디큐 패드를 이용한 내부 전원 모니터링 회로

Info

Publication number: KR20060037472A
Application number: KR1020040086084A
Authority: KR
Inventors: 김기업
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-10-27
Filing date: 2004-10-27
Publication date: 2006-05-03

Abstract

반도체 소자 내에 데이터의 전달을 위해 설치된 다수의 디큐 패드와, 상기 각 디큐 패드와 반도체 소자의 각 내부 전원을 연결하기 위한 측정 유니트를 구비하여 상기 디큐 패드를 통해 상기 내부 전원을 모니터링하기 위한 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로가 개시된다.

디큐 패드, 내부 전압, 모니터링

Description

디큐 패드를 이용한 내부 전원 모니터링 회로{circuit for monitering internal voltages using DQ pad}

도 1 은 본 발명의 제 1 실시예에 따른 내부 전원 모니터링 회로도이다.

도 2 는 본 발명의 제 2 실시예에 따른 내부 전원 모니터링 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

10 내지 40: 제 1 내지 제 4 입력 버퍼 50 내지 80: 측정 유니트

본 발명은 반도체 메모리 소자의 내부 전원 모니터링 회로에 관한 것으로, 특히 디큐 패드(DQ pad)를 이용하여 내부 전원을 모니터링 할 수 있는 내부 전원 모니터링 회로에 관한 것이다.

반도체 메모리 회로는 고집적, 고성능 및 저 전력화를 추구하고 있다. 반도체 메모리 회로가 고집적화 됨에 따라 칩(chip)내에 구성되는 각 트랜지스터 등의 소자의 크기는 점점 작아지고 있다. 이에 따라, 작아진 트랜지스터 등의 소자특성 에 대해 안정성 및 고 신뢰성을 보장하기 위한 방법들이 개발되고 있다. 그 방법들 중의 하나가 반도체 메모리 장치 내에 내부전원전압 발생회로를 내장하는 것이다. 트랜지스터 등이 작아지기 이전에 인가되던 외부전원 전압을 작아진 트랜지스터에 그대로 인가하면 칩 내부에 형성되는 전계로 인하여 스트레스(stress)가 증가하여 트랜지스터 등은 동작불량 또는 파괴될 수 있기 때문에, 작아진 트랜지스터 등의 소자특성을 안정화시키기 위하여 외부전원전압 보다 낮은 전압을 동작전원전압으로 사용한다. 내부전원전압 발생회로는 외부전원전압 예컨대, 5V를 소정의 전압레벨 3.3V로 강하시켜 칩 내부의 동작전원전압(Vint)으로 제공한다. 그러므로 반도체 메모리장치 내에 외부전원전압을 소정의 전압레벨로 강하시키는 내부전원전압 발생회로가 사용된다.

한편, 내부전원전압으로는 외부전원전압 보다 높은 승압전압 예컨대, 7V를 사용할 수도 있는 데, 승압 전압은 메모리 셀의 워드라인을 구동하는 데에 사용된다. 하나의 워드라인에 연결되는 많은 메모리 셀들 즉, 엔모스 트랜지스터들의 게이트 커패시턴스와 임계전압(threshold voltage:Vt) 그리고 워드라인 자체의 라인부하(line loading) 등을 고려하여 효율적으로 워드라인을 구동하기 위하여 승압전압이 사용된다. 그리고, 비트라인 또는 데이터 입출력 라인의 동일한 전압레벨로 등화시키기 위하여 프리차지전압(VBLP)을 사용하는데, 일반적으로 프리차지전압은 동작전원전압의 반에 해당하는 전압레벨이 된다. 프리차지전압(VBLP)은 노멀 동작시 메모리 셀의 비트라인(BL) 및 상보 비트라인(/BL)을 프리차아징시킨 후 메모리 셀 데이터를 감지증폭할 때 비트라인(BL) 및 상보 비트라인(/BL)으로 전달되는 메 모리 셀 데이터의 비트라인(BL) 및 상보 비트라인(/BL)의 미소전압차를 센스앰프가 감지할 수 있도록 설정되는 전압이다. 이와 같은 내부동작전압(Vint), 승압전압(Vpp) 및 프리차지전압(VBLP) 등의 내부전원전압들이 설정된 전압레벨로 유지되면서 안정적인가의 여부를 테스트하게 된다, 이러한 테스트는 웨이퍼 테스트시 내부에 내부전원전압들과 연결되는 의도적으로 만들어 놓은 잉여 패드들을 프로브(probe)함으로써 그 전압레벨을 검증하게 된다.

본 발명은 프로브 테스트시 내부 전원을 모니터링하기 위하여 각각의 내부 전원에 대해 프로빙 패드를 만드는 대신 퓨즈 옵션을 사용하여 내부 전원을 X4, X8 메모리 제품에서 사용하지 않는 DQ 패드를 모니터 패드로 사용함으로써 프로빙 패드의 개수를 줄여 칩 사이즈를 감소시킬 수 있는 디큐 패드를 이용한 내부 전원 모니터링 회로를 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 디큐 패드를 이용한 내부 전원 모니터링 회로는 반도체 소자 내에 데이터의 전달을 위해 설치된 다수의 디큐 패드와,

상기 각 디큐 패드와 반도체 소자의 각 내부 전원을 연결하기 위한 측정 유니트를 구비하여 상기 디큐 패드를 통해 상기 내부 전원을 모니터링한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다.

디램과 같은 반도체 소자에는 데이터 입출력을 위한 데이터 패드인 디큐 패드가 마련되어 있다. 이 디큐 패드를 통해 데이터가 입출력되는데 x4인 경우에는 4개의 디큐 패드를 통해 데이터가 입출력되며 x8인 경우에는 8개의 디큐 패드를 통해 데이터가 입출력된다. 도 1에 도시된 디큐 패드(DQA, DQB, DQC, DQD)는 반도체 메모리 소자에서 여분의 디큐 패드를 나타낸다. 패드(VM)는 콘트롤 패드로써 디폴트시에는 접지 전위를 유지하고 동시에 여러개의 내부 전원을 모니터링 할 시에는 내부 전원 Vt 이상의 전위를 유지한다.

디큐 패드(DQA)는 저항(R2)를 통해 반도체 내부 회로의 제 1 입력 버퍼(10)에 연결되어 있다. 디큐 패드(DQB)는 저항(R3)를 통해 반도체 내부 회로의 제 2 입력 버퍼(20)에 연결되어 있다.

디큐 패드(DQC)는 저항(R4)를 통해 반도체 내부 회로의 제 3 입력 버퍼(30)에 연결되어 있다. 디큐 패드(DQD)는 저항(R5)를 통해 반도체 내부 회로의 제 4 입력 버퍼(40)에 연결되어 있다.

이러한 구조를 포함하는 반도체 메모리 소자에서 반도체 메모리 소자의 내부 전원을 모니터링하기 위해 본 발명은 디큐 패드(DQA, DQB, DQC, DQD)각각을 각 측정 유니트(50, 60, 70 및 80)를 통해 해당 내부 전원(VREFC, VCP, VCORE, VDLL)에 각기 연결시켰다. 즉, 디큐 패드(DQA)는 측정 유니트(50)를 통해 기준 전압원(VREFC)에 연결되고, 디큐 패드(DQB)는 측정 유니트(60)를 통해 셀 플레이트 전압원(VCP)에 연결된다. 또한, 디큐 패드(DQC)는 측정 유니트(70)를 통해 코아 전압원 (VCORE)에 연결되고, 디큐 패드(DQD)는 측정 유니트(80)를 통해 지연 동기 루프 전압원(VDLL)에 연결된다. 측정 유니트(50 내지 80)는 동일한 구성을 가지므로 측정 유니트(50)의 구성과 동작만을 설명하기로 한다.

측정 유니트(50)는 레이저로 커팅 가능한 퓨즈(F) 및 NMOS 트랜지스터(N)로 구성된다. 즉, 디큐패드(DQA)와 기준 전압원(VREFC) 간에 NMOS 트랜지스터(N)와 퓨즈(F)가 직렬 접속된다. NMOS 트랜지스터(N)의 게이트는 저항(R1)을 통해 패드(VM)에 연결되어 있다.

예를 들어 패드(VM)의 전위가 접지 전위이면 각 측정 유니트(50 내지 80)의 NMOS 트랜지스터(N)가 턴오프 되므로 내부 전원(VREFC, VCP, VCORE, VDLL)은 디큐패드(DQA, DQB, DQC, DQD)에 연결되지 않는다.

반대로 패드(VM)의 전위가 Vt 이상의 양전위를 유지하면 각 측정 유니트(50 내지 80)의 NMOS 트랜지스터(N)가 턴온 되므로 내부 전원(VREFC, VCP, VCORE, VDLL)은 디큐패드(DQA, DQB, DQC, DQD)에 각각 연결된다. 그로인하여 동시에 내부 전원(VREF, VCP, VCORE, VDLL)을 모니터링 할 수 있다.

각 측정 유니트의 퓨즈(F)는 레이저 리페어 퓨즈를 사용하고 이를 여러개 병렬 연결하면 퓨즈에 걸리는 저항을 줄임으로써 퓨즈에 의한 전압 강하를 최소화 시킬 수 있다. 패드(VM)는 내부 패드이므로 ESD 보호 회로를 설치할 필요가 없고 만약 ESD 보호 회로가 있을 경우 VDD 이상의 전원 인가시에는 ESD 보호 회로의 PMOS 트랜지스터의 동작에 따른 누설 전류가 발생하게 되므로 ESD 보호 회로를 없애는 것이 요구된다.

또한 패키지 시에는 디큐 패드에 걸리는 로딩을 줄이고, 외부 정전기에 의한 측정 유니트에 있는 NMOS 트랜지스터의 파괴를 방지하기 위해 퓨즈를 끊어 주어야 한다.

도2에 도시된 바와 같이 각 디큐 패드(DQA, DQB, DQC, DQD)와 각 입력 버퍼(10, 20, 30, 40)사이에 전달 게이트(T1, T2, T3, T4)가 각각 접속되어 있다. 각 전달 게이트의 PMOS트랜지스터는 패드(VM)의 전위에 따라 턴온되며, NMOS 트랜지스터는 패드(VM)의 전위를 인버터((I1, I2, I3, I4)에 의해 반전한 전위에 따라 턴온된다. 그 이외의 구성은 제 1 실시예와 동일한다.

디폴트시에 패드(VM)를 접지 전위로 하면 전달 게이트(T1 내지 T4)는 턴온되는 반면 각 측정 유니트(50 내지 80)의 NMOS 트랜지스터는 턴오프되므로 디큐 패드(DQA, DQB, DQC, DQD)를 통해 입력 버퍼로 데이터가 전달된다.

패드(VM)의 전위를 양전위로 하면 전달 게이트(T1 내지 T4)는 턴오프되는 반면 각 측정 유니트(50 내지 80)의 NMOS 트랜지스터는 턴온되므로 디큐 패드(DQA, DQB, DQC, DQD)를 통해 내부전원(VREFC, VCP, VCORE, VDLL)을 모니터링 할 수 있다.

이와 같이 본 발명의 제 2 실시예에 의하면 데이터 전달을 위해 사용하고 있는 디큐 패드를 이용하여 내부 전원을 모니터링 할 수 있다. 이는 더욱 많은 디큐 패드를 내부 전원의 모니터링용 프로빙 패드로 사용할 수 있게 되고 X4, X8 제품뿐만 아니라 X16 제품에서도 사용할 수 있는 이점이 있다.

상술한 바와 같이 본 발명에 의하면 디큐 패드를 이용하여 내부 전원을 모니터링함으로써 모니터링용 프로빙 패드의 수를 줄여 그로인하여 칩사이즈를 감소시킬 수 있다.

Claims

반도체 소자 내에 데이터의 전달을 위해 설치된 다수의 디큐 패드와,

상기 각 디큐 패드와 반도체 소자의 각 내부 전원을 연결하기 위한 측정 유니트를 구비하여 상기 디큐 패드를 통해 상기 내부 전원을 모니터링하기 위한 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 1 항에 있어서,

상기 측정 유니트는 상기 디큐 패드에 연결된 퓨즈; 및

상기 퓨즈와 내부 전원에 연결된 스위칭 소자를 포함하는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 2 항에 있어서,

상기 퓨즈는 레이저로 컷팅 가능하며 상기 반도체 소자의 패키지시 컷팅되는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 2 항에 있어서,

상기 스위칭 소자는 NMOS 트랜지스터로 구성되며 내부 패드의 전위에 따라 제어되는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 2 항에 있어서,

상기 퓨즈는 다수로 구성되며 서로 병렬 접속된 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
반도체 소자 내에 데이터의 전달을 위해 설치된 다수의 디큐 패드;

상기 디큐 패드와 입력 버퍼 간에 접속된 제 1 스위칭 소자; 및

상기 각 디큐 패드와 반도체 소자의 각 내부 전원을 연결하기 위한 측정 유니트를 구비 하여 상기 내부 전원 모니터링시 상기 스위칭 소자를 오프시키고 상기 디큐 패드를 통해 상기 내부 전원을 모니터링하기 위한 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 6 항에 있어서,

상기 측정 유니트는 상기 디큐 패드에 연결된 퓨즈; 및

상기 퓨즈와 내부 전원에 연결된 제 2 스위칭 소자를 포함하는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 7 항에 있어서,

상기 퓨즈는 레이저로 컷팅 가능하며 상기 반도체 소자의 패키지시 컷팅되는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 7 항에 있어서,

상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성되며 내부 패드의 전위에 따라 제어되는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 7 항에 있어서,

상기 퓨즈는 다수로 구성되며 서로 병렬 접속된 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.
제 6 항에 있어서, 상기 제 1 스위칭 소자는 전달 게이트로 이루어지며 상기 전달 게이트의 PMOS 트랜지스터는 내부 패드의 전위에 따라 제어되고 상기 전달 게이트의 NMOS 트랜지스터는 상기 내부 패드의 전위를 인버터에 의해 반전시킨 전위에 따라 제어되는 디큐 패드를 이용한 반도체 소자의 내부 전원 모니터링 회로.