JP2002110753A - 半導体装置のコンタクト特性評価方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＣのコンタクトに対応したできるだけ多く
の評価用コンタクトを形成し、それぞれ個々に評価する
ことにより、コンタクト特性を高い信頼性をもって評価
することができる半導体装置のコンタクト評価方法を提
供する。 【解決手段】 半導体ウェハに評価用コンタクト素子１
を形成し、その評価用コンタクト素子１に電流Ｉを流
し、その両端の電圧を測定することにより、半導体装置
のコンタクト特性を評価する場合に、評価用コンタクト
素子１のそれぞれに選択用素子２、３が接続されおり、
前述の電流印加および電圧測定の対象を選択し得るよう
に形成され、この選択素子２、３により評価用コンタク
ト素子１のそれぞれを順次選択してその特性を検査し、
その特性の分布により、半導体装置のコンタクト特性を
評価する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハ内に
評価用素子ＴＥＧ（test element group）を形成して半
導体装置の製造プロセスを評価する半導体装置の評価方
法に関する。さらに詳しくは、コンタクトの信頼性を評
価するのに、できるだけ多くの数の評価用コンタクト素
子を形成して、短時間で個々のコンタクト素子を検査し
ながら、半導体装置のコンタクトを正確に評価すること
ができる半導体装置のコンタクト特性評価方法に関す
る。

【０００２】

【従来の技術】製造工程におけるコンタクトの信頼性を
評価する方法は、たとえば図６に示されるように、半導
体ウェハに下層配線１１と、その下層配線１１上の図示
しない絶縁膜に形成されるコンタクト孔を介して、下層
配線１１に接続して形成されるコンタクト素子１２と、
そのコンタクと素子１２の上部に接続して、前述の図示
しない絶縁膜上に設けられる上層配線１３とからなる、
いわゆるケルヴィンパターン（Kelvin pattern）が用い
られ、その上層配線１１および下層配線１３に設けられ
る電流印加用パッド１４および１５の間に電流を流し、
電圧測定用パッド１６および１７の間で電圧を測定する
ことにより、コンタクト素子１２が所定の抵抗値以下に
形成されているか否かが検査される。この構成では、評
価用のコンタクト自身は非常に小形に形成することがで
きるが、端子とするパッドがそれぞれ１００μｍ角程度
と非常に大きい（配線の幅は数μｍ程度）ことと、それ
ぞれのコンタクト素子に電流印加と電圧測定用のプロー
ブを接続して電流印加および測定をしなければならな
い。

【０００３】一方、多数の評価用コンタクトを検査する
方法として、図７に示されるように、下層配線１１と、
コンタクト素子１２と、上部配線１３とを、それぞれ直
列になるように複数個連続して接続する、いわゆるチェ
ーンパターン（chain pattern）が用いられる場合があ
る。この場合は、コンタクト素子１２の数に拘わらず、
その両端に電流印加用または電圧印加用のパッド１４、
１５があればよく、電極パッドの数は少なくて済む。

【０００４】

【発明が解決しようとする課題】前述のコンタクト素子
評価方法では、ケルヴィンパターンでは、１個づつのコ
ンタクト素子について、その評価をすることができる
が、その１個のコンタクト素子ごとに電流印加用と電圧
測定用のパッドを設ける必要があり、パッドの面積が大
きいため、評価用コンタクト素子を余り作ることができ
ないという問題がある。さらに、それぞれのコンタクト
素子ごとにプローブを接触させて測定しなければならな
いため、測定時間がかかり、その点からも余り多くの数
のコンタクト素子を設けることができないという問題が
ある。

【０００５】また、前述のチェーンパターンでは、評価
用コンタクト素子の数を多くすることはできるが、それ
らをまとめた分の抵抗値しか測定することができず、１
個だけのコンタクト素子の異常は相殺されたり、埋もれ
てしまって検出することができないと共に、どのコンタ
クト素子に不良があるのかを知ることができないという
問題がある。

【０００６】一方、最近の高集積化および回路の複雑化
に伴い、１個のＩＣチップにコンタクトの数は数万個レ
ベルから数億個ぐらいあり、数少ないコンタクト素子の
評価や、多くのコンタクト素子をまとめたグローバルな
評価では、ＩＣ全体のコンタクトの状況を正確に評価で
きないという問題がある。

【０００７】本発明はこのような問題を解決し、ＩＣチ
ップ内に作り込まれるコンタクトに対応して、できるだ
け多くの評価用コンタクト素子を形成し、それぞれ個々
に評価することにより、コンタクト特性の信頼性評価を
できる、半導体装置のコンタクト評価方法を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】本発明による半導体装置
のコンタクト特性評価方法は、半導体ウェハに評価用コ
ンタクト素子を形成し、該コンタクト素子に電流を流
し、その両端の電圧を測定することにより、半導体装置
のコンタクト特性を評価する場合に、前記評価用コンタ
クト素子を複数個アレー状またはマトリクス状に配列す
ると共に、該コンタクト素子のそれぞれに選択用素子を
接続して配列し、該選択素子により前記評価用コンタク
ト素子のそれぞれを順次選択してその特性を検査するこ
とにより、半導体装置のコンタクト特性を評価するもの
である。

【０００９】この方法を用いることにより、コンタクト
素子を多数個配列し、電流印加用パッドや電圧測定用パ
ッドは共通化しながら、そのコンタクト素子に設けられ
る選択素子により、それぞれ１個ごとに選択してその抵
抗値を測定することができるため、評価用コンタクト素
子の数を多くしても、面積を占有するパッドの数を増や
すことなく、非常に多くのコンタクト素子の評価をする
ことができる。しかも、デコーダ回路により順次コンタ
クト素子の選択を行うことにより、テスターを用いて自
動的に各コンタクト素子を評価することができるため、
１個当り１０ｍｓ以下の非常に短い時間でコンタクト素
子の評価をすることができる。

【００１０】具体的には、前記評価用コンタクト素子を
マトリクス状に配列し、該コンタクト素子のそれぞれ
に、電流印加を行または列で選択する第１の選択素子
と、電圧検出を列または行で選択する第２の選択素子と
を接続して設け、デコーダ回路により前記行および列方
向を選択することにより、マトリクス状に配列される評
価用コンタクト素子の特性をそれぞれ順次検査すること
ができる。また、コンタクト素子を、たとえば行（縦）
方向に直列に接続し、それぞれのコンタクト素子に電圧
検出を選択する選択素子を接続することにより、電流印
加用の選択素子を設ける必要はなく、各コンタクト素子
に１個の選択素子を設けるだけでよい。さらに、アレー
状に一列に配列する場合には、電流印加または電圧検出
のいずれかの選択素子のみを設ければよい。

【００１１】

【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置のコンタクト特性評価方法について説明
をする。本発明による半導体装置のコンタクト特性評価
方法は、図１に１個の評価用コンタクト素子部の基本ユ
ニット１０が等価回路図で示されるように、半導体ウェ
ハに評価用コンタクト素子１を形成し、その評価用コン
タクト素子１に電流Ｉを流し、その両端の電圧を測定す
ることにより、半導体装置のコンタクト特性を評価する
場合に、評価用コンタクト素子１のそれぞれに選択用素
子２、３が接続されており、前述の電流印加および電圧
測定の対象を選択し得るように形成され、この選択素子
２、３により評価用コンタクト素子１のそれぞれを順次
選択してその特性を検査し、その特性の分布により、半
導体装置のコンタクト特性を評価するものである。この
コンタクト素子１が１列のアレー状に配列されておれ
ば、前述の選択素子はいずれか一方あればよく、マトリ
クス状に配列されておれば、２個の選択素子により電流
印加と電圧測定をそれぞれ選択できるようになってい
る。この場合、両者の選択を同時に行うことが好まし
い。

【００１２】図１には、等価回路図で示されているが、
前述の図６に示されるように、下層配線と上層配線との
間にコンタクト素子１が接続されることにより、電流経
路４が形成されている。この電流経路４にコンタクト素
子１と直列に第１の選択素子２がＭＯＳＦＥＴにより接
続されている。そして、その電流経路４に沿ったコンタ
クト素子１の両端部に電圧センスライン５、６が接続さ
れ、その一方の電圧センスライン６に第２の選択素子３
が第１の選択素子２と同様にＭＯＳＦＥＴにより形成さ
れて、接続されている。そして、第１および第２の選択
素子２、３のゲート端子が接続されて配線７によりデコ
ーダ回路に接続されている。なお、第１および第２の選
択素子２、３は、図ではコンタクト素子１のコモン（Ｃ
ＯＭ）側に接続されているが、コンタクト素子１の電流
源側に接続されてもよい。

【００１３】本発明では、この基本ユニット１０がアレ
ー状またはマトリクス状に多数個配列され、デコーダ回
路によりコンタクト素子１を１個づつ選択しながら、そ
のコンタクト特性を検出できるようにしたことに特徴が
ある。すなわち、前述の基本ユニット１０をマトリクス
に組んだときの簡単な構成例が図２に示されるように、
たとえば行（縦）方向に並ぶ基本ユニットの選択とし
て、電流を印加する行を選択する選択素子１１およびそ
れと同時にＣＯＭ側に電流が流れるように選択される選
択素子１２、また、同時に選択されたコンタクトの両端
電圧がセンスできるように選択される選択素子１３、１
４が、それぞれＸ１、Ｘ２…としてＸデコーダに接続さ
れると共に、列（横）方向に並ぶ基本ユニットの第１お
よび第２の選択素子２、３のゲート端子を連結して、そ
れぞれＹ１、Ｙ２…としてＹデコーダに接続されてい
る。

【００１４】図２において、縦方向に並ぶコンタクト素
子１を結んでいる線がたとえば上層配線を示し、コンタ
クト素子１の下部に接続される下層配線に第１および第
２の選択素子２、３が接続されている。そして、その上
層配線の電位をセンスＳ１として検出し、下層配線の第
２の選択素子３の出力をセンスＳ２として検出し、コン
タクト素子１の両端の電圧を検出し得る構成になってい
る。

【００１５】このようにマトリクスを組むことにより、
Ｙデコーダ（図示せず）により列の選択をしてその列の
第１および第２の選択素子２、３がオンし、Ｘデコーダ
（図示せず）により行方向の選択をすることにより、そ
の行のコンタクト素子１に電流が流れ得る状態になり、
第１の選択素子２がオンのコンタクト素子１のみに電流
が流れる。その結果、ＸＹデコーダで指定された場所の
コンタクト素子１が選択されて、その両端の電位が検出
される。たとえばＸ２およびＹ２が選択されることによ
り、白い矢印に沿って電流Ｉが流れ、Ｐで示されるコン
タクト素子の電圧を測定することができる。

【００１６】図２に示される例は、単純にマトリクス状
に配列した例であるが、たとえばコンタクトの種類に応
じて４系統のコンタクト素子を形成し、それぞれに異な
る電流を流せるようにして、同様にマトリクス状に並べ
た例が、図３に示されている。この例では、４系統のそ
れぞれに別個に電流の印加、電圧のセンシングがなされ
るが、この４系統を１組の一列と考えれば図２に示され
る配列と同じである。このような配列にすることによ
り、種類の異なるコンタクト素子をそれぞれ別のグルー
プとして、その特性を評価することができる。もちろん
４系統全てを同じコンタクト素子にしてもよく、この場
合、４列が同時測定されるため、大幅に測定時間が短縮
される。

【００１７】前述の例では、基本ユニットをマトリクス
状に配列したが、たとえば図２において、横方向のみに
１列に並べれば、電流を選択する選択素子１１およびセ
ンス経路選択素子１３、１４があればよい。したがって
Ｙデコーダは必要なくなる。また、縦方向の１列のみに
並べれば、電流選択用素子１１、センス経路選択素子１
３、１４は必要なく、したがってＸデコーダは不要にな
る。

【００１８】さらに、図４に示されるように、行（縦）
方向のコンタクト素子１を直列に接続（図７に示される
ように上層配線-コンタクト素子-下層配線-コンタクト
素子-上層配線の繰返し）して、電流を流せるように
し、それぞれのコンタクト素子１の一方側に電圧センシ
ング用の第２の選択素子３を接続し、その出力をセンス
ライン６に接続し、各センスライン６の電位を求めるこ
とにより、コンタクト素子１の一端部の電位を検出する
ことができ、マトリクス状にコンタクト素子１を配列し
ながら、選択素子１個で各コンタクト素子を評価するこ
とができる。この場合、一端部の電位と、何個目のコン
タクト素子であるかを認識することにより、常に基準の
電位に対する比較をすることができ、各コンタクト素子
１の特性を評価することができる。この構造にすること
により、選択素子の数およびサイズを図２の場合より小
さくすることができ、その分コンタクト数を多くするこ
とができ、より多くのコンタクト素子の数で評価するこ
とができる。

【００１９】図４に示される配列方法で、前述の４系統
の配列をする場合も、図３に示されるのと同様の配線
で、各コンタクト素子を直列に接続することにより、各
ユニット内では、１個の選択素子のみでそれぞれのコン
タクト素子を評価することができる。

【００２０】図３に示される配列で、３.３ｍｍ×３.３
ｍｍの１チップに、デコーダ回路および接続用端子も形
成して、コンタクト数を３７６０個形成することができ
た。１ショットで６チップ形成でき、その１ショット分
評価用コンタクト素子を形成すると、２２５６０個形成
することができ、５ショット形成すれば、１１２８００
個の評価用コンタクト素子を形成することができる。さ
らに、ウェハ全体を評価用とすれば、７０ショット形成
することができ、１５７９２００個の評価用コンタクト
素子を形成することができ、非常にコンタクト数の多い
ＩＣでも、充分にその評価をすることができる。しか
し、半導体装置の種類に応じて、その評価用コンタクト
素子の数を設定することができ、たとえば比較的安定し
たＩＣのコンタクトなどの評価には、従来のＰＣＭ（Pr
ocess Check Monitor）と同様に、スクライブラインな
どのウェハの廃棄部分に配列することもできる。

【００２１】前述の１チップに３７６０個の評価用コン
タクト素子を形成して、そのコンタクト抵抗のバラツキ
をＡｌ配線と、Ｃｕ配線とで調べた。その結果をそれぞ
れ図５（ａ）および（ｂ）に示す。Ｃｕ配線では、コン
タクト孔底部にバリアメタルがあるのに対して、Ａｌ配
線ではバリアメタルがないため、抵抗値の絶対値（セン
ター値）は変るが、Ａｌは、平均抵抗値が３５ｍΩ、標
準偏差を示すσが２.２ｍΩ、抵抗値のバラツキが±１
４％であるのに対して、Ｃｕは、平均抵抗値が９９.４
ｍΩ、σが２.０ｍΩ、バラツキが±５％と、バラツキ
が非常に小さいことが分る。

【００２２】本発明によれば、評価用コンタクト素子を
多数個配列しながら、各コンタクト素子にアドレスを持
たせているため、各コンタクト素子それぞれの特性を正
確に調べることができる。しかも、ＩＣテスタを用いる
ことにより、１個当りのコンタクト素子の測定時間が数
ミリ秒と短く、非常に多くのコンタクト素子を短時間で
測定することができる。さらに、ケルヴィンパターンの
ように、１個のコンタクト素子に対して、それぞれ４個
のバッドを必要とすることがないため、非常に多くのコ
ンタクト素子を狭い範囲に形成することができる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
非常に沢山の評価用コンタクト素子を狭い範囲に形成し
ながら、それぞれの特性を個々に、しかも短時間で評価
することができ、近年の非常に高密度化し、コンタクト
が小さくて、その数が非常に多いＬＳＩでも、そのコン
タクト特性の信頼性を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明による評価方法に用いる評価用コンタク
ト素子の基本ユニットを示す説明図である。

【図２】図１の基本ユニットをマトリクス状に配列する
例の構成図である。

【図３】図２の配列で、４系統のコンタクト素子を１組
として配列した例である。

【図４】図１の基本ユニットをマトリクス状に配列する
他の例の構成図である。

【図５】図３に示される例で、１チップに評価用コンタ
クト素子を形成したときのコンタクト抵抗のバラツキを
示す図である。

【図６】従来のコンタクト評価法として用いられている
ケルヴィンパターンの説明図である。

【図７】従来のコンタクト評価法として用いられている
チェーンパターンの説明図である。

【符号の説明】

１ コンタクト素子 ２ 第１の選択素子 ３ 第２の選択素子 ４ 電流路 ６ 電圧センスライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 益國 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 2G032 AA00 AK01 AK15 AL00 4M106 AA01 AA07 AA08 AB20 AC02 AC08 BA14 CA01 CA10 5F033 HH08 HH11 JJ08 JJ11 KK08 KK11 MM05 MM13 NN06 NN07 UU04 VV12 XX37

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体ウェハに評価用コンタクト素子を
   形成し、該コンタクト素子に電流を流し、その両端の電
   圧を測定することにより、半導体装置のコンタクト特性
   を評価する方法であって、前記評価用コンタクト素子を
   複数個アレー状またはマトリクス状に配列すると共に、
   該コンタクト素子のそれぞれに選択用素子を接続して配
   列し、該選択用素子により前記評価用コンタクト素子の
   それぞれを順次選択してその特性を検査することによ
   り、コンタクト特性を評価する半導体装置のコンタクト
   特性評価方法。