JP2008277769A - プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 - Google Patents

プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 Download PDF

Info

Publication number
JP2008277769A
JP2008277769A JP2008065625A JP2008065625A JP2008277769A JP 2008277769 A JP2008277769 A JP 2008277769A JP 2008065625 A JP2008065625 A JP 2008065625A JP 2008065625 A JP2008065625 A JP 2008065625A JP 2008277769 A JP2008277769 A JP 2008277769A
Authority
JP
Japan
Prior art keywords
resistance value
probe
pad
measurement
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008065625A
Other languages
English (en)
Other versions
JP4774071B2 (ja
Inventor
Shigeomi Michimata
重臣 道又
Masayuki Yanagisawa
正之 柳澤
Kazumasa Kuroyanagi
一誠 黒柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008065625A priority Critical patent/JP4774071B2/ja
Priority to US12/078,781 priority patent/US8278935B2/en
Publication of JP2008277769A publication Critical patent/JP2008277769A/ja
Application granted granted Critical
Publication of JP4774071B2 publication Critical patent/JP4774071B2/ja
Priority to US13/600,728 priority patent/US9217770B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205Measuring contact resistance of connections, e.g. of earth connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】複数のプローブのパッドとの間の接触抵抗値を個別に測定する。
【解決手段】プローブユニットが備える複数のプローブと、抵抗値測定用パッドが備える3以上のノードとの間に一対一の対応関係を設定する。その関係に従って、プローブユニットと抵抗値測定用パッドとを接触させて、3以上のノードの相互間の抵抗値を測定した結果を記録する。その測定結果に基づいて、プローブユニットが備える複数のプローブの各々の接触抵抗値を計算する。
【選択図】図7A

Description

本発明は、デバイスの電気的特性を評価する方法に関する。
デバイスの電気的特性を評価するために、プローブをパッドに接触させて配線間の電気抵抗を測定する方法が行われている。抵抗の測定値には、プローブの接触抵抗が影響する。デバイスの電気的特性評価に用いるオート測定装置のプローブ接触抵抗の影響について、従来までは、ゴミ等の影響でプローブに余計な抵抗が付加し、特性が少々ずれていても、製造ばらつき範囲内に収まり、許容される範囲であった。
以下に、プローブとパッドの接触状態について考慮した検査方法に関連する特許文献1〜6を記載する。図1〜6は特許文献1〜6にそれぞれ対応する。これらの文献について詳しくは[発明を実施するための最良の形態]の末尾部分を参照。
特開2004−85377号公報 特開2001−343426号公報 特開平8−82657号公報 特開平11−39898号公報 特開2004−119774号公報 特開2006−59895号公報
しかし、微細化が進むにつれ、一層の精度ばらつき低減が要求され、オープン・ショートチェックおよびパッド間の大雑把な抵抗チェックでは、測定要求をみたすことが出来なくなった。
一例として、近年、高性能のLSIでは、製品ウェハ上に設けられた特性モニター用のMOSFETのテストを行う選別工程にて、電圧による選別ではなく電流による選別が行われるようになってきている。そうした選別においては、MOSFETの閾値電圧Vthで選別判定されるのではなく、MOSFETのオン電流Ionで判定が行われる。閾値電圧Vthの場合はマイクロアンペア程度の微小電流を測定すればよいのに対して、オン電流Ionの場合はミリアンペア程度の比較的大きな電流を測定する必要がある。よって、ひとつのプローブに10Ω程度の接触抵抗が付いている場合でも、その接触抵抗による電圧降下が電源電圧に対して無視できず電流がかなりの割合で低減するため、オン電流Ionによる選別に影響を与えてしまう。さらに、オン電流Ionの厳しい選別規格を満足させるために、測定ばらつきが無視できないレベルになる。したがって、常にプローブの接触抵抗を低抵抗に保って測定することが必要である。理想的には、各プローブの接触抵抗値を1Ω以下に保つ必要がある。このため、プローブの接触抵抗値を測定する手段が求められている。特に、n本(n≧3)のプローブの各々の接触抵抗値を測定することのできる技術が求められている。
以下に、[発明を実施するための最良の形態]で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるプローブ抵抗値測定方法は、プローブユニット(5)が備える複数のプローブ(1)と抵抗値測定用パッド(7、8、20)が備える3以上のノード(2)との間に設定された第一の一対一の対応関係に従って、プローブユニットと抵抗値測定用パッドとを接触させて、3以上のノードの相互間の抵抗値を測定して第一測定結果として記録する第一測定ステップと、第一測定結果に基づいて、プローブユニットが備える複数のプローブの各々の接触抵抗値を計算する計算ステップとを備える。
本発明によるプローブ抵抗値測定用パッド(20)は、半導体基板(9)上に設けられた半導体回路(10)と電気的に分離した3以上のパッド(2)と、3以上のパッドを直列に接続し、互いに同一の抵抗値を有する配線(3)とを備える。
本発明によれば、配線パターン、もしくは、低抵抗配線で3個以上のパッド間をつないだテストエレメントグループ(以下、TEGという)を、製品ウェハ上、評価ウェハ上に用意しておくことにより、各プローブごとの接触抵抗値をそれぞれ測定できる。製品ウェハの選別・テスト工程、および、デバイスの電気的特性評価の際に、プローブの接触抵抗値および状態を容易に確実に確認することが出来、一例として、接触抵抗によって顕著な影響を受けやすいMOSFETのオン電流測定において、誤測定を防止することが出来る。
本発明を実施することにより、各プローブの接触抵抗値を1本毎に測定することが出来、精度よくデバイスの電流値を測定することが可能である。
本発明により、n本の各プローブの接触抵抗値を1本ごとにそれぞれ測定することにより、各プローブごとの合否を判定でき、従来は判別が困難であった、10Ω程度の接触抵抗値の異常も見逃すことなく、精度の高い測定が可能となる。
また、常に全プローブの接触抵抗値変動を、測定毎に記録しておくことにより、プローブユニットのメンテ・管理も可能である。この他、高温、常温、低温の温度特性評価においても、温度毎にプローブの接触抵抗値を測定しモニターすることにより、精度の高い測定が可能となる。
[実施例1]
以下、図面を参照しながら本発明を実施するための最良の形態について説明する。図7Aのように、n本のプローブ1(n≧3)を備えたプローブユニットに対して、直列に接続したm個のパッド2(m≧3、必ずしもn=mである必要はない)を備え、隣接パッド2間の抵抗値(配線3の抵抗値)が等価となるようにレイアウトされた接触抵抗測定用TEG20が配置される。こうしたプローブユニットとパッド2によりn本の各プローブ1の接触抵抗値が測定される。測定される接触抵抗値は、プローブ1の先端からプローブユニットを通じ、装置内配線等の抵抗を含んでいる。
(a)n≧4,n≦mの場合の一例を示す。接触抵抗測定用TEG20の端に配置されたパッド2から順にパッド2に1、2、3…と番号を割り当て、まず、そのうちの番号1から4の直列に接続した4個のパッド2に着目する。番号1−2間,2−3間,1−3間,3−4間,2−4間のパッド2間の抵抗測定値をそれぞれR12,R23,R13,R34,R24とし、番号1,2,3,4のパッド2に一対一の対応関係に従って接触している一組の4本の各プローブ1の接触抵抗値をそれぞれRc1,Rc2,Rc3,Rc4とする。
例えば、プローブ1とパッド2は同じピッチで配列されているものと仮定し、隣接パッド2間の配線抵抗をr(=一定)と仮定すると、以下の関係が成り立つ。
R12=Rc1+Rc2+r
R23=Rc2+Rc3+r
R13=Rc1+Rc3+2r
R34=Rc3+Rc4+r
R24=Rc2+Rc4+2r
これらの式をRc1〜Rc4について解くと、
Rc1=(2R12−R23+R34−R24)/2
Rc2=(R12+R23−R13)/2
Rc3=(R23+R34−R24)/2
Rc4=(2R34−R23+R12−R13)/2
と、一組の4本の各プローブ1の接触抵抗値が求まる。
このように、直列に接続した4個のパッド2間の抵抗を測定することにより、当該4個のパッド2に一対一の対応関係に従って接触している一組の4本の各プローブ1の接触抵抗値が測定される。同様にして、n本の各プローブ1に対し、順次直列に接続した4個のパッド2間の抵抗測定を行うことにより、順次当該4個のパッド2に一対一の対応関係に従って接触している一組の4本の各プローブ1の接触抵抗値が測定され、結果としてn本の全プローブ1の接触抵抗値を測定することができる。図7Aに示されたレイアウトであれば、1回の接触で、順次直列に接続した4個のパッド2間の抵抗測定を行うことにより、n本の全プローブ1の接触抵抗値が求まる。
(b)次に、n>4、m=4の場合の一例を示す。n本のプローブ1を備えたプローブユニットに対して、直列に接続した4個のパッド2を備えた接触抵抗測定用TEG20を用いて、プローブ1のn本のプローブの接触抵抗値を測定する場合の実施例を示す。このとき、当該プローブユニットが備えている複数のプローブのうちの接触抵抗測定対象のプローブ1はn本であり、当該n本のプローブ1は、前記直列に接続した4個のパッド2に一対一の対応関係に従って接触させることが可能な4本のプローブ1の一組を複数組み合わせて成るように配列されている、と仮定する。
直列に接続した4個のパッド2間の抵抗を測定することにより、当該4個のパッド2に一対一の対応関係に従って接触している一組の4本の各プローブ1の接触抵抗値が測定されるところまでは、前述した(a)の実施例の最初のステップと同様である。続いて、当該直列に接続した4個のパッド2に他の一組の4本の各プローブ1を接触させることにより、他の一対一の対応関係に従って接触している当該他の一組の4本の各プローブ1の接触抵抗値が測定される。この操作を繰り返し、n本のうち一組の4本の各プローブ1を順次接触させることにより、順次当該一組の4本の各プローブ1の接触抵抗値が測定され、結果としてn本の全プローブ1の接触抵抗値を測定することができる。
なお、上記(a)n≧4,n≦mの場合と(b)n>4,m=4の場合の一例として、直列に接続した4個のパッド2に着目し、当該4個のパッド2に一対一の対応関係に従って接触している一組の4本の各プローブ1の接触抵抗値が測定されることを順次繰り返して、結果としてn本の全プローブ1の接触抵抗値を測定する実施例を示したが、mの最小単位は4ではなく5以上であってもよく、すなわち、前記の4個のパッド2もしくは一組の4本のプローブ1は5個以上のパッド2もしくは一組の5本以上のプローブ1であってもよく、同様にパッド2間で測定された抵抗値をプローブ1の接触抵抗値について解くことによってn本の全プローブ1の接触抵抗値が算出される。
上記接触抵抗値は、隣接パッド2間の配線抵抗r=一定と仮定して計算された。しかし現実には配線抵抗には一定値からの誤差があると考えられる。一定値rからの番号1−2間,2−3間,3−4間のパッド2間の配線抵抗誤差分をそれぞれαr、βr、γrとすると、以下の式が成り立つ。
R12=Rc1+Rc2+(1+α)r
R23=Rc2+Rc3+(1+β)r
R13=Rc1+Rc3+(2+α+β)r
R34=Rc3+Rc4+(1+γ)r
R24=Rc2+Rc4+(2+β+γ)r
これらの式をRc1〜Rc4について解くと、
Rc1=(R12−R23+R13)/2−r‐αr
Rc2=(R12+R23−R13)/2
Rc3=(R23+R34−R24)/2
Rc4=(R34−R23+R24)/2−r‐γr
となる。すなわち、Rc2およびRc3は配線抵抗rの誤差に影響を受けず、Rc1に‐αr、Rc4に‐γrの配線抵抗誤差分が加わる。ここで、例えば、r<1Ω(α≒10%,γ≒10%)とし、配線の幅、長さ、膜厚、および配線材料の抵抗率全体で10%程度ばらつきが発生した場合、Rc1,Rc4に加わる配線抵抗誤差分は0.1Ω程度以下である。実際は、レイアウト上、隣接パッド2間配線の幅、長さは、数10umと十分長く、番号1〜4のパッド2間の距離も高々数100um程度にレイアウトすることは十分可能なので、膜厚、抵抗率を含めた配線抵抗が10%もの大きなばらつきをもつことはない。よって、接触抵抗値を1Ω以下にする場合でもrのばらつきは無視できるため、r=一定と仮定することができる。
(c)n=3,m=3の場合の一例を示す。3本のプローブ1(n=3)を備えたプローブユニットの場合、上記とは異なる方法により接触抵抗値が測定される。チップ基板用端子を利用し、図7Bに示されるように、直列に接続した3個のパッド2を備え1つのパッド2(ここでは番号3のパッド2)をチップ基板(SUBで示される)に接続した接触抵抗測定用TEG20を用いることにより、3本すべてのプローブ1の接触抵抗値が測定可能である。チップ基板用端子の接触抵抗値をRs,番号3のパッド2とチップ基板間の内部抵抗値をrs,チップ基板用端子と番号1,2,3のパッド2との間の抵抗測定値をそれぞれR1s,R2s,R3sとすると、以下の式が成り立つ。
R12=Rc1+Rc2+r
R23=Rc2+Rc3+r
R13=Rc1+Rc3+2r
R3s=Rc3+Rs+rs
R2s=Rc2+Rs+r+rs
R1s=Rc1+Rs+2r+rs
これらの式をRc1、Rc2、Rc3について解くと、以下のように接触抵抗値が求まる。
Rc1=(2R12−R23+R3s−R2s)/2
Rc2=(R12+R23−R13)/2
Rc3=(R23+R3s−R2s)/2
(d)次に、n>3,m=3の場合の一例を示す。上記(c)では3本のプローブ1(n=3)を備えたプローブユニットの3本のプローブ1の接触抵抗値を測定する実施例を示したが、前述した直列に接続した3個のパッド2を備え1つのパッド2をチップ基板に接続した接触抵抗測定用TEG20を用いれば、3本に限定されることなくn本のプローブ1(n>3)を備えたプローブユニットのn本の全プローブ1の接触抵抗値を測定することができる。このとき、当該プローブユニットが備えている複数のプローブのうちの接触抵抗測定対象のプローブ1はn本であり、当該n本のプローブ1は、前記直列に接続した3個のパッド2に一対一の対応関係に従って接触させることが可能な3本のプローブ1の一組を複数組み合わせて成るように配列されている、と仮定する。
すなわち、前述した直列に接続した3個のパッド2を備え1つのパッド2をチップ基板に接続した接触抵抗測定用TEG20の3個のパッド2に、n本のうち一組の3本の各プローブ1を順次接触させることにより、順次当該3個のパッド2に一対一の対応関係に従って接触している当該一組の3本の各プローブ1の接触抵抗値が測定され、結果としてn本の全プローブ1の接触抵抗値を測定することができる。
以上(a),(b),(c),(d)で示したように、n本のプローブ1(n≧3)を備えたプローブユニットに対して、直列に接続した3個以上のパッド2を備え隣接パッド間の抵抗値(配線3の抵抗値)が等価となるようにレイアウトされた接触抵抗測定用TEG20を測定することにより、当該3個以上のパッド2に一対一の対応関係に従って接触している一組の3本以上のプローブ1の接触抵抗値が測定される。測定を順次繰り返すことによって、n本の全プローブ1の接触抵抗値を測定することができる。
ここで、配線3は、たとえばアルミニウム等のように、なるべく低抵抗でかつ隣接パッド2間の配線抵抗が等価となる幅、長さ、膜厚、および配線材料の抵抗率を選択して形成されることが望ましい。具体的には数Ω程度以下にすることができる配線幅、長さ、膜厚、および配線材料の抵抗率を選択するのが望ましい。隣接パッド2間の配線抵抗が等価でありさえすれば、それぞれの配線3の幅、長さ、膜厚、および配線材料の抵抗率の各々は異なっていてもよく、また、配線3は複数の配線材料を組み合わせて構成してもよい。
このときのプローブ1の接触抵抗値とは、プローブ1の先端からプローブユニット内および測定系配線等の抵抗を含む。
オート制御装置のアルゴリズムにより、接触抵抗値は測定時直ちに算出可能である。すなわち、図7Aの例において、接触抵抗測定用TEG20の端に配置されたパッド2から順にパッド2に1、2、3…と番号を割り当て、まず、そのうちの番号1から4の直列に接続した4個のパッド2に着目し、番号1−2間,2−3間,1−3間,3−4間,2−4間のパッド2間の抵抗R12,R23,R13,R34,R24を測定し、測定された測定値から番号1,2,3,4のパッド2に一対一の対応関係に従って接触している各プローブ1の接触抵抗値Rc1,Rc2,Rc3,Rc4を算出する。同様にして、順次直列に接続した4個のパッド2間の抵抗測定を行うことにより、順次当該4個のパッド2に一対一の対応関係に従って接触している4本の各プローブ1の接触抵抗値が算出され、結果としてn本の全プローブ1の接触抵抗値が算出される。算出された接触抵抗値を所定の基準と比較することによって各プローブ1毎に良否判定を行って出力する過程を自動的に行うことが可能である。更に、良否判定の結果がNGであったプローブ1に対してクリーニングやメンテナンスが施されるように自動的に識別することも可能である。
[実施例2]
図8に示されるように、ウェハを180°ローテーションし、接触抵抗値を測定することも可能である。図8(a)に示されるように、本実施例において、n個(nは偶数)のパッドを備えるTEGは、一端からn/2個のパッド2を含む接触抵抗測定用TEG20と、他端からn/2個の素子用パッドを含むデバイス特性評価用TEG21とを備える。接触抵抗測定用TEG20の構成は図7Aに示されたTEGと同様である。
まず接触抵抗測定用TEG20に対して、n本のプローブ1のうちのn/2本のプローブ1を接触し、実施例1で説明した方法により接触抵抗値が測定される。その後、オートプローバの特性を生かしてウェハを180°回転させることにより、接触抵抗値が測定されていない残りのn/2本のプローブ1を接触抵抗測定用TEG20に接触し、接触抵抗値が測定される。こうした方法により、2回の接触でn本全てのプローブ1の接触抵抗値が測定される。
本実施例によれば、接触抵抗値を測定するためのパッド2の個数をプローブ1の本数(n本)に比べて半分(n/2個)に減らすことができる。よって、そのパッド数減少によって得られた領域に、デバイスの電気的特性評価のための素子用パッドなどを配置することができる。つまり、レイアウトエリアの有効活用化を図れる。
[実施例3]
図9のように、パッド2の配置は、一直線上にレイアウトする必要はなく、まげて配置することも可能。隣接パッド2間の抵抗が等価となるようレイアウトすることにより、図7Aと同様にプローブ1の接触抵抗値が測定できる。
[実施例4]
本実施例においては、図10Aに示されるような直列に接続した3個以上のパッド2を備えた接触抵抗測定用TEG20により接触抵抗値が測定される。図10Bのように、デバイスの電気的特性評価のための素子用パッドの隙間に、直列に接続した3個以上のパッド2を備えた接触抵抗測定用TEG20が配置される。こうした接触抵抗測定用TEG20付きTEGを備えたウェハに対して、プローブ1をシフト、あるいはウェハをローテーションして接触することにより、プローブ1の接触抵抗測定が可能となる。プローブ1がシフト、あるいはウェハをローテーションして接触する際には、プローブ1が接触する位置にパッドが配置される。この特徴により、接触抵抗測定用TEG20のために大きなエリアを確保する必要がなく、プローブ1の接触抵抗値の測定が可能である。
ここで、プローブ1が接触する位置にパッドを配置したが、このパッドは接触抵抗測定用TEG20のパッド2であってもよく、デバイスの電気的特性評価のための素子用パッドであってもよく、また、単にパッドのみを配置しただけのダミー用パッドであってもよい。プローブ1が接触する位置にパッドを配置することにより、プローブ1はパッドに対してだけ接触するので、ウェハ上の他の部分、たとえば半導体回路を保護するためのパッシベーション用絶縁膜などに接触することによってプローブ1の精度に何らかの影響が与えられる可能性を排除することができ、好適な実施形態となる。
使用するプローブ1の本数により、レイアウトの仕方(配置位置、パッド2の個数、パターンの個数等)はいろいろあるが、説明の便宜上、1個のパッド飛びごとに3個のパッド2を直列に接続した接触抵抗測定用TEG20を配置した場合の一例にて説明する。まず、図10B(a)のように、プローブ1を接触し、パッド2間の抵抗値が測定される。
R12=Rc1+Rc2+r
R23=Rc2+Rc3+r
R13=Rc1+Rc3+2r
次に、図10B(b)のように、プローブ1を左へ1個のパッド2分シフトして接触し、再び測定を行う。動かす方向・距離は、最初にプローブ1を当てた位置および、レイアウトによる。このとき、厳密には接触抵抗値Rc2およびRc3は1回目の接触と2回目の接触との間で若干異なる値となる場合があるが、実用的には接触抵抗値Rc2およびRc3の1回目の接触と2回目の接触との間の差がたとえば0.1Ω程度以下であれば同一値であると仮定してもよい。ここでは、接触抵抗値Rc2およびRc3は1回目の接触と2回目の接触との間で同一値であると仮定している。
R34=Rc3+Rc4+r
R24=Rc2+Rc4+2r
図10B(a)(b)に示された2回の接触による測定から、
Rc1=(2R12−R23+R34−R24)/2
Rc2=(R12+R23−R13)/2
Rc3=(R23+R34−R24)/2
Rc4=(2R34−R23+R12−R13)/2
のように、接触抵抗値Rc1,Rc2,Rc3,Rc4が計算される。Rc5からRcnまでの接触抵抗値も同様に測定される。
この例のような、ひとつの1個のパッドと他の1個のパッドとの間に、3個のパッド2を直列に接続した接触抵抗測定用TEG20を配置した場合は、2回の接触による測定でn本すべてのプローブ1の接触抵抗値が測定できる。使用するプローブユニットのプローブ1の本数nおよび、3個のパッド2を直列に接続した接触抵抗測定用TEG20の配置位置、配置数により、接触抵抗測定用TEG20を含んだパッドの総数、シフトして接触させる回数、シフト量、ローテーション有無などの条件が決まる。
[実施例5]
図11を参照して、実施例4に示されたような3個のパッド2を直列に接続した接触抵抗測定用TEG20で24本のプローブ1を備えたプローブユニットの各プローブ1の接触抵抗値を測定する方法の例を示す。本実施例においては、38個のパッドを備えたTEG4の中央付近に2箇所の3個のパッド2を直列に接続した接触抵抗測定用TEG20が配置されている。
図11(a)の上図は、パッドの配列を示す。2箇所の3個のパッド2を直列に接続した接触抵抗測定用TEG20がTEG4のパッド位置15〜17と23〜25に配置されている。図11(a)の下図は、TEG4に対するプローブユニット5の位置を示す。最上列は1回目の接触の時のプローブユニット5の位置を示す。以下、2回目の接触、3回目の接触…におけるプローブユニット5の位置が、2列目、3列目…に示されている。桝目の中に描かれている○は、すでに3個のパッド2を直列に接続した接触抵抗測定用TEG20に接触したプローブ1であることを示す。8回の接触で24本の全プローブ1の接触抵抗値が測定可能である。図11(b)は、3個のパッド2を直列に接続した接触抵抗測定用TEG20の位置が異なる例を示す。この場合は、9回の接触で24本の全プローブ1の接触抵抗値が測定される。
[実施例6]
図12(a)には、幅がパッドサイズ程度の棒状の配線パターンである抵抗値測定用パッド7が描かれている。このような抵抗値測定用パッド7を用いても、接触抵抗値が測定可能である。配線パターンの膜厚が均一で十分薄く、かつ、n本のプローブ1はほぼ等間隔で配列され間隔の誤差が小さいと仮定すれば、ほぼ等間隔の隣接したプローブ1が接触しているノード間の抵抗値測定用パッド7の抵抗は、それぞれr=一定となり、図12(b)のパターンとほぼ等価、すなわち図7Aの接触抵抗測定用TEG20とほぼ等価とみなせ、図7Aで説明した方法と同様に測定できる。
[実施例7]
図13は、大面積配線ベタパターンである抵抗値測定用パッド8を示す。半導体ウェハ9の広い領域が導電体の膜で覆われており、この導電体の膜が抵抗値測定用パッド8として用いられる。一例として、ウェハ1枚ベタに低抵抗の配線材料を形成したウェハを用いることにより、実施例6と同じ理由により、n本の全プローブ1の接触抵抗値を測定することが可能である。半導体ウェハ9内に収まるサイズのn本のプローブ1(n≧3)を備えたプローブユニットであれば、プローブ1の接触抵抗測定が可能である。ここで、大面積配線ベタパターン終端付近では、隣接した2本のプローブ1間で測定される抵抗値測定用パッド8の抵抗は、厳密には当該終端からの距離により抵抗値が変わるが、その誤差は無視しても問題ない程度である。
[実施例8]
図14は、接触抵抗測定用TEG20付きTEG4が適用された製品チップ10のレイアウトを示す。図14のように、ウェハ内すべての製品チップ10の中に、接触抵抗測定用TEG20付きTEG4を1つ以上レイアウトしておく。既述の実施例に示された方法により、ひとつの製品チップ10に含まれる接触抵抗測定用TEG20を用いてプローブ1の接触抵抗値を測定した後、直ちに当該プローブ1を用いて当該製品チップ10内の評価に入ることにより、プローブ1の接触抵抗値による影響をあまり受けることなく評価できる。
以上説明した実施例1から実施例8のいずれかの方法を用いて、ウェハ面内の複数の箇所においてプローブ1の接触抵抗値を測定することにより、ウェハ面内の位置に依存する針圧の相違等によるプローブ1の接触抵抗値の分布をモニターすることも可能である。
[実施例9]
図15Aは、製品外周などの未使用領域を有効活用してプローブ1の接触抵抗値の測定を行うための構成を示す。図は、便宜上、ウェハの一部分の外周のみ描いているが、全周にわたり、接触抵抗測定用パターンを用意しておくことが可能である。図15Aのように、ウェハ9上の製品外周などの未使用領域に接触抵抗測定用TEG20、または棒状の配線パターンである抵抗値測定用パッド7を用意しておくことにより、実施例6と同じ理由により、プローブ1の接触抵抗値を測定することができる。
応用例として、図15Bのように、製品外周などの未使用領域に、最上層の配線等で導電体の膜を形成し、その上を絶縁膜23でカバーし、その絶縁膜23に窓24を形成して導電体の膜を露出させ、大面積配線ベタパターンである抵抗値測定用パッド8として使用することにより、専用マスク不要で、プローブ1の接触抵抗値を測定することが出来る。この例で示したように、前述した接触抵抗測定用TEG20、棒状の配線パターンである抵抗値測定用パッド7、大面積配線ベタパターンである抵抗値測定用パッド8のいずれも、それらのパターンを保護するため最上層の導電体の上を絶縁膜23でカバーし、その絶縁膜23に窓24を形成することによりノードとなる領域を露出させて形成することができる。
[抵抗値測定用パッドの配置]
次に、抵抗値測定用パッドを配置する位置に関する実施例を説明する。実際に半導体製品に付属したTEGを設計するとき、付属TEG用に与えられた領域の範囲内で可能な限り多種類のTEGを設けようとする傾向がある。そのため、抵抗値測定用パッドのために専用の領域を確保するのは困難な場合が多い。
そこで、デバイスの電気的特性評価用TEGを配置することができない領域に抵抗値測定用パッドを配置することにより、半導体製品の付属TEGの一部として抵抗値測定用パッドの配置を容易にすることが可能である。そうした領域は、例えばアライメント用パターン等の下地パターンの領域、特に、縮小投影型露光装置を用いて露光工程を実施する場合の、1回の露光工程で形成される領域(以下、露光フィールドという)の端部において、隣接する複数の露光フィールドの合成によって形成されるスクライブ線上に配置された、アライメント用パターン等の下地パターンの領域である。
本実施の形態によれば、どのような半導体製品であっても必ず配置されているアライメント用パターンなどの領域を利用できる。そのため、付属TEG用に与えられた領域の広さにかかわりなく、どのような半導体製品にも、付属TEGの一部として抵抗値測定用パッドを配置することが可能となる。
以下、こうした抵抗値測定用パッドの配置について、より詳細に説明する。以下に説明する抵抗値測定用パッドの配置は、既述の実施例1−9のそれぞれに記載の抵抗値測定用パッドに矛盾の無い範囲で適用可能である。なお、以下の実施例では抵抗値測定用パッドのうち接触抵抗測定用TEG20を用いて説明しているが、抵抗値測定用パッドは棒状の配線パターンである抵抗値測定用パッド7や大面積配線ベタパターンである抵抗値測定用パッド8であってもよい。
[実施例10]
接触抵抗測定用TEG20は、当該接触抵抗測定用TEG20を形成する工程以前の工程で形成された下地パターン領域との間で少なくとも一方が他方に悪影響を及ぼすことがなければ、当該下地パターン領域の上層に少なくとも一部を重ねて形成してもよい。下地パターン領域としては、アライメント基準位置計測用パターン、アライメント誤差計測用パターン等のアライメント関連のパターン領域や、寸法測定パターン、膜厚測定パターン等の工程モニタ関連のパターン領域や、デバイスの電気的特性評価用TEG等のTEG関連のパターン領域が例示される。
図16A、図16B、図16Cに一例を示す。図16Cは図16Bの線a−a’における断面図である。図16Aでは、接触抵抗測定用TEG20が下地パターン領域25とは高さ方向において重ならず分離した位置に形成されている場合を示している。
図16Bでは、接触抵抗測定用TEG20が下地パターン領域25と高さ方向において重なる位置に形成されている。このとき、図16Cに示す断面図では接触抵抗測定用TEG20の一部である導電体パターン26と下地パターン領域25の一部である下地パターン27とを表している。接触抵抗測定用TEG20の一部である導電体パターン26の表面は下地パターン領域25の上層に重なる位置か否かにかかわりなく平坦性が維持されている。この例のように、接触抵抗測定用TEG20は、当該接触抵抗測定用TEG20を形成する工程以前の工程で形成された下地パターン領域25との間で少なくとも一方が他方に悪影響を及ぼすことがなければ、当該下地パターン領域25の上層に少なくとも一部を重ねて形成してもよい。なお、図16Cでは、接触抵抗測定用TEG20の上方に絶縁膜23が形成され、プローブ1が接触するノードとなる領域については絶縁膜23が除去されることにより窓24が形成されている例を示している。
図16Bに示す下地パターン領域25としては、アライメント関連のパターン領域や、工程モニタ関連のパターン領域や、TEG関連のパターン領域が例示される。アライメント関連のパターン領域は、アライメント基準位置計測用パターン、アライメント誤差計測用パターンなどのリソグラフィー工程で使用されるパターン領域である。工程モニタ関連のパターン領域は、寸法測定用パターン、膜厚測定用パターンなどの工程モニタ関連のパターン領域である。TEG関連のパターン領域は、デバイスの電気的特性評価を行う目的で設けた半導体回路のパターン領域である。
前述したアライメント関連のパターンは一般的に複数の要素パターンの配列や組み合わせによって構成されたパターン群からなる。「パターン領域」とは、その構成されたパターン群の全体の領域のことを示している。
下地パターン領域の上層に重なる位置に接触抵抗測定用TEGが形成されると、以下に例示したように、それらの少なくとも一方が他方に悪影響を及ぼす場合が考えられる。
(1)パッド上にパッシベーション膜の開口を形成するリソグラフィー工程で用いるアライメント関連のパターンの上層に重ねて当該TEGを形成したことによって、アライメント関連のパターンが計測不可能になる場合には、下地パターンの使用目的が損なわれる。
(2)段差の影響がある下地パターンの上層に重ねたことによって接触抵抗測定用TEGの導電体パターンの表面が平坦ではなくなり測定精度が悪化する場合には、接触抵抗測定用TEGの使用目的が損なわれる。
接触抵抗測定用TEGは、これらの悪影響を避ける位置に配置されることが望まれる。
例えば図16B、図16Cに示すように、接触抵抗測定用TEG20を形成する工程以降では用いることのない下地パターン領域25の上層に、平面視した場合に両者が重なるように形成したときに、接触抵抗測定用TEG20の導電体パターン26の表面が平坦で測定精度に悪影響がない場合には、好適である。
[実施例11]
接触抵抗測定用TEG20は、複数の回数の露光工程を用いて形成してもよい。複数の回数の露光によって、接触抵抗測定用TEG20の一部が多重露光されてもよい。多重露光によって、接触抵抗測定用TEG20の一部が変形してもよい。
図17A、図17B、図17C、図17D、図17E、図17Fに一例を示す。
図17Aは、たとえば縮小投影型露光装置を用いて露光工程を実施する場合の、露光フィールドの下端部を描いた概略図である。線b−b’はスクライブ線領域の中心線を表している。製品領域29Aに隣接した露光フィールド下端部のスクライブ線領域30A上に、接触抵抗測定用TEG上側20Aが形成される。
図17Bは、図17Aと同様に露光フィールドの上端部を描いた概略図である。線b−b’はスクライブ線領域の中心線を表している。製品領域29Bに隣接した露光フィールド上端部のスクライブ線領域30B上に、接触抵抗測定用TEG下側20Bが形成される。
図17Cは、図17Aと図17Bで例示した部分がウェハ上で上下方向に隣接したことによって形成された接触抵抗測定用TEG20を示す。線b−b’はスクライブ線領域の中心線を表している。この接触抵抗測定用TEG20は、上側の領域の下端部に図17Aで示した接触抵抗測定用TEG上側20Aが形成され、下側の領域の上端部に図17Bで示した接触抵抗測定用TEG20Bが形成されることにより形成される。図17Aと図17Bの線b−b’は、図17Cの線b−b’に一致する。
図17Cは、たとえば縮小投影型露光装置を用いて、露光フィールドのサイズで規定された一定のピッチでウェハをシフトさせながら順次露光したときの、隣接する複数の露光フィールドの境界部を示す。露光フィールド下端部のスクライブ線領域30Aと露光フィールド上端部のスクライブ線領域30Bとが合成されてスクライブ線領域30が形成される。また、接触抵抗測定用TEG上側20Aと接触抵抗測定用TEG下側20Bとが合成されて接触抵抗測定用TEG20が形成されている。このように、接触抵抗測定用TEGは、複数の回数の露光工程を用いて形成してもよい。
複数の回数の露光工程により、接触抵抗測定用TEGに変形が生じる場合がある。以下、その変形について説明する。図17Dおよび図17Eは、それぞれ図17Aおよび図17Bの一部を拡大して露光フィールドの下端部および上端部を描いた詳細図である。ここで、線c−c’および線d−d’はスクライブ線領域の中心線を表している。
図17Aおよび図17Bの概略図では露光フィールドの下端および上端は線b−b’で表したスクライブ線領域の中心線と一致させて描かれている。しかし通常は、図17Dおよび図17Eの詳細図で示すように、露光フィールドの下端および上端は線c−c’および線d−d’で表したスクライブ線領域の中央よりもそれぞれ寸法Xだけはみ出している。このはみ出した領域により、上側露光フィールドの下端と下側露光フィールドの上端は幅2X分、重なり合う。
この重なり合いは、以下の理由によって設けられる。たとえば縮小投影型露光装置を用いて、露光フィールドのサイズで規定された一定のピッチでウェハをシフトさせながら順次露光したときに、隣接する複数の露光フィールドの境界部を正確に一致させるのは一般に困難である。それは、ウェハ上に転写される露光フィールドのサイズの光学的誤差、ウェハをシフトさせるときの機械的誤差、ウェハ自体の変形による寸法誤差、などの複数の誤差の要因が存在することに起因している。そのため、誤差により隣接する複数の露光フィールドの境界部に未露光の隙間ができてしまう可能性がある。図17D、図17Eに示された幅Xのはみ出した領域は、こうした隙間ができてしまうのを防ぐ目的で設けられている。
図17Fは、図17Dで示した露光フィールド下端部と図17Eで示した露光フィールド上端部とを、重ね合わせて形成したときの接触抵抗測定用TEG20を示している。線e−e’はスクライブ線領域の中心線を表している。線e−e’は、誤差により若干のずれがあるが線c−c’および線d−d’と概略一致している。
露光フィールドの下端および上端において線c−c’および線d−d’で表したスクライブ線領域の中央よりもそれぞれ寸法Xだけはみ出している部分は相互に重なり合う。その結果、概略幅2Xの多重露光部が線e−e’で表したスクライブ線領域の中央上に形成されている。接触抵抗測定用TEG上側20Aと接触抵抗測定用TEG下側20Bとが合成されて形成された接触抵抗測定用TEG20においても、概略幅2Xの多重露光部が形成される。
一般に、多重露光を受けた部分は通常の部分に比べてより多くのエネルギーがフォトレジスト膜に与えられる。そのため、フォトリソグラフィー工程の条件設定によっては、フォトレジスト膜が変形する場合がある。パターンの端部でフォトレジスト膜の変形が起こると直ちにパターンの内側方向もしくは外側方向への変形につながり、フォトリソグラフィーによってウェハ上のパターンを加工する段階でその変形が転写される結果に帰着する場合がある。図17Fの変形領域31はパッドのパターンの端部が多重露光により変形した部分を示している。
これに対して、図17Fでパッドとパッドとを接続する配線部分は変形していない。たとえばパッドと接続配線とが同じ配線材料で形成される場合には、パッドとパッドとを接続する配線部分は多重露光部ではあってもパターン端部ではない。そのため、フォトレジスト膜の変形はフォトレジスト膜が薄くなるなどの膜厚方向の変形にとどまる。フォトレジスト膜の膜厚に若干の影響があったとしてもウェハ上のパターン自体が変形しないように形成することが可能である。この場合は、接続配線部分の配線材料の形状が変形しないため、配線抵抗への影響がなく、接触抵抗測定用TEG20の測定精度にも悪影響がない。
本実施例11で示したように、接触抵抗測定用TEG20は、複数の回数の露光によって、TEGの一部が多重露光されて形成されてもよい。また、測定精度に悪影響がなければ、多重露光によってTEG20の一部が変形してもよい。
[実施例12]
接触抵抗測定用TEG20は、横方向のスクライブ線領域と縦方向のスクライブ線領域との両方に形成してもよい。
図18に一例を示す。1つの露光フィールド32内に4箇所の製品領域29が形成されている。隣接する複数の製品領域29の間にはスクライブ線領域30が形成されている。こうした露光フィールド32が一定のピッチで周期的に形成されている。
露光フィールド32の境界部分では、隣り合う露光フィールド同士によってスクライブ線領域30が合成されている。また、接触抵抗測定用TEG20が合成されている。接触抵抗測定用TEG20は、横方向、縦方向の両方の向きのスクライブ線領域上に形成されている。
横方向のスクライブ線領域と縦方向のスクライブ線領域との両方に各種のデバイスの電気的特性評価用TEGが配置されていることがある。そのような場合、たとえば複数のプローブを備えたプローブユニットを用いて横方向のスクライブ線領域上のTEGと縦方向のスクライブ線領域上のTEGの両方の測定を行うときは、ウェハステージ上のウェハの向きを90度回転する必要がある。通常はウェハを回転して置きなおすことによりウェハの向きが変えられる。仮にウェハステージの軸が傾いているような場合には、横方向のTEGを測定するときと、ウェハを回転して縦方向のTEGを測定するときとで、針圧の相違等の原因によりプローブ接触抵抗が異なる。このことに起因して誤測定を誘引する可能性がある。
この課題を解決するためには、ウェハの向きをどちらにした場合でもプローブ接触抵抗を確認できるように、複数の接触抵抗測定用TEG20の少なくともひとつを横方向に延長するように配置し、少なくとも他のひとつを縦方向に延長するように配置しておくことが望まれる。
実施例10と実施例11とを組み合わせて、露光フィールド32の境界部分に配置されているアライメント関連のパターン領域の上層に重ねて接触抵抗測定用TEG20を設けることにより、この課題が解決される。どのような半導体製品であっても必ず横方向、縦方向の両方の向きにアライメント関連のパターン領域が配置されている。それらのパターン領域を利用して、接触抵抗測定用TEG20を横方向、縦方向の両方の向きに配置することが可能となる。また、本実施例12で示したように、接触抵抗測定用TEG20は、横方向、縦方向の両方の向きのスクライブ線領域上に形成してもよい。
[先行技術]
以下、背景技術欄に掲げた先行技術文献について説明する。
特許文献1(図1参照)には、プローブの接触抵抗測定方法が記載されている。この測定方法において、電気的な試験を行う半導体デバイスに、導電性の配線にて接続された複数の電極パッドが設けられる。[解決手段]に記載されている接触抵抗測定方法では、「ウェハ1012の試験時には1016Aをテスタ1014の電圧源と接続し、プローブの接触抵抗測定時にはプローブ1016Aを接地するリレー1038を備え」、「プローブ1016B、1016Cに電流を供給して電圧を測定する。この測定値と供給した電流の電流値とからプローブ1016A〜1016Cの全体の接触抵抗値を求める」。
この特許文献1において、プローバとプローブユニットで構成された装置は、どのパッドにも移動可能で、ウェハ回転制御もできる。測定パッドも隣同士とはかぎらない。抵抗値の判定とクリーニング動作が含まれる。
(第2実施形態)[0072]から[0075]に記載されている実施形態では、「[0074]このように、ウェハ1012の試験時にはプローブ1016Aがオープンとなり非接続状態となるため、プローブ1016Aには電流が流れてない。これにより、プローブ1016Aは1016B、1016Cと比較して汚れが少なくなる」。1016B,1016Cの接触抵抗値と比べ、1016Aの接触抵抗値が小さいことを利用して、プローブ1016Bのみ、1016Cのみの接触抵抗を測定することができると主張している。
この文献に記載されているのは「[解決手段](略)この測定値と供給した電流の電流値とからプローブ1016A〜1016Cの全体の接触抵抗値を求める」と(第2実施形態)「[0075]このためプローブ1016Aの接触抵抗RAは、接触抵抗RB、接触抵抗RCと比較して小さいため、実質的にプローブ1016B、1016Cの接触抵抗のみを測定することが可能となり、この場合測定値を2で除算することにより、プローブ1016Bのみ、1016Cのみの接触抵抗を測定することができる」(第2実施形態を略して一部抜粋)という手法である。この従来技術では、各プローブ毎の接触抵抗値を正確に測定するには不十分である。
本実施例1〜12に開示された発明によれば、電流の誤差を少なく測定することを目的とした、各プローブ毎の接触抵抗値の詳細な測定が可能である。また、3本以上のプローブを備えるプローブユニットの全プローブの接触抵抗値を測定することができるという効果がある。
特許文献2(図2参照)には、半導体装置の検査方法が記載されている。この検査方法は、半導体装置の内部回路の測定を行う工程において得られた測定値が異常を示す場合に、複数パッドの互いに接続された少なくとも2つのプローブ間の電流経路のインピーダンスを求める工程と、その値が所定の値より大きい場合、プローブの洗浄を行う工程を特徴とする。
この特許文献2において、互いに接続された少なくとも2つのパッドに電流を流すことにより、電流経路の抵抗が求められ、その抵抗値の判定により、プローブの洗浄が行われる。
図2に示されるように、すくなくとも2つのパッド間がショートさせられ、電流が流されることにより、経路の抵抗が測定される。検査が繰り返されるとき、付着するゴミ等の影響は、全プローブほぼ均一に進行する為、特定のプローブをチェックすることにより、すべてのプローブ状態が推定できる。配線等の抵抗を観察する為に用いるパターンやダミーに配置しているパッドを測定用に使用することも可能である。
この文献の段落[0006]に「ここで、工程(b)において、少なくとも2つのパッドにそれぞれのプローブを介して電流を流して発生する電圧を測定することにより、電流経路のインピーダンスを求めるようにしても良い。あるいは、工程(b)において、少なくとも2つのパッドにそれぞれのプローブを介して電圧を印加して流れる電流を測定することにより、電流経路のインピーダンスを求めるようにしても良い。以下略」とあるが、この手法は、全プローブの接触抵抗値を測定しない手法であり、各プローブにどの程度の抵抗が付いているか判別できず、各プローブ毎の接触抵抗値を詳細に求めることができない。
また、[0009]の記載によれば、「多数の半導体装置についてこのような検査を繰り返していると、例えば、アルミパッドの場合には、プローブの針先にパッドを形成するアルミ配線層の酸化皮膜が付着し、プローブとパッド間の接触抵抗が増加してくる。この接触抵抗の増加は、全てのプローブについてほぼ均一に進行する。そこで、特定のプローブ2020および2030とパッド2001および2002との間の接触抵抗を測定することにより、全てのプローブの状態を推定することが出来る」が、この仮定に問題があり、これでは、各プローブの正確な状態を調査したことにならず、電流の誤差を少なく測定するという目的をみたすことができない。
特許文献3(図3参照)には、集積回路装置の試験装置およびその試験方法が記載されている。この試験装置は、複数の導電性電極からなる第1パッド部と、抵抗値の異なる複数の抵抗からなる第1抵抗部と、複数の導電性電極からなる第2パッド部と、抵抗値の異なる複数の抵抗からなる第2抵抗部と、第1抵抗部の各抵抗の他端と第2抵抗部の各抵抗の他端を接続する接続部とを具備し、第1パッド部と第2パッド部とプローブとの接触状態(接触位置および押圧)を検出する。
図3に示されるように、パッド内が3001a−3002a,3001b−3002b,3001c−3002cとエリア毎それぞれ異なる抵抗で接続され、プローブ間の抵抗により、パッド接触位置・ズレ等、接触状態が詳細に判定される。
この文献には「[0005]本発明は、複数の導電性電極からなる第1のパッド部と(略)〜[0007]上記第1のパッド部と上記第2のパッド部との間の抵抗値を測定し、この測定された抵抗値に基づいて上記第1のパッド部および第2のパッド部と上記プローブとの接触状態を検出する」と記載されている。この技術によれば、2パッド間の抵抗、接触状態、針圧などは検出できるが、電流測定の為に行う各プローブ毎の接触抵抗値を詳細に求めることが出来ない。また、抵抗の異なる導電性電極を用意するのに、レイアウトおよびプロセスにて、コストがかかる点も問題である。
本実施例1〜12に開示された発明によれば、電流の誤差を少なく測定することを目的とした、3本以上のプローブを備えるプローブユニットの全プローブの接触抵抗値の詳細な測定が可能である。また、レイアウト手段に工夫があり、容易に製品等に盛り込めるという効果が得られる。
特許文献4(図4参照)には、半導体装置が記載されている。第1〜N(N3以上)のパッド、および第1〜Nのプローブ針とパッドのコンタクトチェックを行うためのコンタクトチェック回路を備えた半導体装置において、コンタクトチェック回路は第2からN−1のパッドに接続され、第1〜N間に直列に接続されたトランジスタを含み、第2〜N−1のプローブ針各々に、第1〜N−2のトランジスタ各々導通させるテスト信号が与えられるとともに、1および第Nのプローブ間の導通状態がチェックされる。
図4のような、グランドパッドP0、チップ選択パッドP5、チェックパッドP6を有し、P1からP5にNMOSTr.を接続。図4のP1〜P5にHレベルを与え、P0とP6の導通状態をチェックすることにより、プローブ群のコンタクト状態チェックが可能である。
特許文献5(図5参照)には、半導体装置が記載されている。この半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、テストパッドに接続された電圧にしたがって、導通状態または非導通状態が設定される電流路を有し、電流路の一端がカソードに接続され、他モニターパッドに接続されている複数のスイッチ素子を具備し、スイッチング素子が導通状態になる信号を与え、外部接続用パッド1つに所定の電位を与えた時モニターパッドに現れる電圧によって、コンタクトチェック結果が出力されることを特徴とする。また、モニター抵抗で発生する発熱を赤外線検知装置に出力することを特徴とする。
この半導体装置は、図5に示されるようにコンタクトチェック用のテストパッド5011とモニターパッド5012を備え、5010、5021、5023にTrダイオード接続、5020、5022、5024にTrスイッチが直列に接続等されている。5011および、各5016、5017、5018のパッドにパルスジェネレータで信号が与えられ、5012にオシロスコープ等接続し波形が観察され、電気的にプローブとパッドの導通チェックが行われる。
特許文献4には「[解決手段](略)パッドP0とP6間の導通状態をチェックする。」と記載されている。特許文献5には「[0012](略)前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている」と記載されている。これら手法では、各プローブ接触状態の良否判定しか行えない。
これに対し、本発明は、電流の誤差を少なく測定することを目的とした、各プローブ毎の接触抵抗値の詳細な測定が可能である。また、特許文献4のコンタクトチェック回路や特許文献5のスイッチ素子を必要とせず、配線パターンのみ用意しておく簡単なTEG、配線パターンでコンタクトチェック可能である。
特許文献6(図6参照)には、コンタクトプラグまたはビアプラグの導通チェック不良判定について記載されている。この検査手法によれば、層間膜中に形成されたコンタクトプラグまたはビアプラグの上層配線に測定用電極パッド、下2つの解析用パッドで電気的測定を行うことにより、導通不良の有無が判定される。図6のように解析用パッドを広範囲で配置できるよう多数接続して、広い範囲での不良を確認することができ、不良がみつかった場合は、さらに狭い範囲で電気的測定を行うことにより、不良範囲が特定される検査手法。導通不良の箇所が段階的に限定できる。
この文献に記載の技術は、「[課題]コンタクトプラグまたはビアプラグでの導通不良発生箇所を特定することができる半導体装置検査用TEG、半導体装置の検査方法、半導体装置の検査装置を提供する」であり、本発明と目的が異なる。
本発明の効果は、電流の誤差を少なく測定することを目的とした、各プローブ毎の接触抵抗値の詳細な測定ができ、3本以上のプローブを備えるプローブユニットの全プローブの接触抵抗値を測定できることである。
また、「[請求項4]前記一対の測定用電極パッド間で電気測定を行うことにより、当該一対の測定電極パッド間でのコンタクトプラグまたはビアプラグの導通不良の有無を判定する第1の判定工程と、(以下略)」と記載されているが、本発明は使用するn本のプローブを備えるプローブユニットの全プローブの接触抵抗値を測定できるように、ウェハやプローブの移動を考慮した、直列に接続した3個以上のパッドを備えたレイアウトで、全プローブの接触抵抗値を測定できるという効果がある。
図1は、従来技術の一例である。 図2は、従来技術の一例である。 図3は、従来技術の一例である。 図4は、従来技術の一例である。 図5は、従来技術の一例である。 図6は、従来技術の一例である。 図7Aは、実施例1におけるプローブ1と接触抵抗測定用TEG20を示す。 図7Bは、3本のプローブ1を備えたプローブユニットの場合の接触抵抗測定用TEG20を示す。 図8は、ウェハを回転してプローブ1の接触抵抗値を測定する方法を説明するための図である。 図9は、パッド2が一直線上に配置されていない例を示す。 図10Aは、直列に接続した3個以上のパッド2を備えた接触抵抗測定用TEG20を示す。 図10Bは、直列に接続した3個以上のパッド2を備えた接触抵抗測定用TEG20を用いてn本のプローブ1を備えたプローブユニットの各プローブ1の接触抵抗値を測定する方法を説明するための図である。 図11は、直列に接続した3個以上のパッド2を備えた接触抵抗測定用TEG20を用いて24本のプローブ1を備えたプローブユニットの各プローブ1の接触抵抗値を測定する方法を説明するための図である。 図12は、棒状の配線パターンである抵抗値測定用パッド7を示す。 図13は、大面積配線ベタパターンである抵抗値測定用パッド8を用いてn本のプローブ1を備えたプローブユニットの各プローブ1の接触抵抗値を測定する方法を説明するための図である。 図14は、接触抵抗測定用TEG20が適用された製品チップ10のレイアウトを示す。 図15Aは、製品外周部などの未使用領域を有効活用してプローブ1の接触抵抗値の測定を行うための構成例を示す。 図15Bは、製品外周部などの未使用領域を有効活用してプローブ1の接触抵抗値の測定を行うための構成例を示す。 図16Aは、接触抵抗測定用TEG20が下地パターン領域と高さ方向において重ならず分離している構成を示す。 図16Bは、接触抵抗測定用TEG20が下地パターン領域と高さ方向において重なっている構成を示す。 図16Cは、下地パターン27と接触抵抗測定用TEG20の断面図である。 図17Aは、露光フィールド下端部に形成される部分的な接触抵抗測定用TEG20Aを示す。 図17Bは、露光フィールド上端部に形成される部分的な接触抵抗測定用TEG20Bを示す。 図17Cは、隣接する露光フィールドの境界に形成された接触抵抗測定用TEG20を示す。 図17Dは、露光フィールド下端部に形成される部分的な接触抵抗測定用TEG20Aを示す。 図17Eは、露光フィールド上端部に形成される部分的な接触抵抗測定用TEG20Bを示す。 図17Fは、隣接する露光フィールドの境界に形成された接触抵抗測定用TEG20を示す。 図18は、横方向、縦方向の両方の向きのスクライブ線領域上に形成された接触抵抗測定用TEG20を示す。
符号の説明
1…プローブ
2…接触抵抗測定用TEGのパッド
3…接触抵抗測定用TEGの配線
4…TEG
5…プローブユニット
7…棒状の配線パターンである抵抗値測定用パッド
8…大面積配線ベタパターンである抵抗値測定用パッド
9…半導体ウェハ
10…製品チップ
20…接触抵抗測定用TEG
20A…接触抵抗測定用TEG上側
20B…接触抵抗測定用TEG下側
21…デバイス特性評価用TEG
23…絶縁膜
24…窓
25…下地パターン領域
26…接触抵抗測定用TEGの一部である導電体パターン
27…下地パターン
29…製品領域
29A…露光フィールド下端部の製品領域
29B…露光フィールド上端部の製品領域
30…スクライブ線領域
30A…露光フィールド下端部のスクライブ線領域
30B…露光フィールド上端部のスクライブ線領域
31…多重露光により変形した部分
32…露光フィールド

Claims (23)

  1. プローブユニットが備える複数のプローブと、抵抗値測定用パッドが備える3以上のノードとの間に設定された第一の一対一の対応関係に従って、前記プローブユニットと前記抵抗値測定用パッドとを接触させて、前記3以上のノードの少なくとも一対の相互間の抵抗値を測定して第一測定結果として記録する第一測定ステップと、
    前記第一測定結果に基づいて、前記プローブユニットが備える複数のプローブの各々の接触抵抗値を計算する計算ステップ
    とを具備する
    プローブ抵抗値測定方法。
  2. 請求項1に記載されたプローブ抵抗値測定方法であって、
    前記計算ステップは、
    前記第一測定ステップにおいて測定された抵抗値を、前記複数のプローブと前記3以上のノードとの間の接触抵抗値と前記ノード間の抵抗値との和によって表現した第一式を生成するサブステップと、
    前記第一式を前記複数のプローブと前記3以上のノードとの間の接触抵抗値について解くことによって、前記複数のプローブとノードとの間の接触抵抗値を算出するサブステップ
    とを備える
    プローブ抵抗値測定方法。
  3. 請求項1又は2に記載されたプローブ抵抗値測定方法であって、
    前記抵抗値測定用パッドが備える複数のノードの隣接するノード間の抵抗値は一定である
    プローブ抵抗値測定方法。
  4. 請求項1から3のいずれかに記載されたプローブ抵抗値測定方法であって、
    前記3以上のノードは、4以上のノードである
    プローブ抵抗値測定方法。
  5. 請求項1から4のいずれかに記載されたプローブ抵抗値測定方法であって、
    更に、前記プローブユニットが備える複数のプローブと、前記3以上のノードとの間に設定された第二の一対一の対応関係に従って、前記プローブユニットと前記抵抗値測定用パッドとを接触させて、前記3以上のノードの相互間の抵抗値を測定して第二測定結果として記録する第二測定ステップを具備し、
    前記計算ステップにおいて、前記各々の接触抵抗値は、前記第二測定結果に基づいて計算される
    プローブ抵抗値測定方法。
  6. 請求項5に記載されたプローブ抵抗値測定方法であって、
    前記第一の一対一の対応関係と、前記第二の一対一の対応関係とは、前記抵抗値測定用パッドが設けられている基板を回転することによって切り替えられる
    プローブ抵抗値測定方法。
  7. 請求項5又は6に記載されたプローブ抵抗値測定方法であって、
    前記計算ステップは更に、
    前記第二測定ステップにおいて測定された抵抗値を、前記複数のプローブと前記複数のノードとの間の接触抵抗値と前記ノード間の抵抗値との和によって表現した第二式を生成するサブステップを備え、
    前記接触抵抗値を算出するサブステップにおいて、前記複数のプローブとノードとの間の接触抵抗値は、前記第一式と前記第二式の連立式を前記複数のプローブと前記3以上のノードとの間の接触抵抗値について解くことによって算出される
    プローブ抵抗値測定方法。
  8. 請求項1から7のいずれかに記載されたプローブ抵抗値測定方法であって、
    更に、前記プローブユニットが備える複数のプローブと前記抵抗値測定用パッドが設けられている基板に設けられた半導体領域とを接続させて、前記半導体領域と前記複数のノードとの間の抵抗値を測定して第三測定結果として記録する第三測定ステップを具備し、
    前記計算ステップにおいて、前記各々の接触抵抗値は、前記第三測定結果に基づいて計算される
    プローブ抵抗値測定方法。
  9. 請求項8に記載されたプローブ抵抗値測定方法であって、
    前記3以上のノードは、3のノードである
    プローブ抵抗値測定方法。
  10. 請求項1から9のいずれかに記載されたプローブ抵抗値測定方法であって、
    前記抵抗値測定用パッドが設けられる基板には、前記基板上に設けられた素子用パッドを介して電気的にアクセス可能な半導体回路が配置され、
    前記抵抗値測定用パッドと前記素子用パッドとは同一線上で混在する
    プローブ抵抗値測定方法。
  11. 請求項1から9のいずれかに記載されたプローブ抵抗値測定方法であって、
    前記抵抗値測定用パッドは、半導体回路と電気的に接続する回路が設けられる領域よりも周縁の基板上に設けられる
    プローブ抵抗値測定方法。
  12. 請求項1から9のいずれかに記載されたプローブ抵抗値測定方法であって、
    前記抵抗値測定用パッドが設けられる半導体基板上に形成された導体膜は絶縁体でカバーされ、
    前記抵抗値測定用パッドは、前記絶縁体に窓が設けられ前記導体膜が露出した領域である
    プローブ抵抗値測定方法。
  13. 半導体基板上に設けられた半導体回路と電気的に分離した3以上のパッドと、
    前記3以上のパッドを直列に接続し、互いに同一の抵抗値を有する配線
    とを具備する
    プローブ抵抗値測定用パッドを有する半導体装置。
  14. 請求項13に記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    前記3以上のパッドは4以上のパッドである
    プローブ抵抗値測定用パッドを有する半導体装置。
  15. 請求項13に記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    前記3以上のパッドのうちの1つは前記半導体基板上に設けられた半導体領域に接続されている
    プローブ抵抗値測定用パッドを有する半導体装置。
  16. 請求項15に記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    前記3以上のパッドは3つのパッドのみからなる
    プローブ抵抗値測定用パッドを有する半導体装置。
  17. 請求項13から16のいずれかに記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    更に、前記半導体回路と接続された素子用パッドを具備し、
    前記3以上のパッドと前記素子用パッドとは同一線上に配置される
    プローブ抵抗値測定用パッドを有する半導体装置。
  18. 請求項13から17のいずれかに記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    前記抵抗値測定用パッドは、前記半導体基板上の半導体回路が設けられる領域よりも周縁の基板上に配置される
    プローブ抵抗値測定用パッドを有する半導体装置。
  19. 請求項13から16のいずれかに記載されたプローブ抵抗値測定用パッドを有する半導体装置であって、
    前記半導体基板の前記抵抗値測定用パッドが設けられる領域には導体膜とその導体膜を覆う絶縁体が設けられ、
    前記抵抗値測定用パッドは、前記絶縁体に窓が設けられ前記導体膜が露出した領域である
    プローブ抵抗値測定用パッドを有する半導体装置。
  20. 請求項13から19のいずれかに記載されたプローブ抵抗測定用パッドを有する半導体装置であって、
    更に、前記半導体基板上に半導体回路を形成する際に前記半導体回路のアライメント基準位置またはアライメント誤差を計測するために使用されるアライメント関連パターンと、寸法または厚さを計測するために使用される工程モニタ関連パターンと、半導体回路とのうち少なくともひとつを具備し、
    前記3以上のパッドは、前記アライメント関連パターン、前記工程モニタ関連パターン又は前記半導体回路が形成された領域に配置される
    プローブ抵抗値測定用パッドを有する半導体装置。
  21. 請求項13から20のいずれかに記載されたプローブ抵抗測定用パッドを有する半導体装置であって、
    前記半導体基板上にはスクライブ線が形成され、
    前記3以上のパッドは、前記スクライブ線と重なる位置に配置される
    プローブ抵抗値測定用パッドを有する半導体装置。
  22. 請求項13から21のいずれかに記載されたプローブ抵抗測定用パッドを有する半導体装置であって、
    前記3以上のパッドは、第1の露光工程によって形成された第1部分と、第2の露光工程によって形成された第2部分とを含む
    プローブ抵抗値測定用パッドを有する半導体装置。
  23. 請求項13から22のいずれかに記載されたプローブ抵抗測定用パッドを有する半導体装置であって、
    前記3以上のパッドは互いに第1の方向に整列し、
    更に、前記半導体基板上に設けられた半導体回路と電気的に分離した他の3以上のパッドと、
    前記他の3以上のパッドを直列に接続し、互いに同一の抵抗値を有する他の配線とを具備し、
    前記他の3以上のパッドは、前記第1の方向と異なる第2の方向に整列する
    プローブ抵抗値測定用パッドを有する半導体装置。
JP2008065625A 2007-04-05 2008-03-14 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 Expired - Fee Related JP4774071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008065625A JP4774071B2 (ja) 2007-04-05 2008-03-14 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US12/078,781 US8278935B2 (en) 2007-04-05 2008-04-04 Probe resistance measurement method and semiconductor device with pads for probe resistance measurement
US13/600,728 US9217770B2 (en) 2007-04-05 2012-08-31 Probe resistance measurement method and semiconductor device with pads for probe resistance measurement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007099090 2007-04-05
JP2007099090 2007-04-05
JP2008065625A JP4774071B2 (ja) 2007-04-05 2008-03-14 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置

Publications (2)

Publication Number Publication Date
JP2008277769A true JP2008277769A (ja) 2008-11-13
JP4774071B2 JP4774071B2 (ja) 2011-09-14

Family

ID=40013776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065625A Expired - Fee Related JP4774071B2 (ja) 2007-04-05 2008-03-14 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置

Country Status (3)

Country Link
US (2) US8278935B2 (ja)
JP (1) JP4774071B2 (ja)
CN (1) CN101281218A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013142036A1 (en) * 2012-03-23 2013-09-26 Electro Scientific Industries, Inc. Kelvin sense probe calibration
CN103995182A (zh) * 2014-05-21 2014-08-20 奥特斯维能源(太仓)有限公司 一种测试金属电极与硅基底之间接触电阻的方法
JP2021012970A (ja) * 2019-07-08 2021-02-04 エイブリック株式会社 半導体装置およびその検査方法
US11037901B2 (en) 2019-01-23 2021-06-15 Toyota Jidosha Kabushiki Kaisha Semiconductor element bonding apparatus and semiconductor element bonding method
CN115616261A (zh) * 2022-12-15 2023-01-17 长春光华微电子设备工程中心有限公司 一种探卡组件及探针台设备
JP2023052655A (ja) * 2018-10-12 2023-04-11 株式会社アドバンテスト 解析装置、解析方法および解析プログラム

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101696991B (zh) * 2009-10-14 2013-08-28 苏州阿特斯阳光电力科技有限公司 一种探针接触电阻的检测方法及其检测装置
CN101872002B (zh) * 2010-05-28 2016-01-20 上海华虹宏力半导体制造有限公司 探针检测装置及其方法
CN101907657B (zh) * 2010-06-11 2015-08-19 上海华虹宏力半导体制造有限公司 探针电阻的检测方法
KR20130000213A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 반도체 장치 및 그 검사 방법
CN102590630B (zh) * 2012-03-01 2016-12-14 上海华虹宏力半导体制造有限公司 半导体参数测试仪器的测试探针的电阻测试方法
JP6246507B2 (ja) * 2012-11-05 2017-12-13 新光電気工業株式会社 プローブカード及びその製造方法
CN103293503B (zh) * 2013-05-24 2017-02-08 上海华虹宏力半导体制造有限公司 探针卡的检测方法
JP6092729B2 (ja) * 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法
EP3199967B1 (en) 2013-12-26 2023-05-17 Allegro MicroSystems, LLC Methods and apparatus for sensor diagnostics
CN104849880B (zh) * 2014-02-14 2018-04-10 上海和辉光电有限公司 显示器面板teg测试组件及其形成方法和测试方法
CN103954877B (zh) * 2014-04-15 2017-03-08 京东方科技集团股份有限公司 集成电路测试方法及测试装置
CN105092976A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 接触电阻的测试方法和测试结构
CN104931543A (zh) * 2015-06-29 2015-09-23 上海华力微电子有限公司 一种探针卡清针方法及清针系统
CN105203847B (zh) * 2015-09-29 2018-10-02 中国科学院上海硅酸盐研究所 一种薄层材料方块电阻和连接点接触电阻测试方法
CN108603904A (zh) * 2016-04-29 2018-09-28 惠普深蓝有限责任公司 监控电路
DE102018202744B4 (de) * 2018-02-23 2023-06-01 Zf Friedrichshafen Ag Verschleißerkennung bei Kontaktnadeln
DE102018202745B4 (de) * 2018-02-23 2023-06-01 Zf Friedrichshafen Ag Verschleißerkennung bei Kontaktnadeln
CN110850268A (zh) * 2018-08-21 2020-02-28 华邦电子股份有限公司 测试系统及其方法
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
CN111007286B (zh) * 2019-12-13 2021-10-29 安徽申世电气有限公司 一种绳索电阻夹紧测量装置
US11714123B2 (en) * 2020-09-02 2023-08-01 United Semiconductor Japan Co., Ltd. Probe position monitoring structure and method of monitoring position of probe
CN112597671B (zh) * 2020-11-06 2022-05-24 华南理工大学 一种液氮环境中超导线材与电流引线接触电阻测量的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352151A (ja) * 1998-06-08 1999-12-24 Mitsubishi Materials Corp コンタクトプローブおよびそれを備えたプローブ装置並びにコンタクトプローブの製造方法
JP2003059987A (ja) * 2001-08-16 2003-02-28 Sony Corp 半導体ウェハープローバおよびそれを用いた半導体チップの電気的特性の測定方法
JP2005049314A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp プロービングテスト法およびプローブ状態検出装置
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法,接触抵抗測定装置,及び半導体ウェハー
JP2007067327A (ja) * 2005-09-02 2007-03-15 Fujitsu Ltd 半導体装置の製造方法、ウェハおよびレチクル

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JP2952641B2 (ja) 1994-09-13 1999-09-27 日本プレシジョン・サーキッツ株式会社 集積回路装置の試験装置およびその試験方法
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
JPH1139898A (ja) 1997-07-14 1999-02-12 Mitsubishi Electric Corp 半導体装置
JP2001343426A (ja) 2000-05-31 2001-12-14 Seiko Epson Corp 半導体装置の検査方法
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP3574444B2 (ja) 2002-08-27 2004-10-06 沖電気工業株式会社 プローブの接触抵抗測定方法及び半導体デバイスの試験方法
JP2004119774A (ja) 2002-09-27 2004-04-15 Toshiba Corp 半導体装置
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7683492B2 (en) * 2004-07-26 2010-03-23 System Fabrication Technologies, Inc. Semiconductor device
JP2006059895A (ja) 2004-08-18 2006-03-02 Seiko Epson Corp 半導体装置の検査用teg及びその検査方法、並びに半導体検査装置
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7061254B1 (en) * 2005-05-12 2006-06-13 Agilent Technologies, Inc. Power calibration for multi-port vector network analyzer (VNA)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352151A (ja) * 1998-06-08 1999-12-24 Mitsubishi Materials Corp コンタクトプローブおよびそれを備えたプローブ装置並びにコンタクトプローブの製造方法
JP2003059987A (ja) * 2001-08-16 2003-02-28 Sony Corp 半導体ウェハープローバおよびそれを用いた半導体チップの電気的特性の測定方法
JP2005049314A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp プロービングテスト法およびプローブ状態検出装置
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法,接触抵抗測定装置,及び半導体ウェハー
JP2007067327A (ja) * 2005-09-02 2007-03-15 Fujitsu Ltd 半導体装置の製造方法、ウェハおよびレチクル

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013142036A1 (en) * 2012-03-23 2013-09-26 Electro Scientific Industries, Inc. Kelvin sense probe calibration
CN103995182A (zh) * 2014-05-21 2014-08-20 奥特斯维能源(太仓)有限公司 一种测试金属电极与硅基底之间接触电阻的方法
JP2023052655A (ja) * 2018-10-12 2023-04-11 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
JP7406017B2 (ja) 2018-10-12 2023-12-26 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
US11037901B2 (en) 2019-01-23 2021-06-15 Toyota Jidosha Kabushiki Kaisha Semiconductor element bonding apparatus and semiconductor element bonding method
JP2021012970A (ja) * 2019-07-08 2021-02-04 エイブリック株式会社 半導体装置およびその検査方法
JP7370182B2 (ja) 2019-07-08 2023-10-27 エイブリック株式会社 半導体装置およびその検査方法
CN115616261A (zh) * 2022-12-15 2023-01-17 长春光华微电子设备工程中心有限公司 一种探卡组件及探针台设备
CN115616261B (zh) * 2022-12-15 2023-03-10 长春光华微电子设备工程中心有限公司 一种探卡组件及探针台设备

Also Published As

Publication number Publication date
CN101281218A (zh) 2008-10-08
US20090008641A1 (en) 2009-01-08
US20130001551A1 (en) 2013-01-03
US8278935B2 (en) 2012-10-02
JP4774071B2 (ja) 2011-09-14
US9217770B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
TWI458030B (zh) 於半導體製造中監視通孔之方法及裝置
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
JP2005333128A (ja) プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター
JP2007158346A (ja) プローブセンシング用パッド及びプローブ針接触位置検査方法
JP6765125B2 (ja) 抵抗測定装置、基板検査装置、及び抵抗測定方法
TW202008485A (zh) 晶圓級測試方法及其測試結構
JP2005210122A (ja) 半導体素子のテストパターン及びこれを用いたテスト方法
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
KR102195561B1 (ko) 전기적 접속 장치
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
JP2591799B2 (ja) 半導体集積回路の欠陥検出方法及び欠陥検出用回路
TWI619186B (zh) 用於監測半導體製造之方法及裝置
JP3135135B2 (ja) 半導体装置,その製造方法,その試験方法及びその試験装置
JP5463198B2 (ja) プローブカードの検査方法及び検査システム
JP2005011970A (ja) 半導体装置の評価装置
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JP2008159641A (ja) 半導体基板および半導体装置の検査方法
US20080122446A1 (en) Test pattern
JP2013026406A (ja) 半導体装置及びその評価方法
JP2007024719A (ja) 半導体装置の評価方法
TW202011039A (zh) 用於在積體電路中接合導線測試之方法及設備
JP2002286780A (ja) 金属配線の検査方法および検査に適した半導体デバイスの構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4774071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees