JP2004119774A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004119774A JP2004119774A JP2002282456A JP2002282456A JP2004119774A JP 2004119774 A JP2004119774 A JP 2004119774A JP 2002282456 A JP2002282456 A JP 2002282456A JP 2002282456 A JP2002282456 A JP 2002282456A JP 2004119774 A JP2004119774 A JP 2004119774A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- monitor
- semiconductor device
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】内部信号波形の観察による回路動作の不良解析において、プローブ針とパッド間のコンタクトチェックを、安価で簡便な測定機器を用いて効率良く行う。
【解決手段】本発明の半導体装置は、コンタクトチェックのための信号を入力するテストパッド11と、コンタクトチェックの結果を外部に出力するモニターパッド12とを備え、信号の入力、または出力に用いられる外部接続用パッド16、17、18と前記モニターパッド12との間に、整流素子19、21、23とスイッチ素子20、22、24とを直列に接続し、前記スイッチ素子20、22、24の制御用入力端子に前記テストパッド11が接続される構成をしている。
【選択図】 図1
【解決手段】本発明の半導体装置は、コンタクトチェックのための信号を入力するテストパッド11と、コンタクトチェックの結果を外部に出力するモニターパッド12とを備え、信号の入力、または出力に用いられる外部接続用パッド16、17、18と前記モニターパッド12との間に、整流素子19、21、23とスイッチ素子20、22、24とを直列に接続し、前記スイッチ素子20、22、24の制御用入力端子に前記テストパッド11が接続される構成をしている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置に関する。
【0002】
【従来の技術】
半導体装置の開発初期においては、回路ロジックの間違いや製造上のトラブルなどが原因で、所望の特性が得られないことが起こりうる。このような時には、その不良原因を検知するため、半導体装置に特定の信号波形を入力し、その出力波形や回路の内部ノードの波形を観察する必要がある。
【0003】
このような、内部信号波形の観察による回路動作の不良解析においては、一般に、特定の信号波形の発生装置としてパルスジェネレータが用いられ、また、出力信号の波形観察にはオシロスコープが用いられる。また、これらの測定装置と半導体装置を電気的に接続するために、プローブカードに固定された必要数の金属製プローブ針を、その弾性を利用して半導体装置のそれぞれのパッドに同時に接触させる方法が取られる。
【0004】
また、内部ノードなど、パッドに出ていない信号波形を観察するためには、プローブ針とは別にマニュアル操作で観察したいノードに測定針をたてて、その出力信号波形をオシロスコープなどに表示する方法が取られる。こうした方法で不良解析を行う時に、最初にしなければならないことは、プローブ針とパッドのそれぞれが電気的に低抵抗で接続されているかどうかを確認するコンタクトチェックである。
【0005】
このコンタクトチェックにおいて、プローブカードへのプローブ針の取りつけ精度、あるいは、プローブ針先端の加工精度などとの関係で、一部のプローブ針とパッドが物理的に接触しない場合や、製造上のトラブルで一部のパッド上に絶縁膜が薄く残ってしまう場合などがある。特に、近年はひとつの半導体装置のパッドが100以上であることも珍しくなく、プローブ針とパッドとの接触不良が起こる可能性が高くなってきている。
【0006】
図4は従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図である。
【0007】
プローブカード(図示せず)に固定された複数のプローブ針81は、半導体装置82に設けられた各パッド83に接触するように固定され、それぞれにパルスジェネレータ84の出力端子から所定の信号波形が与えられる。コンタクトチェックは、図に示すように、測定針85をマニュアル操作でパッド83に順次接触させ、オシロスコープ86などを用いて、その電圧を観察することで行われる。
【0008】
この様なマニュアル操作によるコンタクトチェックは、パッド83の一つ一つに順次測定針85を立てて行うため時間がかかるばかりでなく、近年のパッドサイズの縮小傾向によって、ますます困難になってきている。すなわち、パッド83は一辺が50μm〜100μm程度であり、一方、プローブ針81や測定針85の針先は太さ20μm〜30μm程度である。プローブ針81の針先の位置精度も、同程度の誤差をもっており、プローブ針81をさけて測定針85をパッド83に立てられない場合がある。
【0009】
最近の半導体装置は100以上のパッド83を持ったものも多くあり、実際には上記のマニュアル操作によるコンタクトチェックをすべてのパッド83に対して行うことは現実的ではない。このため、一部のパッド83に所定の信号が入力されず、誤った解析結果を得てしまい、製品の開発が遅れる等の問題があった。
【0010】
【発明が解決しようとする課題】
上述のごとく、従来の半導体装置は、測定針を用いた内部信号波形の観察による回路動作の不良解析において、これに先立って行われるべきプローブ針とパッドとの間のコンタクトチェックに膨大な時間を要するという問題があった。
【0011】
本発明は、上記問題点を解決するためになされたもので、安価で簡便な測定機器を用いて効率良くコンタクトチェックを行うことができる半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【0013】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【0014】
また、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【0015】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【0016】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態(以下実施形態という)を説明する。
【0017】
(第1の実施形態)
図1(a)は、本発明の第1の実施形態に係わる半導体装置を示す回路図である。また、同図(b)はその入出力信号を示す波形図である。
【0018】
図1(a)に示すように、第1の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド11とモニターパッド12を持ち、テストパッド11には基準電位(以下Vssという)との間にプルダウン抵抗13が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド25に電気的に接続されている。
【0019】
また、モニターパッド12には、Vssパッド25との間にモニター用抵抗14とスイッチ素子としてのn型MOS−FET(以下NMOSという)15が直列に接続されている。
【0020】
すなわち、モニターパッド12とモニター用抵抗14の一端が接続され、モニター用抵抗14の他端にはNMOS15のドレイン端子が接続され、そのソース端子はVssパッド25に接続されている。NMOS15のゲート端子はテストパッド11に接続されている。
【0021】
さらに、コンタクトチェックを行うべきパッドa16、パッドb17、パッドc18には、それぞれ、モニターパッド12との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOSが直列に接続されている。
【0022】
すなわち、パッドa16にNMOS19のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS20のドレイン端子が接続されている。NMOS20のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0023】
パッドb17にはNMOS21のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS22のドレイン端子が接続されている。NMOS22のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0024】
パッドc18にはNMOS23のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS24のドレイン端子が接続されている。NMOS24のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0025】
上述した回路構成でコンタクトチェックを行う方法を、図1(b)を用いて説明する。テストパッド11、パッドa16、パッドb17、およびパッドc18にはパルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド12には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【0026】
具体的には、図1(b)に示すように、まず、テストパッド11の電位をVssから電源電圧(以下Vccという)まで上げてNMOS20、22、24、および15をON状態にする。次に、パッドa16に与える信号aをTaの期間だけVccにする。パッドa16とプローブ針との電気的導通に問題が無ければ、NMOS19はダイオード接続であり、NMOS20はON状態なので、モニター用抵抗14に電流が流れ、図1(b)に示した実線(OK)のように、モニターパッド12の電位はVcc−αとなる。
【0027】
ここでαはNMOS19がダイオード接続されているために起こるしきい値落ち分の電圧である。もし、何らかの原因でパッドa16とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa16には電圧がかからず、したがってモニターパッド12は、図1(b)に示した破線(NG)のように、ほぼVssのままとなる。接触抵抗がモニター用抵抗14と同程度のオーダーの場合には、モニター用パッド12に現れる電圧は、Vcc−αとVssとの中間の値となる。
【0028】
次に、パッドb17に与える信号bをTbの期間だけVccにする。ダイオード接続されたNMOS21とスイッチ素子としてのNMOS22は、上記のパッドa16に接続されたものと同様の動作をするので、パッドb17とプローブ針との導通に問題がなければ、モニター用パッド12はVcc−αになり、接触不良があれば、図1(b)の破線で示したように、ほぼVssになる。
【0029】
次に、パッドc18に与える信号cをTcの期間だけVccにする。このときも同様に、パッドc18とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド12に現れる電圧が決まる。
【0030】
最後に、テストパッド11の電位をVssに落とし、NMOS20、NMOS22、24、および15のスイッチ素子をOFF状態にして、コンタクトチェックを終了する。
【0031】
このようにして、本発明の第1の実施形態では、パッドa16、b17、c18に順次所定の電圧を与えた時に、モニターパッド12に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【0032】
コンタクトチェック以外の測定では、パッドa16、パッドb17、およびパッドc18には所望の入力信号が与えられるので、これらに影響が出ないよう、NMOS20、22、および24はOFF状態にしておかなければならない。実際の製品として出荷する際には、プルダウン抵抗13によって、NMOS20、22、24、および15のOFF状態を保証しておくことが望ましい。また、テストパッド11をVssにボンディングワイヤで接続してもよい。
【0033】
上記第1の実施形態によれば、プローブ針の立っているパッドにマニュアル操作で測定針を立てる必要がなく、パルスジェネレータの発生信号の変更だけで、すべてのパッドのコンタクトチェックを連続して行えるので、コンタクトチェックの時間を大幅に短縮することができる。
【0034】
また、電流モニターが可能な測定器を用いて、モニター用パッドを検査することを前提にすれば、モニター用抵抗14およびNMOS15はなくともよい。
【0035】
(第2の実施形態)
図2は、本発明の第2の実施形態に係わる半導体装置を示す回路図である。
【0036】
図2に示すように、この第2の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド31を持ち、これにはVssとの間にプルダウン抵抗32が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド43に電気的に接続されている。
【0037】
コンタクトチェックを行うべきパッドa33、パッドb34、パッドc35には、それぞれ、Vssパッド43との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOS、およびモニター用抵抗が直列に接続されている。
【0038】
すなわち、パッドa33にNMOS36のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS37のドレイン端子が接続されている。NMOS37のゲート端子はテストパッド31に接続され、また、ソース端子はモニター用抵抗38の一端に接続されている。以下、この接続点をノードn21という。モニター用抵抗38の他端はVssパッド43に接続されている。
【0039】
パッドb34にはNMOS39のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS40のドレイン端子が接続されている。NMOS40のゲート端子はテストパッド31に接続され、また、ソース端子はノードn21に接続されている。
【0040】
パッドc35にはNMOS41のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS42のドレイン端子が接続されている。NMOS42のゲート端子はテストパッド31に接続され、また、ソース端子はノードn21に接続されている。
【0041】
上述した回路構成でコンタクトチェックを行う方法を説明する。この第2の実施形態では、コンタクトチェックの結果を電気的にではなく、赤外線顕微鏡を用いて光学的に行うことを前提にしている。また、テストパッド31、パッドa33、パッドb34、およびパッドc35に与える入力信号、および入力方法は、第1の実施形態と同様なので説明は省略する。
【0042】
パッドa33に与えられる信号がVccで、パッドa33とプローブ針との電気的導通に問題が無ければ、NMOS36はダイオード接続であり、NMOS37はON状態なので、モニター用抵抗38に電流が流れ発熱する。逆に、何らかの原因でパッドa33とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa33には電圧がかからず、したがってモニター用抵抗38には電流が流れず、発熱もしない。
【0043】
この発熱の有無を赤外線顕微鏡で観察すれば、パッドa33とプローブ針のコンタクトチェックを瞬時に行うことができる。同様に、パッドb34、パッドc35にも順次Vccを与え、モニター用抵抗38の発熱を観察することで、コンタクトチェックを行う。
【0044】
上記第2の実施形態によれば、モニター用抵抗38に流れる電流をその発熱を利用して赤外線顕微鏡で観察するので、オシロスコープが必要なく、モニター用パッドも省略することができる。
【0045】
上述したテストパッド31への入力信号の与え方は、第1の実施形態と同様に、測定針を用いてもよい。
【0046】
(第3の実施形態)
図3(a)は、本発明の第3の実施形態に係わる半導体装置を示す回路図である。同図(b)は、その入出力信号、および内部ノードの動作を示す波形図である。
【0047】
図3(a)に示すように、この第3の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド51とモニターパッド52を持ち、テストパッド51にはVssとの間にプルダウン抵抗53が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド70に電気的に接続されている。
【0048】
また、モニターパッド52には、Vssパッド70との間にモニター用抵抗54とスイッチ素子としてのNMOS55が直列に接続されている。
【0049】
すなわち、モニターパッド52とモニター用抵抗54の一端が接続され、モニター用抵抗54の他端にはNMOS55のドレイン端子が接続され、そのソース端子はVssパッド70に接続されている。NMOS55のゲート端子はテストパッド51に接続されている。
【0050】
さらに、コンタクトチェックを行うべきパッドa56、パッドb57、パッドc58には、それぞれ、モニターパッド52との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOSが直列に接続されている。
【0051】
すなわち、パッドa56にNMOS59のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS60のドレイン端子が接続されている。NMOS60のゲート端子はシフトレジスタ(以下SRという)66の出力ノードn32に接続され、また、ソース端子はモニターパッド52に接続されている。
【0052】
パッドb57にはNMOS61のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS62のドレイン端子が接続されている。NMOS62のゲート端子はSR67の出力ノードn33に接続され、また、ソース端子はモニターパッド52に接続されている。
【0053】
パッドc58にはNMOS63のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS64のドレイン端子が接続されている。NMOS64のゲート端子はSR68の出力ノードn34に接続され、また、ソース端子はモニターパッド52に接続されている。
【0054】
また、第3の実施例の半導体装置には、入力端子と出力端子を持つ制御回路65と、データ入力端子、データ出力端子、およびクロック入力端子を持つ複数のSR66〜69が設けられている。制御回路65の入力端子はテストパッド51に接続され、その出力端子は、各SR66〜69のクロック入力端子に接続されている。以下、この接続点をノードn31という。各SRのデータ出力端子は右隣のSRのデータ入力端子に接続され、全体としてリング状に接続されている。
【0055】
すなわち、SR66のデータ出力端子はSR67のデータ入力端子に、SR67のデータ出力端子はSR68のデータ入力端子に、SR68のデータ出力端子はSR69のデータ入力端子に、SR69のデータ出力端子はSR66のデータ入力端子に、それぞれ接続されている。以下、SR66の出力をノードn32、SR67の出力をノードn33、SR68の出力をノードn34、SR69の出力をノードn35という。
【0056】
上述した回路構成でコンタクトチェックを行う方法を、図3(b)を用いて説明する。また、テストパッド51、パッドa56、パッドb57、およびパッドc58には、第1の実施形態と同様に、パルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド52には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【0057】
第1の実施形態とは異なり、この第3の実施形態では、各パッドにつながれたスイッチ素子はSR列の出力によって順次制御される。具体的には、図3(b)に示すように、まず、テストパッド51の電位をVssからVccに上げて、制御回路65を起動する。制御回路65は、一定周期のクロック信号を発生し、ノードn31を介してこれを各SRのクロック入力端子に供給する。
【0058】
各SR66〜69には電源投入時にあらかじめ定められた初期値が設定されている。図3(b)では、SR66、67、および68はVssに、SR69はVccに設定されている。これらのSR66〜69は、クロックの立ち下がりでデータ入力端子の状態を内部に取り込み、クロックの立ち上がりでそれを出力端子に出力する。
【0059】
前述したように、これらのSRはリング状に接続されているため、クロックの各立ち上がりで、SR69の出力がSR66、SR67、SR68と、順次転送される。したがって、図3(b)に示したように、SR66の出力端子、つまり、ノードn32はTaの期間、SR67の出力端子、つまり、ノードn33はTbの期間、SR68の出力端子、つまり、ノードn34はTcの期間、にVccとなる。
【0060】
パッドa56、パッドb57、およびパッドc58に与える信号を、テストパッド51と同様に、コンタクトチェック期間中はVccにしておけば、モニターパッド52の電圧をモニターすることで、各パッドへのプローブ針のコンタクトチェックを行うことができる。
【0061】
すなわち、期間Taでは、ノードn32がVccなので、NMOS60はON状態となり、パッドa56とプローブ針との電気的導通に問題が無ければ、NMOS59はダイオード接続であり、モニター用抵抗54に電流が流れ、図3(b)に示した実線(OK)のように、モニターパッド52の電位はVcc−αとなる。ここでαはNMOS59がダイオード接続されているために起こるしきい値落ち分の電圧である。
【0062】
もし、何らかの原因でパッドa56とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa56には電圧がかからず、したがってモニターパッド52は、図3(b)に示した破線(NG)のように、ほぼVssのままとなる。接触抵抗がモニター用抵抗54と同程度のオーダーの場合には、モニター用パッド52に現れる電圧は、Vcc−αとVssとの中間の値となる。
【0063】
同様に、期間Tbでは、ノードn33がVccなので、NMOS62がON状態となり、パッドb57とプローブ針との導通に問題がなければ、モニター用パッド52はVcc−αになり、接触不良があれば、Vssになる。
【0064】
期間Tcでも、同様に、パッドc58とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド52に現れる電圧が決まる。
【0065】
最後に、ノードn35がVccになったときに、テストパッド51に与える信号をVssにして、コンタクトチェックを終了する。
【0066】
このようにして、本発明の第3の実施形態では、パッドa56、b57、c58に所定の電圧を与え、SR66、67、68の出力電圧に応じてモニターパッド52に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【0067】
プルダウン抵抗53は、製品として出荷された後に制御回路65が誤動作することを防ぎ、結果的には、第1の実施形態と同様に、NMOS60、62、および64のOFF状態を保証するために使用する。また、NMOS55もプルダウン抵抗53によってOFF状態が保証される。
【0068】
上記第3の実施形態によれば、スイッチ素子としてのNMOS60、62、および64の制御を内部回路で行うので、外部から複雑な信号を入力する必要がなく、容易にコンタクトチェックを行うことができる。
【0069】
上述したテストパッド51への入力信号の与え方は、第1の実施形態と同様に、測定針を用いてもよい。
【0070】
また、第1の実施形態と同様に、モニター用抵抗54およびNMOS55はなくともよい。
【0071】
なお、上記各実施形態では、簡単のため、コンタクトチェックを行うパッドは3個としたが、本発明はこれに限られるものではない。たとえば、コンタクトチェックを行うパッドは、2個、4個、5個などN個(N≧1の自然数)とすることができるが、特に、本発明の各実施形態の構成を100以上のパッドを有するチップの各パッドに対して適用した場合には、コンタクトチェックのための時間を飛躍的に短縮することが可能な半導体装置を得ることができる。
【0072】
また、ダイオード接続されたNMOSは、pn接合を利用した接合ダイオードを用いてもよい。
【0073】
さらに、スイッチ素子として、NMOSを用いているが、これは、p型MOS−FET(以下PMOSという)、あるいはNMOSとPMOSを並列接続したものを用いてもよい。PMOSをスイッチ素子として用いる場合には、そのゲート端子の制御ロジックがNMOSの場合とは異なるため、インバータなどの追加回路が必要になることはいうまでもない。
【0074】
【発明の効果】
以上説明したように本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わる半導体装置を示す回路図、およびその入出力信号を示す波形図。
【図2】本発明の第2の実施形態に係わる半導体装置を示す回路図。
【図3】本発明の第3の実施形態に係わる半導体装置を示す回路図、およびその入出力信号と内部ノードの動作を示す波形図。
【図4】従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図。
【符号の説明】
11、31、51 テストパッド
12、52 モニターパッド
13、32、53 プルダウン抵抗
14、38、54 モニター用抵抗
15、20、22、24、37、40、42、55、60、62、64 スイッチ素子(NMOS)
16、33、56 パッドa
17、34、57 パッドb
18、35、58 パッドc
19、21、23、36、39、41、59、61、63 ダイオード(NMOS)
25、43、70 Vssパッド
65 制御回路
66、67、68、69 シフトレジスタ(SR)
【発明の属する技術分野】
本発明は、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置に関する。
【0002】
【従来の技術】
半導体装置の開発初期においては、回路ロジックの間違いや製造上のトラブルなどが原因で、所望の特性が得られないことが起こりうる。このような時には、その不良原因を検知するため、半導体装置に特定の信号波形を入力し、その出力波形や回路の内部ノードの波形を観察する必要がある。
【0003】
このような、内部信号波形の観察による回路動作の不良解析においては、一般に、特定の信号波形の発生装置としてパルスジェネレータが用いられ、また、出力信号の波形観察にはオシロスコープが用いられる。また、これらの測定装置と半導体装置を電気的に接続するために、プローブカードに固定された必要数の金属製プローブ針を、その弾性を利用して半導体装置のそれぞれのパッドに同時に接触させる方法が取られる。
【0004】
また、内部ノードなど、パッドに出ていない信号波形を観察するためには、プローブ針とは別にマニュアル操作で観察したいノードに測定針をたてて、その出力信号波形をオシロスコープなどに表示する方法が取られる。こうした方法で不良解析を行う時に、最初にしなければならないことは、プローブ針とパッドのそれぞれが電気的に低抵抗で接続されているかどうかを確認するコンタクトチェックである。
【0005】
このコンタクトチェックにおいて、プローブカードへのプローブ針の取りつけ精度、あるいは、プローブ針先端の加工精度などとの関係で、一部のプローブ針とパッドが物理的に接触しない場合や、製造上のトラブルで一部のパッド上に絶縁膜が薄く残ってしまう場合などがある。特に、近年はひとつの半導体装置のパッドが100以上であることも珍しくなく、プローブ針とパッドとの接触不良が起こる可能性が高くなってきている。
【0006】
図4は従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図である。
【0007】
プローブカード(図示せず)に固定された複数のプローブ針81は、半導体装置82に設けられた各パッド83に接触するように固定され、それぞれにパルスジェネレータ84の出力端子から所定の信号波形が与えられる。コンタクトチェックは、図に示すように、測定針85をマニュアル操作でパッド83に順次接触させ、オシロスコープ86などを用いて、その電圧を観察することで行われる。
【0008】
この様なマニュアル操作によるコンタクトチェックは、パッド83の一つ一つに順次測定針85を立てて行うため時間がかかるばかりでなく、近年のパッドサイズの縮小傾向によって、ますます困難になってきている。すなわち、パッド83は一辺が50μm〜100μm程度であり、一方、プローブ針81や測定針85の針先は太さ20μm〜30μm程度である。プローブ針81の針先の位置精度も、同程度の誤差をもっており、プローブ針81をさけて測定針85をパッド83に立てられない場合がある。
【0009】
最近の半導体装置は100以上のパッド83を持ったものも多くあり、実際には上記のマニュアル操作によるコンタクトチェックをすべてのパッド83に対して行うことは現実的ではない。このため、一部のパッド83に所定の信号が入力されず、誤った解析結果を得てしまい、製品の開発が遅れる等の問題があった。
【0010】
【発明が解決しようとする課題】
上述のごとく、従来の半導体装置は、測定針を用いた内部信号波形の観察による回路動作の不良解析において、これに先立って行われるべきプローブ針とパッドとの間のコンタクトチェックに膨大な時間を要するという問題があった。
【0011】
本発明は、上記問題点を解決するためになされたもので、安価で簡便な測定機器を用いて効率良くコンタクトチェックを行うことができる半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【0013】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【0014】
また、本発明の半導体装置は、信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、コンタクトチェックのための信号を入力するテストパッドと、コンタクトチェックの結果を外部に出力するモニターパッドと、前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴としている。
【0015】
本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行える半導体装置を実現することができる。
【0016】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態(以下実施形態という)を説明する。
【0017】
(第1の実施形態)
図1(a)は、本発明の第1の実施形態に係わる半導体装置を示す回路図である。また、同図(b)はその入出力信号を示す波形図である。
【0018】
図1(a)に示すように、第1の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド11とモニターパッド12を持ち、テストパッド11には基準電位(以下Vssという)との間にプルダウン抵抗13が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド25に電気的に接続されている。
【0019】
また、モニターパッド12には、Vssパッド25との間にモニター用抵抗14とスイッチ素子としてのn型MOS−FET(以下NMOSという)15が直列に接続されている。
【0020】
すなわち、モニターパッド12とモニター用抵抗14の一端が接続され、モニター用抵抗14の他端にはNMOS15のドレイン端子が接続され、そのソース端子はVssパッド25に接続されている。NMOS15のゲート端子はテストパッド11に接続されている。
【0021】
さらに、コンタクトチェックを行うべきパッドa16、パッドb17、パッドc18には、それぞれ、モニターパッド12との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOSが直列に接続されている。
【0022】
すなわち、パッドa16にNMOS19のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS20のドレイン端子が接続されている。NMOS20のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0023】
パッドb17にはNMOS21のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS22のドレイン端子が接続されている。NMOS22のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0024】
パッドc18にはNMOS23のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS24のドレイン端子が接続されている。NMOS24のゲート端子はテストパッド11に接続され、また、ソース端子はモニターパッド12に接続されている。
【0025】
上述した回路構成でコンタクトチェックを行う方法を、図1(b)を用いて説明する。テストパッド11、パッドa16、パッドb17、およびパッドc18にはパルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド12には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【0026】
具体的には、図1(b)に示すように、まず、テストパッド11の電位をVssから電源電圧(以下Vccという)まで上げてNMOS20、22、24、および15をON状態にする。次に、パッドa16に与える信号aをTaの期間だけVccにする。パッドa16とプローブ針との電気的導通に問題が無ければ、NMOS19はダイオード接続であり、NMOS20はON状態なので、モニター用抵抗14に電流が流れ、図1(b)に示した実線(OK)のように、モニターパッド12の電位はVcc−αとなる。
【0027】
ここでαはNMOS19がダイオード接続されているために起こるしきい値落ち分の電圧である。もし、何らかの原因でパッドa16とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa16には電圧がかからず、したがってモニターパッド12は、図1(b)に示した破線(NG)のように、ほぼVssのままとなる。接触抵抗がモニター用抵抗14と同程度のオーダーの場合には、モニター用パッド12に現れる電圧は、Vcc−αとVssとの中間の値となる。
【0028】
次に、パッドb17に与える信号bをTbの期間だけVccにする。ダイオード接続されたNMOS21とスイッチ素子としてのNMOS22は、上記のパッドa16に接続されたものと同様の動作をするので、パッドb17とプローブ針との導通に問題がなければ、モニター用パッド12はVcc−αになり、接触不良があれば、図1(b)の破線で示したように、ほぼVssになる。
【0029】
次に、パッドc18に与える信号cをTcの期間だけVccにする。このときも同様に、パッドc18とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド12に現れる電圧が決まる。
【0030】
最後に、テストパッド11の電位をVssに落とし、NMOS20、NMOS22、24、および15のスイッチ素子をOFF状態にして、コンタクトチェックを終了する。
【0031】
このようにして、本発明の第1の実施形態では、パッドa16、b17、c18に順次所定の電圧を与えた時に、モニターパッド12に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【0032】
コンタクトチェック以外の測定では、パッドa16、パッドb17、およびパッドc18には所望の入力信号が与えられるので、これらに影響が出ないよう、NMOS20、22、および24はOFF状態にしておかなければならない。実際の製品として出荷する際には、プルダウン抵抗13によって、NMOS20、22、24、および15のOFF状態を保証しておくことが望ましい。また、テストパッド11をVssにボンディングワイヤで接続してもよい。
【0033】
上記第1の実施形態によれば、プローブ針の立っているパッドにマニュアル操作で測定針を立てる必要がなく、パルスジェネレータの発生信号の変更だけで、すべてのパッドのコンタクトチェックを連続して行えるので、コンタクトチェックの時間を大幅に短縮することができる。
【0034】
また、電流モニターが可能な測定器を用いて、モニター用パッドを検査することを前提にすれば、モニター用抵抗14およびNMOS15はなくともよい。
【0035】
(第2の実施形態)
図2は、本発明の第2の実施形態に係わる半導体装置を示す回路図である。
【0036】
図2に示すように、この第2の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド31を持ち、これにはVssとの間にプルダウン抵抗32が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド43に電気的に接続されている。
【0037】
コンタクトチェックを行うべきパッドa33、パッドb34、パッドc35には、それぞれ、Vssパッド43との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOS、およびモニター用抵抗が直列に接続されている。
【0038】
すなわち、パッドa33にNMOS36のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS37のドレイン端子が接続されている。NMOS37のゲート端子はテストパッド31に接続され、また、ソース端子はモニター用抵抗38の一端に接続されている。以下、この接続点をノードn21という。モニター用抵抗38の他端はVssパッド43に接続されている。
【0039】
パッドb34にはNMOS39のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS40のドレイン端子が接続されている。NMOS40のゲート端子はテストパッド31に接続され、また、ソース端子はノードn21に接続されている。
【0040】
パッドc35にはNMOS41のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS42のドレイン端子が接続されている。NMOS42のゲート端子はテストパッド31に接続され、また、ソース端子はノードn21に接続されている。
【0041】
上述した回路構成でコンタクトチェックを行う方法を説明する。この第2の実施形態では、コンタクトチェックの結果を電気的にではなく、赤外線顕微鏡を用いて光学的に行うことを前提にしている。また、テストパッド31、パッドa33、パッドb34、およびパッドc35に与える入力信号、および入力方法は、第1の実施形態と同様なので説明は省略する。
【0042】
パッドa33に与えられる信号がVccで、パッドa33とプローブ針との電気的導通に問題が無ければ、NMOS36はダイオード接続であり、NMOS37はON状態なので、モニター用抵抗38に電流が流れ発熱する。逆に、何らかの原因でパッドa33とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa33には電圧がかからず、したがってモニター用抵抗38には電流が流れず、発熱もしない。
【0043】
この発熱の有無を赤外線顕微鏡で観察すれば、パッドa33とプローブ針のコンタクトチェックを瞬時に行うことができる。同様に、パッドb34、パッドc35にも順次Vccを与え、モニター用抵抗38の発熱を観察することで、コンタクトチェックを行う。
【0044】
上記第2の実施形態によれば、モニター用抵抗38に流れる電流をその発熱を利用して赤外線顕微鏡で観察するので、オシロスコープが必要なく、モニター用パッドも省略することができる。
【0045】
上述したテストパッド31への入力信号の与え方は、第1の実施形態と同様に、測定針を用いてもよい。
【0046】
(第3の実施形態)
図3(a)は、本発明の第3の実施形態に係わる半導体装置を示す回路図である。同図(b)は、その入出力信号、および内部ノードの動作を示す波形図である。
【0047】
図3(a)に示すように、この第3の実施形態の半導体装置は、コンタクトチェックで使用するテストパッド51とモニターパッド52を持ち、テストパッド51にはVssとの間にプルダウン抵抗53が接続されている。Vssは、このチップ全体の基準となる電位が供給されている電源で、Vssパッド70に電気的に接続されている。
【0048】
また、モニターパッド52には、Vssパッド70との間にモニター用抵抗54とスイッチ素子としてのNMOS55が直列に接続されている。
【0049】
すなわち、モニターパッド52とモニター用抵抗54の一端が接続され、モニター用抵抗54の他端にはNMOS55のドレイン端子が接続され、そのソース端子はVssパッド70に接続されている。NMOS55のゲート端子はテストパッド51に接続されている。
【0050】
さらに、コンタクトチェックを行うべきパッドa56、パッドb57、パッドc58には、それぞれ、モニターパッド52との間に、ダイオード接続したNMOSとスイッチ素子としてのNMOSが直列に接続されている。
【0051】
すなわち、パッドa56にNMOS59のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS60のドレイン端子が接続されている。NMOS60のゲート端子はシフトレジスタ(以下SRという)66の出力ノードn32に接続され、また、ソース端子はモニターパッド52に接続されている。
【0052】
パッドb57にはNMOS61のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS62のドレイン端子が接続されている。NMOS62のゲート端子はSR67の出力ノードn33に接続され、また、ソース端子はモニターパッド52に接続されている。
【0053】
パッドc58にはNMOS63のドレイン端子とゲート端子が接続され、そのソース端子にはNMOS64のドレイン端子が接続されている。NMOS64のゲート端子はSR68の出力ノードn34に接続され、また、ソース端子はモニターパッド52に接続されている。
【0054】
また、第3の実施例の半導体装置には、入力端子と出力端子を持つ制御回路65と、データ入力端子、データ出力端子、およびクロック入力端子を持つ複数のSR66〜69が設けられている。制御回路65の入力端子はテストパッド51に接続され、その出力端子は、各SR66〜69のクロック入力端子に接続されている。以下、この接続点をノードn31という。各SRのデータ出力端子は右隣のSRのデータ入力端子に接続され、全体としてリング状に接続されている。
【0055】
すなわち、SR66のデータ出力端子はSR67のデータ入力端子に、SR67のデータ出力端子はSR68のデータ入力端子に、SR68のデータ出力端子はSR69のデータ入力端子に、SR69のデータ出力端子はSR66のデータ入力端子に、それぞれ接続されている。以下、SR66の出力をノードn32、SR67の出力をノードn33、SR68の出力をノードn34、SR69の出力をノードn35という。
【0056】
上述した回路構成でコンタクトチェックを行う方法を、図3(b)を用いて説明する。また、テストパッド51、パッドa56、パッドb57、およびパッドc58には、第1の実施形態と同様に、パルスジェネレータで発生させた信号を、プローブ針を介してそれぞれ与える。また、モニターパッド52には測定針を介してオシロスコープを接続し、その出力波形を観察し、プローブ針と各パッドとの電気的導通をチェックする。
【0057】
第1の実施形態とは異なり、この第3の実施形態では、各パッドにつながれたスイッチ素子はSR列の出力によって順次制御される。具体的には、図3(b)に示すように、まず、テストパッド51の電位をVssからVccに上げて、制御回路65を起動する。制御回路65は、一定周期のクロック信号を発生し、ノードn31を介してこれを各SRのクロック入力端子に供給する。
【0058】
各SR66〜69には電源投入時にあらかじめ定められた初期値が設定されている。図3(b)では、SR66、67、および68はVssに、SR69はVccに設定されている。これらのSR66〜69は、クロックの立ち下がりでデータ入力端子の状態を内部に取り込み、クロックの立ち上がりでそれを出力端子に出力する。
【0059】
前述したように、これらのSRはリング状に接続されているため、クロックの各立ち上がりで、SR69の出力がSR66、SR67、SR68と、順次転送される。したがって、図3(b)に示したように、SR66の出力端子、つまり、ノードn32はTaの期間、SR67の出力端子、つまり、ノードn33はTbの期間、SR68の出力端子、つまり、ノードn34はTcの期間、にVccとなる。
【0060】
パッドa56、パッドb57、およびパッドc58に与える信号を、テストパッド51と同様に、コンタクトチェック期間中はVccにしておけば、モニターパッド52の電圧をモニターすることで、各パッドへのプローブ針のコンタクトチェックを行うことができる。
【0061】
すなわち、期間Taでは、ノードn32がVccなので、NMOS60はON状態となり、パッドa56とプローブ針との電気的導通に問題が無ければ、NMOS59はダイオード接続であり、モニター用抵抗54に電流が流れ、図3(b)に示した実線(OK)のように、モニターパッド52の電位はVcc−αとなる。ここでαはNMOS59がダイオード接続されているために起こるしきい値落ち分の電圧である。
【0062】
もし、何らかの原因でパッドa56とプローブ針との接触抵抗が高抵抗になっていたり、電気的に非導通になっていたりすれば、パッドa56には電圧がかからず、したがってモニターパッド52は、図3(b)に示した破線(NG)のように、ほぼVssのままとなる。接触抵抗がモニター用抵抗54と同程度のオーダーの場合には、モニター用パッド52に現れる電圧は、Vcc−αとVssとの中間の値となる。
【0063】
同様に、期間Tbでは、ノードn33がVccなので、NMOS62がON状態となり、パッドb57とプローブ針との導通に問題がなければ、モニター用パッド52はVcc−αになり、接触不良があれば、Vssになる。
【0064】
期間Tcでも、同様に、パッドc58とプローブ針の接触抵抗の大きさにしたがって、モニター用パッド52に現れる電圧が決まる。
【0065】
最後に、ノードn35がVccになったときに、テストパッド51に与える信号をVssにして、コンタクトチェックを終了する。
【0066】
このようにして、本発明の第3の実施形態では、パッドa56、b57、c58に所定の電圧を与え、SR66、67、68の出力電圧に応じてモニターパッド52に現れる電圧によってコンタクトチェック結果が出力されるようにしている。
【0067】
プルダウン抵抗53は、製品として出荷された後に制御回路65が誤動作することを防ぎ、結果的には、第1の実施形態と同様に、NMOS60、62、および64のOFF状態を保証するために使用する。また、NMOS55もプルダウン抵抗53によってOFF状態が保証される。
【0068】
上記第3の実施形態によれば、スイッチ素子としてのNMOS60、62、および64の制御を内部回路で行うので、外部から複雑な信号を入力する必要がなく、容易にコンタクトチェックを行うことができる。
【0069】
上述したテストパッド51への入力信号の与え方は、第1の実施形態と同様に、測定針を用いてもよい。
【0070】
また、第1の実施形態と同様に、モニター用抵抗54およびNMOS55はなくともよい。
【0071】
なお、上記各実施形態では、簡単のため、コンタクトチェックを行うパッドは3個としたが、本発明はこれに限られるものではない。たとえば、コンタクトチェックを行うパッドは、2個、4個、5個などN個(N≧1の自然数)とすることができるが、特に、本発明の各実施形態の構成を100以上のパッドを有するチップの各パッドに対して適用した場合には、コンタクトチェックのための時間を飛躍的に短縮することが可能な半導体装置を得ることができる。
【0072】
また、ダイオード接続されたNMOSは、pn接合を利用した接合ダイオードを用いてもよい。
【0073】
さらに、スイッチ素子として、NMOSを用いているが、これは、p型MOS−FET(以下PMOSという)、あるいはNMOSとPMOSを並列接続したものを用いてもよい。PMOSをスイッチ素子として用いる場合には、そのゲート端子の制御ロジックがNMOSの場合とは異なるため、インバータなどの追加回路が必要になることはいうまでもない。
【0074】
【発明の効果】
以上説明したように本発明によれば、コンタクトチェック用の回路を半導体装置内部に設けているので、簡単な測定装置を用いてパッドとプローブ針との間のコンタクトチェックを効率良く行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わる半導体装置を示す回路図、およびその入出力信号を示す波形図。
【図2】本発明の第2の実施形態に係わる半導体装置を示す回路図。
【図3】本発明の第3の実施形態に係わる半導体装置を示す回路図、およびその入出力信号と内部ノードの動作を示す波形図。
【図4】従来の半導体装置におけるコンタクトチェックの方法を示すイメージ図。
【符号の説明】
11、31、51 テストパッド
12、52 モニターパッド
13、32、53 プルダウン抵抗
14、38、54 モニター用抵抗
15、20、22、24、37、40、42、55、60、62、64 スイッチ素子(NMOS)
16、33、56 パッドa
17、34、57 パッドb
18、35、58 パッドc
19、21、23、36、39、41、59、61、63 ダイオード(NMOS)
25、43、70 Vssパッド
65 制御回路
66、67、68、69 シフトレジスタ(SR)
Claims (6)
- 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
コンタクトチェックの結果を外部に出力するモニターパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子とを具備し、
前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴とする半導体装置。 - 外部より基準電位を供給する電源パッドと、
この電源パッドと前記モニターパッドとの間に接続されたモニター用抵抗と、
をさらに具備したことを特徴とする請求項1に記載の半導体装置。 - 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
前記テストパッドに接続された制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が同一ノードである共通端に接続されている複数のスイッチ素子と、
外部より基準電位を供給する電源パッドと、
この電源パッドと前記共通端との間に接続されたモニター用抵抗とを具備し、
前記テストパッドに前記複数のスイッチ素子が導通状態となる信号を与え、前記複数の外部接続用パッドの一つに前記電源パッドより高い電圧を与えることを特徴とする半導体装置。 - 前記モニター用抵抗で発生する発熱を赤外線検知装置に出力することを特徴とする請求項3に記載の半導体装置。
- 信号の入力、または出力に用いられる複数の外部接続用パッドを有する半導体装置であって、
コンタクトチェックのための信号を入力するテストパッドと、
コンタクトチェックの結果を外部に出力するモニターパッドと、
前記複数の外部接続用パッドに対応してアノードが接続された複数の整流素子と、
制御用入力端子の電圧に従って導通状態または非導通状態が設定される電流路を有し、この電流路の一端が前記整流素子のカソードに接続され、他端が前記モニターパッドに接続されている複数のスイッチ素子と、
前記テストパッドからの入力信号に基づいて一定周期のクロック信号を出力する制御回路と、
この制御回路からのクロック信号が入力され、その周期に基づいて複数のシフトレジスタの間を信号がリング状に伝搬され、各シフトレジスタの出力が前記スイッチ素子の前記制御用入力端子に接続された複数のシフトレジスタ回路とを具備し、
前記テストパッドから前記シフトレジスタ回路を介して、前記複数のスイッチ素子の一つが導通状態となる信号を与え、前記複数の外部接続用パッドに所定の電位を与えた時に前記モニターパッドに現れる電圧によってコンタクトチェック結果が出力されるようにしたことを特徴とする半導体装置。 - 外部より基準電位を供給する電源パッドと、
この電源パッドと前記モニターパッドとの間に接続されたモニター用抵抗と、
をさらに具備したことを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002282456A JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002282456A JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119774A true JP2004119774A (ja) | 2004-04-15 |
Family
ID=32276599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002282456A Pending JP2004119774A (ja) | 2002-09-27 | 2002-09-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119774A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622940B2 (en) | 2007-08-07 | 2009-11-24 | Samsung Electronics Co., Ltd. | Semiconductor device having contact failure detector |
US8278935B2 (en) | 2007-04-05 | 2012-10-02 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
CN110676268A (zh) * | 2019-09-29 | 2020-01-10 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
-
2002
- 2002-09-27 JP JP2002282456A patent/JP2004119774A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278935B2 (en) | 2007-04-05 | 2012-10-02 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
US9217770B2 (en) | 2007-04-05 | 2015-12-22 | Renesas Electronics Corporation | Probe resistance measurement method and semiconductor device with pads for probe resistance measurement |
US7622940B2 (en) | 2007-08-07 | 2009-11-24 | Samsung Electronics Co., Ltd. | Semiconductor device having contact failure detector |
KR101274208B1 (ko) * | 2007-08-07 | 2013-06-17 | 삼성전자주식회사 | 접촉 불량 검출회로를 구비하는 반도체 장치 |
CN110676268A (zh) * | 2019-09-29 | 2020-01-10 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
US11222828B1 (en) | 2019-09-29 | 2022-01-11 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
CN110676268B (zh) * | 2019-09-29 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3088727B2 (ja) | 零入力電流測定装置 | |
US20070266280A1 (en) | Method and Apparatus to Test the Power-on-Reset Trip Point of an Integrated Circuit | |
JPS63302383A (ja) | 回路試験装置及び方法 | |
KR20140000855A (ko) | 테스트 인터페이스 보드 및 테스트 시스템 | |
US20110084718A1 (en) | Burn-In Testing System | |
KR20150021783A (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
JP2004119774A (ja) | 半導体装置 | |
US20060170433A1 (en) | Semiconductor test circuit | |
JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
KR101297657B1 (ko) | 반도체 테스트 스위치 회로 | |
CN209895333U (zh) | 服务器硬盘背板电源测试装置 | |
KR100658653B1 (ko) | 반도체 집적 회로 | |
JP3161357B2 (ja) | 半導体集積回路装置 | |
TWI708305B (zh) | 晶圓製程良率分析之大量取樣測試的改良方法 | |
JP2010165755A (ja) | 半導体装置 | |
JP4811986B2 (ja) | 半導体集積回路の検査方法 | |
WO2023085244A1 (ja) | スイッチモジュール検査装置、及びスイッチング素子検査方法 | |
JP2006303300A (ja) | 半導体装置及びその製造方法 | |
JP2015103893A (ja) | 半導体集積回路及び該半導体集積回路の試験方法並びに該半導体集積回路におけるラッシュカレントの抑制方法 | |
US20240162894A1 (en) | Semiconductor Integrated Circuit and Semiconductor Device | |
JP2011232036A (ja) | 半導体装置 | |
JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
JP2002170400A (ja) | 半導体記憶装置および半導体記憶装置用検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |