JP4810741B2 - 自己走査型発光デバイス - Google Patents
自己走査型発光デバイス Download PDFInfo
- Publication number
- JP4810741B2 JP4810741B2 JP2001084179A JP2001084179A JP4810741B2 JP 4810741 B2 JP4810741 B2 JP 4810741B2 JP 2001084179 A JP2001084179 A JP 2001084179A JP 2001084179 A JP2001084179 A JP 2001084179A JP 4810741 B2 JP4810741 B2 JP 4810741B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current
- light emitting
- self
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス・チップ上の金属配線の検査方法、特に、配線の両端間に電圧を印加するか、あるいは電流を流すことにより、金属配線の検査を行う方法に関するものである。本発明は、さらには、このような検査方法に適した半導体デバイスの構造を提供することにある。
【０００２】
【従来の技術】
複数の半導体素子が設けられた半導体デバイスにおいて、複数の半導体素子を接続する金属配線であって、ある程度以上の電流を流す必要のある金属配線の一部が欠けている場合、線幅が細くなるだけでなく、その場所での電流密度が増加しエレクトロマイグレーションの進行が加速され、断線に至る時間が短くなるおそれがあり、半導体デバイスの信頼性上問題である。また、極端な場合、断線ぎりぎりまで線幅が細くなっていると、通電すると瞬時に溶断するおそれがある。
【０００３】
【発明が解決しようとする課題】
このような金属配線の欠陥を外観検査で見つけるには、配線幅の数分の一の幅を見分けられるような倍率での観察が必要となり、検査時間がかかる。また、見落としの危険がある。
【０００４】
また、配線の最大許容電流を流すことによって、配線に欠けがあれば溶断してしまう方法があるが、通常、配線の電流容量よりも半導体素子の電流容量の方が小さく設計されていることが多いため、半導体素子に悪影響を与えずに、配線の最大許容電流を流すことは困難である。
【０００５】
したがって、外観検査によらず、また半導体素子に悪影響を与える溶断の方法によらない半導体デバイスにおける金属配線の検査方法が要求される。
【０００６】
本発明の目的は、金属配線に欠陥のある半導体デバイスを不良と判断できる検査方法を提供することにある。
【０００７】
本発明の他の目的は、検査方法の実施を可能とする半導体デバイスの構造を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第１の態様は、半導体デバイス・チップ内の金属配線の欠陥を検査する方法であって、配線の両端間に電流を流し、配線の抵抗を測定することにより、配線の欠陥の有無を評価することを特徴とする。
【０００９】
また、本発明の第２の態様は、半導体デバイス・チップ内の金属配線の欠陥を検査する方法であって、配線の両端間に最大許容電流を流し、配線が溶断するか否かにより、配線の欠陥の有無を評価することを特徴とする。
【００１０】
さらに、本発明の第３の態様は、一端がボンディングパッドに接続されている金属配線を有する半導体デバイスの構造であって、金属配線の他端に接続されるプロービング専用のパッドが形成されていることを特徴とする。
【００１１】
さらに、本発明の第４の態様は、一端が電流制限抵抗を経てボンディングパッドに接続されている金属配線を有する半導体デバイスの構造であって、金属配線の他端に接続される第１のプロービング専用パッドが形成され、前記電流制限抵抗と前記金属配線の一端との間に接続される第２のプロービング専用パッドが形成されていることを特徴とする。
【００１２】
なお、本発明の金属配線の検査方法は、配線の欠陥を評価する方法であるが、同時に配線抵抗を正確に測定できる方法でもある。この方法で配線抵抗値を測定することによって、配線金属の膜厚や線幅の工程管理用のデータとして使うことができる。
【００１３】
【発明の実施の形態】
金属配線の検査を行う場合、半導体デバイスの作り込まれたウェファ状態でチップ単位で行う。チップの検査を行うとき、目的の配線の片側に接続されたボンディングパッドと、配線上のボンディングパッドと反対側位置にプローブ針を立て、この間に電圧または電流を印加し、配線抵抗を測定し、ある範囲以上のものは配線に欠陥があるとして半導体デバイス・チップを不良とする。
【００１４】
また、同様のプローブ状態において、配線の両端間で配線の最大許容電流を流し、配線が溶断しなかったチップを合格とする。最大許容電流は、Ａｌ配線の場合、（１０7 Ａ／ｃｍ2 の電流密度となる電流値）×（安全係数）で決める。安全係数は、１〜１０の間で選ぶのが望ましい。
【００１５】
以上のような検査方法を実施するためには、配線両端間に電流を流すためのプロービングを容易にするために、配線の一端にプロービング専用のパッドを設ける。そして、専用のパッドと、配線の他端に既に設けられているボンディングパッドとにプローブ針を立てて、配線の両端間に電流を流す。
【００１６】
【実施例１】
実施例の説明の理解を助けるために、まず、半導体デバイスの一例としてボンディングパッドを４個有する自己走査型発光デバイスについて説明する。自己走査型発光デバイスは、本出願人に係る特願平１１−２４２６５３号明細書に記載のものを図１に示す。図１は、自己走査型発光デバイスの１個のチップの等価回路を示している。この自己走査型発光デバイスは、発光部を構成する１２８個の３端子発光サイリスタＬ１，Ｌ２，…，Ｌ１２８が一列に配列されたアレイと、シフト部を構成する１２８個の３端子発光サイリスタＴ１，Ｔ２，…，Ｔ１２８が一列に配列されたアレイとを有している。このような３端子発光サイリスタは、半導体基板上にｐｎｐｎ構造が積層されて構成されており、半導体基板の裏面には電極が設けられている。
【００１７】
シフト部の発光サイリスタのゲート間は、ダイオードＤにより互いに接続されている。またシフト部の発光サイリスタのアノードは、交互に２相クロックのφ１ライン配線２２およびφ２ライン配線２３に接続されている。発光サイリスタＴ1 は、スタート用ダイオードＤs を経てφ２ライン配線２３に接続されている。
【００１８】
発光部およびシフト部の発光サイリスタのゲートは、負荷抵抗Ｒを経て電源であるφGKライン配線２１に接続されている。
【００１９】
発光部の発光サイリスタのアノードは、電流を供給するφI ライン配線２４に接続されている。
【００２０】
φGKライン配線２１は、φGKライン用ボンディングパッド１１に接続され、φ１ライン配線２２は、φ１ライン用ボンディングパッド１２に接続され、φ２ライン配線２３は、φ２ライン用ボンディングパッド１３に接続され、φI ライン配線２４は、φI ライン用ボンディングパッド１４に接続されている。
【００２１】
図２は、図１に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す。４本の配線２１，２，２３，２４が、チップの長辺と平行に走っている。さらに、これら配線のいずれかの一端にφGK，φ１，φ２，φI のボンディングパッド１１，１２，１３，１４が設けられている。
【００２２】
以上のような配線パターンでは、本発明の検査方法を適用することができない。というのは、配線の片端にしかボンディングパッドがないため、配線の抵抗を測定するために、配線の両端にプローブ針を立てることができないためである。
【００２３】
本実施例では、本発明の検査方法が適用できるように、図１および図２に示した自己走査型発光デバイス・チップの配線パターンに変更を加える。図３は、その等価回路を、図４は配線パターンを示す。なお、図３および図４において、図１および図２と同じ構成要素には、同じ参照番号を付して示してある。
【００２４】
図３および図４に示す本発明の自己走査型発光デバイス・チップの構造によれば、φGKライン配線２１，φ１ライン配線２２，φ２ライン配線２３，φI ライン配線２４のそれぞれについて、ボンディングパッドの付いていない片端に、プローブ針を当てられるように、プロービング専用のパッド３１，３２，３３，３４をそれぞれ設けている。その他の構成は、図１および図２と同じである。これらのプロービング専用パッドは、検査用に使うだけなので、プロービングが可能な大きさがあれば十分である。本実施例では３０μｍ角の大きさのパッドとした。
【００２５】
以上のような配線パターンのチップを試作し、ウェファ状態で検査を行った。図５は、検査の様子を示す図である。検査装置は、電圧源１００と、電流針１１０と、切り替えリレー１３０と、プローブ針１２０とを備えている。
【００２６】
このような検査装置を用いて、発光サイリスタの裏面電極を０Ｖとし、ボンディングパッド１１，１２，１３，１４、および、プロービング専用パッド３１，３２，３３，３４に同時にプローブ針１２０を立て、切り替えリレー１３０側の４本のプローブ針には電圧源１００により正の定電圧を印加し、電圧源１００の負側の４本のプローブ針１２０は、発光サイリスタの半導体基板の電位とする。
【００２７】
切り替えリレー１３０を切り替えることにより、配線２１，２２，２３，２４に順次定電圧を印加し、電流計１１０により配線に流れる電流を測定した。この場合、電圧源１００の電圧を０．０５Ｖとした。印加電圧と流れる電流により配線の抵抗を計算する。正常な配線の抵抗値は予めわかっているので、測定抵抗値の正常値からのズレを計算することにより、配線に欠陥があるか否かがわかる。例えば、φ１ライン配線２２において、欠けにより線幅が１／３程度まで細まった配線では、抵抗値が、正常のものに比べて約１％増加した。
【００２８】
なお、配線抵抗は、配線金属の膜厚や、エッチングによる太さの変動の影響を大きく受けるため、実際の測定ではウェファ内の抵抗値分布を予め測定しておき、そこからのズレが０．５％以上になったところを異常として排除するように決めた。
【００２９】
【実施例２】
実施例１では、配線抵抗を測定することによって、配線の欠けによる欠陥を検出することができた。しかし、この検査方法では、配線の欠けの大きさが、配線の長さに対して小さいため、感度よく検出することができない場合がある。そこで、同じ検査装置を使って、欠けのある配線は溶断してしまうような電流を流して破壊する方法を採ることにより、結果として配線に欠陥のある異常チップを検査または評価することができる。
【００３０】
一般に、Ａｌ配線の場合、溶断は過電流によるジュール熱によって起こり、電流密度がおよそ１０7 Ａ／ｃｍ2 以上で生じることが知られている。実際には、さらに安全係数を乗じた電流で試験する必要がある。
【００３１】
なお、電流密度が１０6 Ａ／ｃｍ2 程度の電流を長時間通電すると断線する場合があるが、これはエレクトロマイグレーションによるものである。逆に、エレクトロマイグレーションによる断線の危険を予想するには、実動作電流の１０倍の電流を流し、溶断するかどうかを見ればよい。
【００３２】
例えば、配線がＡｌ配線で膜厚が１μｍのとき、φGKライン配線２１が０．５ｍＡの電流で、φ１ライン配線２２およびφ２ライン配線２３が３．５ｍＡの電流で、φI ライン配線２４が１３ｍＡの電流で動作する場合、φGKライン配線２１は５ｍＡの電流で、φ１ライン配線２２およびφ２ライン配線２３は３５ｍＡ、φI ライン配線２４は１３０ｍＡの電流で溶断しなければ、たとえ配線に欠けがあっても、エレクトロマイグレーションによる断線は起こらないと考えられる。
【００３３】
【実施例３】
実施例１，２では、自己走査型発光デバイス・チップの構造は、ボンディングパッド１１，１２，１３，１４が、配線２１，２２，２３，２４に直接に接続されている構造であった。自己走査型発光デバイス・チップには、φ１ライン配線２２，φ２ライン配線２３に流れる電流を制限するための電流制限抵抗が内蔵されていることがある。図６および図７は、電流制限抵抗を内蔵した場合のチップ構造を示す。この構造によれば、ボンディングパッド１２と配線２２との間にφ１用の電流制限抵抗４２が、ボンディングパッド１３と配線２３との間にφ２用の電流制限抵抗４３が設けられている。電流制限抵抗は、例えば１ｋΩであるので、このままでは、１００ｍＡといった大電流を流すことができない。そこで、電流制限抵抗４２，４３よりも配線２２，２３側に第２のプロービング専用パッド５２，５３を設けた。このことにより、抵抗をバイパスして大電流を配線に流すことができる。
【００３４】
以上の各実施例では、検査装置に、電圧源を使った例で説明したが、電流源を使っても良い。また、プロービング専用パッドとして、チップに構造を設けた例を挙げたが、同様の位置にプローブ針が接触できる部分があれば、本発明の検査方法を利用できる。
【００３５】
また、以上の各実施例では、自己走査型発光デバイスを例にとって説明したが、本発明の検査方法を適用できる半導体デバイスは、これに限られるものではなく、特に、共通の母線がチップ内の多くの半導体素子に接続され、エレクトロマイグレーションによる断線が心配される電流密度で使用される素子アレイには好適である。
【００３６】
【発明の効果】
本発明によれば、金属配線の抵抗を測定することにより金属配線の欠陥を検査するので、従来の外観検査に比べて、検査時間を著しく短縮することが可能となる。
【００３７】
また、本発明によれば、検査しようとする金属配線のみに電流を流すので、検査時に、配線に接続されている半導体素子に悪影響を及ぼすことはない。
【図面の簡単な説明】
【図１】自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図２】図１に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【図３】第１実施例を示す自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図４】図３に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【図５】金属配線の検査の状態を示す図である。
【図６】第３実施例を示す自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図７】図６に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【符号の説明】
１１ φGKライン用ボンディングパッド
１２ φ１ライン用ボンディングパッド
１３ φ２ライン用ボンディングパッド
１４ φI ライン用ボンディングパッド
２１ φGKライン配線
２２ φ１ライン配線
２３ φ２ライン配線
２４ φI ライン配線
３１ φGKライン用プロービング専用パッド
３２ φ１ライン用プロービング専用パッド
３３ φ２ライン用プロービング専用パッド
３４ φI ライン用プロービング専用パッド
４２ φ１用抵抗
４３ φ２用抵抗
５２ φ１ライン用プロービング専用パッド
５３ φ２ライン用プロービング専用パッド
１００ 電圧源
１１０ 電流計
１２０ プローブ針
１３０ 切り替えリレー
Ｄ ダイオード
Ｒ 抵抗器
Ｄs スタート用ダイオード
Ｔn シフト部サイリスタ
Ｌn 発光部サイリスタ
【発明の属する技術分野】
本発明は、半導体デバイス・チップ上の金属配線の検査方法、特に、配線の両端間に電圧を印加するか、あるいは電流を流すことにより、金属配線の検査を行う方法に関するものである。本発明は、さらには、このような検査方法に適した半導体デバイスの構造を提供することにある。
【０００２】
【従来の技術】
複数の半導体素子が設けられた半導体デバイスにおいて、複数の半導体素子を接続する金属配線であって、ある程度以上の電流を流す必要のある金属配線の一部が欠けている場合、線幅が細くなるだけでなく、その場所での電流密度が増加しエレクトロマイグレーションの進行が加速され、断線に至る時間が短くなるおそれがあり、半導体デバイスの信頼性上問題である。また、極端な場合、断線ぎりぎりまで線幅が細くなっていると、通電すると瞬時に溶断するおそれがある。
【０００３】
【発明が解決しようとする課題】
このような金属配線の欠陥を外観検査で見つけるには、配線幅の数分の一の幅を見分けられるような倍率での観察が必要となり、検査時間がかかる。また、見落としの危険がある。
【０００４】
また、配線の最大許容電流を流すことによって、配線に欠けがあれば溶断してしまう方法があるが、通常、配線の電流容量よりも半導体素子の電流容量の方が小さく設計されていることが多いため、半導体素子に悪影響を与えずに、配線の最大許容電流を流すことは困難である。
【０００５】
したがって、外観検査によらず、また半導体素子に悪影響を与える溶断の方法によらない半導体デバイスにおける金属配線の検査方法が要求される。
【０００６】
本発明の目的は、金属配線に欠陥のある半導体デバイスを不良と判断できる検査方法を提供することにある。
【０００７】
本発明の他の目的は、検査方法の実施を可能とする半導体デバイスの構造を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第１の態様は、半導体デバイス・チップ内の金属配線の欠陥を検査する方法であって、配線の両端間に電流を流し、配線の抵抗を測定することにより、配線の欠陥の有無を評価することを特徴とする。
【０００９】
また、本発明の第２の態様は、半導体デバイス・チップ内の金属配線の欠陥を検査する方法であって、配線の両端間に最大許容電流を流し、配線が溶断するか否かにより、配線の欠陥の有無を評価することを特徴とする。
【００１０】
さらに、本発明の第３の態様は、一端がボンディングパッドに接続されている金属配線を有する半導体デバイスの構造であって、金属配線の他端に接続されるプロービング専用のパッドが形成されていることを特徴とする。
【００１１】
さらに、本発明の第４の態様は、一端が電流制限抵抗を経てボンディングパッドに接続されている金属配線を有する半導体デバイスの構造であって、金属配線の他端に接続される第１のプロービング専用パッドが形成され、前記電流制限抵抗と前記金属配線の一端との間に接続される第２のプロービング専用パッドが形成されていることを特徴とする。
【００１２】
なお、本発明の金属配線の検査方法は、配線の欠陥を評価する方法であるが、同時に配線抵抗を正確に測定できる方法でもある。この方法で配線抵抗値を測定することによって、配線金属の膜厚や線幅の工程管理用のデータとして使うことができる。
【００１３】
【発明の実施の形態】
金属配線の検査を行う場合、半導体デバイスの作り込まれたウェファ状態でチップ単位で行う。チップの検査を行うとき、目的の配線の片側に接続されたボンディングパッドと、配線上のボンディングパッドと反対側位置にプローブ針を立て、この間に電圧または電流を印加し、配線抵抗を測定し、ある範囲以上のものは配線に欠陥があるとして半導体デバイス・チップを不良とする。
【００１４】
また、同様のプローブ状態において、配線の両端間で配線の最大許容電流を流し、配線が溶断しなかったチップを合格とする。最大許容電流は、Ａｌ配線の場合、（１０7 Ａ／ｃｍ2 の電流密度となる電流値）×（安全係数）で決める。安全係数は、１〜１０の間で選ぶのが望ましい。
【００１５】
以上のような検査方法を実施するためには、配線両端間に電流を流すためのプロービングを容易にするために、配線の一端にプロービング専用のパッドを設ける。そして、専用のパッドと、配線の他端に既に設けられているボンディングパッドとにプローブ針を立てて、配線の両端間に電流を流す。
【００１６】
【実施例１】
実施例の説明の理解を助けるために、まず、半導体デバイスの一例としてボンディングパッドを４個有する自己走査型発光デバイスについて説明する。自己走査型発光デバイスは、本出願人に係る特願平１１−２４２６５３号明細書に記載のものを図１に示す。図１は、自己走査型発光デバイスの１個のチップの等価回路を示している。この自己走査型発光デバイスは、発光部を構成する１２８個の３端子発光サイリスタＬ１，Ｌ２，…，Ｌ１２８が一列に配列されたアレイと、シフト部を構成する１２８個の３端子発光サイリスタＴ１，Ｔ２，…，Ｔ１２８が一列に配列されたアレイとを有している。このような３端子発光サイリスタは、半導体基板上にｐｎｐｎ構造が積層されて構成されており、半導体基板の裏面には電極が設けられている。
【００１７】
シフト部の発光サイリスタのゲート間は、ダイオードＤにより互いに接続されている。またシフト部の発光サイリスタのアノードは、交互に２相クロックのφ１ライン配線２２およびφ２ライン配線２３に接続されている。発光サイリスタＴ1 は、スタート用ダイオードＤs を経てφ２ライン配線２３に接続されている。
【００１８】
発光部およびシフト部の発光サイリスタのゲートは、負荷抵抗Ｒを経て電源であるφGKライン配線２１に接続されている。
【００１９】
発光部の発光サイリスタのアノードは、電流を供給するφI ライン配線２４に接続されている。
【００２０】
φGKライン配線２１は、φGKライン用ボンディングパッド１１に接続され、φ１ライン配線２２は、φ１ライン用ボンディングパッド１２に接続され、φ２ライン配線２３は、φ２ライン用ボンディングパッド１３に接続され、φI ライン配線２４は、φI ライン用ボンディングパッド１４に接続されている。
【００２１】
図２は、図１に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す。４本の配線２１，２，２３，２４が、チップの長辺と平行に走っている。さらに、これら配線のいずれかの一端にφGK，φ１，φ２，φI のボンディングパッド１１，１２，１３，１４が設けられている。
【００２２】
以上のような配線パターンでは、本発明の検査方法を適用することができない。というのは、配線の片端にしかボンディングパッドがないため、配線の抵抗を測定するために、配線の両端にプローブ針を立てることができないためである。
【００２３】
本実施例では、本発明の検査方法が適用できるように、図１および図２に示した自己走査型発光デバイス・チップの配線パターンに変更を加える。図３は、その等価回路を、図４は配線パターンを示す。なお、図３および図４において、図１および図２と同じ構成要素には、同じ参照番号を付して示してある。
【００２４】
図３および図４に示す本発明の自己走査型発光デバイス・チップの構造によれば、φGKライン配線２１，φ１ライン配線２２，φ２ライン配線２３，φI ライン配線２４のそれぞれについて、ボンディングパッドの付いていない片端に、プローブ針を当てられるように、プロービング専用のパッド３１，３２，３３，３４をそれぞれ設けている。その他の構成は、図１および図２と同じである。これらのプロービング専用パッドは、検査用に使うだけなので、プロービングが可能な大きさがあれば十分である。本実施例では３０μｍ角の大きさのパッドとした。
【００２５】
以上のような配線パターンのチップを試作し、ウェファ状態で検査を行った。図５は、検査の様子を示す図である。検査装置は、電圧源１００と、電流針１１０と、切り替えリレー１３０と、プローブ針１２０とを備えている。
【００２６】
このような検査装置を用いて、発光サイリスタの裏面電極を０Ｖとし、ボンディングパッド１１，１２，１３，１４、および、プロービング専用パッド３１，３２，３３，３４に同時にプローブ針１２０を立て、切り替えリレー１３０側の４本のプローブ針には電圧源１００により正の定電圧を印加し、電圧源１００の負側の４本のプローブ針１２０は、発光サイリスタの半導体基板の電位とする。
【００２７】
切り替えリレー１３０を切り替えることにより、配線２１，２２，２３，２４に順次定電圧を印加し、電流計１１０により配線に流れる電流を測定した。この場合、電圧源１００の電圧を０．０５Ｖとした。印加電圧と流れる電流により配線の抵抗を計算する。正常な配線の抵抗値は予めわかっているので、測定抵抗値の正常値からのズレを計算することにより、配線に欠陥があるか否かがわかる。例えば、φ１ライン配線２２において、欠けにより線幅が１／３程度まで細まった配線では、抵抗値が、正常のものに比べて約１％増加した。
【００２８】
なお、配線抵抗は、配線金属の膜厚や、エッチングによる太さの変動の影響を大きく受けるため、実際の測定ではウェファ内の抵抗値分布を予め測定しておき、そこからのズレが０．５％以上になったところを異常として排除するように決めた。
【００２９】
【実施例２】
実施例１では、配線抵抗を測定することによって、配線の欠けによる欠陥を検出することができた。しかし、この検査方法では、配線の欠けの大きさが、配線の長さに対して小さいため、感度よく検出することができない場合がある。そこで、同じ検査装置を使って、欠けのある配線は溶断してしまうような電流を流して破壊する方法を採ることにより、結果として配線に欠陥のある異常チップを検査または評価することができる。
【００３０】
一般に、Ａｌ配線の場合、溶断は過電流によるジュール熱によって起こり、電流密度がおよそ１０7 Ａ／ｃｍ2 以上で生じることが知られている。実際には、さらに安全係数を乗じた電流で試験する必要がある。
【００３１】
なお、電流密度が１０6 Ａ／ｃｍ2 程度の電流を長時間通電すると断線する場合があるが、これはエレクトロマイグレーションによるものである。逆に、エレクトロマイグレーションによる断線の危険を予想するには、実動作電流の１０倍の電流を流し、溶断するかどうかを見ればよい。
【００３２】
例えば、配線がＡｌ配線で膜厚が１μｍのとき、φGKライン配線２１が０．５ｍＡの電流で、φ１ライン配線２２およびφ２ライン配線２３が３．５ｍＡの電流で、φI ライン配線２４が１３ｍＡの電流で動作する場合、φGKライン配線２１は５ｍＡの電流で、φ１ライン配線２２およびφ２ライン配線２３は３５ｍＡ、φI ライン配線２４は１３０ｍＡの電流で溶断しなければ、たとえ配線に欠けがあっても、エレクトロマイグレーションによる断線は起こらないと考えられる。
【００３３】
【実施例３】
実施例１，２では、自己走査型発光デバイス・チップの構造は、ボンディングパッド１１，１２，１３，１４が、配線２１，２２，２３，２４に直接に接続されている構造であった。自己走査型発光デバイス・チップには、φ１ライン配線２２，φ２ライン配線２３に流れる電流を制限するための電流制限抵抗が内蔵されていることがある。図６および図７は、電流制限抵抗を内蔵した場合のチップ構造を示す。この構造によれば、ボンディングパッド１２と配線２２との間にφ１用の電流制限抵抗４２が、ボンディングパッド１３と配線２３との間にφ２用の電流制限抵抗４３が設けられている。電流制限抵抗は、例えば１ｋΩであるので、このままでは、１００ｍＡといった大電流を流すことができない。そこで、電流制限抵抗４２，４３よりも配線２２，２３側に第２のプロービング専用パッド５２，５３を設けた。このことにより、抵抗をバイパスして大電流を配線に流すことができる。
【００３４】
以上の各実施例では、検査装置に、電圧源を使った例で説明したが、電流源を使っても良い。また、プロービング専用パッドとして、チップに構造を設けた例を挙げたが、同様の位置にプローブ針が接触できる部分があれば、本発明の検査方法を利用できる。
【００３５】
また、以上の各実施例では、自己走査型発光デバイスを例にとって説明したが、本発明の検査方法を適用できる半導体デバイスは、これに限られるものではなく、特に、共通の母線がチップ内の多くの半導体素子に接続され、エレクトロマイグレーションによる断線が心配される電流密度で使用される素子アレイには好適である。
【００３６】
【発明の効果】
本発明によれば、金属配線の抵抗を測定することにより金属配線の欠陥を検査するので、従来の外観検査に比べて、検査時間を著しく短縮することが可能となる。
【００３７】
また、本発明によれば、検査しようとする金属配線のみに電流を流すので、検査時に、配線に接続されている半導体素子に悪影響を及ぼすことはない。
【図面の簡単な説明】
【図１】自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図２】図１に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【図３】第１実施例を示す自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図４】図３に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【図５】金属配線の検査の状態を示す図である。
【図６】第３実施例を示す自己走査型発光デバイスの１個のチップの等価回路を示す図である。
【図７】図６に等価回路で示した自己走査型発光デバイスのチップの配線パターンを示す図である。
【符号の説明】
１１ φGKライン用ボンディングパッド
１２ φ１ライン用ボンディングパッド
１３ φ２ライン用ボンディングパッド
１４ φI ライン用ボンディングパッド
２１ φGKライン配線
２２ φ１ライン配線
２３ φ２ライン配線
２４ φI ライン配線
３１ φGKライン用プロービング専用パッド
３２ φ１ライン用プロービング専用パッド
３３ φ２ライン用プロービング専用パッド
３４ φI ライン用プロービング専用パッド
４２ φ１用抵抗
４３ φ２用抵抗
５２ φ１ライン用プロービング専用パッド
５３ φ２ライン用プロービング専用パッド
１００ 電圧源
１１０ 電流計
１２０ プローブ針
１３０ 切り替えリレー
Ｄ ダイオード
Ｒ 抵抗器
Ｄs スタート用ダイオード
Ｔn シフト部サイリスタ
Ｌn 発光部サイリスタ
Claims (2)
- それぞれが発光する複数の素子を備える発光部と、それぞれが当該発光部の複数の素子の各素子に対応して設けられ、当該発光部の複数の素子を順に発光の対象として設定する複数の素子を備えるシフト部とを備える自己走査型発光デバイスであって、
一端に第１のボンディングパッドが設けられ、他端に第１のプロービング専用パッドが設けられ、前記自己走査型発光デバイスの前記発光部の複数の素子に母線として電流を供給する第１の金属配線と、
一端に第２のプロービング専用パッドが設けられ、他端に第３のプロービング専用パッドが設けられた金属配線であって、前記第２のプロービング専用パッドが電流制限抵抗を経て第２のボンディングパッドに接続されると共に、前記自己走査型発光デバイスの前記シフト部の複数の素子に母線として電流を供給する第２の金属配線と
を備える自己走査型発光デバイス。 - 前記発光部の複数の素子および前記シフト部の複数の素子のそれぞれは、発光サイリスタであることを特徴とする請求項１に記載の自己走査型発光デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084179A JP4810741B2 (ja) | 2001-03-23 | 2001-03-23 | 自己走査型発光デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084179A JP4810741B2 (ja) | 2001-03-23 | 2001-03-23 | 自己走査型発光デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002286780A JP2002286780A (ja) | 2002-10-03 |
| JP4810741B2 true JP4810741B2 (ja) | 2011-11-09 |
Family
ID=18939889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084179A Expired - Fee Related JP4810741B2 (ja) | 2001-03-23 | 2001-03-23 | 自己走査型発光デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4810741B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5391869B2 (ja) * | 2009-06-26 | 2014-01-15 | 日本電産リード株式会社 | 基板検査方法 |
| JP6474362B2 (ja) * | 2016-04-04 | 2019-02-27 | ファナック株式会社 | プリント基板の劣化検出装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139383A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Testing method for semiconductor device |
| JPS5438772A (en) * | 1977-09-01 | 1979-03-23 | Nec Corp | Semiconductor element for testing |
| JPS5683955A (en) * | 1979-12-13 | 1981-07-08 | Nec Corp | Manufacturing of semiconductor |
| US4443278A (en) * | 1981-05-26 | 1984-04-17 | International Business Machines Corporation | Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens |
| JPS58201336A (ja) * | 1982-05-19 | 1983-11-24 | Toshiba Corp | 半導体装置における配線層幅の測定方法 |
| JPH03252565A (ja) * | 1990-03-02 | 1991-11-11 | Nec Corp | 配線基板検査装置 |
| JPH06216207A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | ウエーハの検査方法 |
| US5370923A (en) * | 1993-02-26 | 1994-12-06 | Advanced Micro Devices, Inc. | Photolithography test structure |
| JP3228631B2 (ja) * | 1993-12-24 | 2001-11-12 | 東京エレクトロン株式会社 | テスタ |
| JPH08236593A (ja) * | 1995-03-01 | 1996-09-13 | Miyazaki Oki Electric Co Ltd | 半導体基板上における配線状態の評価方法 |
| JP4457437B2 (ja) * | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
-
2001
- 2001-03-23 JP JP2001084179A patent/JP4810741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002286780A (ja) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884637B2 (en) | Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure | |
| JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
| US20070267632A1 (en) | Apparatus and Method for Test Structure Inspection | |
| JPH0472552A (ja) | 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法 | |
| WO2008041678A1 (fr) | Appareil de test de carte et procédé de test de carte | |
| JP4810741B2 (ja) | 自己走査型発光デバイス | |
| JP2003282654A (ja) | 半導体装置の製造方法 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JP2007121015A (ja) | 半導体検査装置及びウエハチャック | |
| JP3853260B2 (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
| US7309991B2 (en) | Scanning probe inspection apparatus | |
| JP4467373B2 (ja) | 抵抗測定方法およびその装置 | |
| WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
| JP5463198B2 (ja) | プローブカードの検査方法及び検査システム | |
| JP2010003832A (ja) | 半導体装置及びその評価方法 | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| JP2006234401A (ja) | 回路配線検査方法および回路配線検査装置 | |
| JP2008172045A (ja) | 半導体装置の検査方法および接触抵抗測定回路 | |
| JP7357826B1 (ja) | 光半導体検査装置 | |
| TWI821750B (zh) | 電子元件量測設備、電子元件量測方法及發光二極體的製造方法 | |
| JP2002110753A (ja) | 半導体装置のコンタクト特性評価方法 | |
| JP2007198930A (ja) | 半導体検査システムおよび半導体装置 | |
| JP2007134499A (ja) | Ｍｏｓ形半導体素子の短絡ゲート位置の検知方法 | |
| JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
| JP2006013225A (ja) | 異物検出用ｔｅｇ、異物検出装置及び異物検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4810741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |