CN104704379A - 测试半导体结构的方法 - Google Patents

测试半导体结构的方法 Download PDF

Info

Publication number
CN104704379A
CN104704379A CN201380050136.7A CN201380050136A CN104704379A CN 104704379 A CN104704379 A CN 104704379A CN 201380050136 A CN201380050136 A CN 201380050136A CN 104704379 A CN104704379 A CN 104704379A
Authority
CN
China
Prior art keywords
daisy chain
circuit
group
test
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380050136.7A
Other languages
English (en)
Other versions
CN104704379B (zh
Inventor
龚宇清
刘恒立
金明燮
苏芮戌·P·帕拉玛斯伟朗
张庆煌
布恩·Y·安格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN104704379A publication Critical patent/CN104704379A/zh
Application granted granted Critical
Publication of CN104704379B publication Critical patent/CN104704379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路(IC)，包括：布线电路系统，其在该集成电路的多个布线层(116，202)中包含复数条讯号线路区段(206，208)；以及复数个微凸块接点(118，204，222)，其被耦合至该布线电路系统。该集成电路包含复数个测试电路(102-104，220，302)，被耦合至该复数条讯号线路区段所组成的相应子集。每一个测试电路被配置成用以连接该相应子集中的微凸块接点，以便形成第一组(230，320)菊链以及第二组(232，322)菊链。每一个测试电路被配置成用以测试该第一组菊链与第二组菊链的开路，并且测试该第一组菊链与第二组菊链之间的短路。每一个测试电路被配置成用以决定被侦测到之开路的位置并且决定被侦测到之短路的位置。

Description

测试半导体结构的方法
技术领域
本发明大体上关于集成电路(Integrated Circuit，IC)的测试。
背景技术
于许多应用中，可能难以直接连接一晶粒至另一电路或基板，例如，印刷电路板(Printed Circuit Board，PCB)。举例来说，倘若一集成电路(IC)要被装设于一PCB上的话，该PCB的绕线可能过于粗大而无法连接该集成电路的细微接点。于此等应用中，该晶粒与PCB可能经由一中介片来互连。中介片为一硅质体，其具有：位于可黏接一晶粒的侧边上的第一组细微接点(举例来说，微凸块)；以及位于用以黏接至另一芯片、基板、PCB、…等的另一侧边上的第二组粗大接点(举例来说，C4焊球)。该中介片的绕线和穿孔可以将位于该中介片其中一侧之有细微间距的晶粒接点连接至该中介片相反侧之较粗大的接点数组。
黏接两个集成电路(举例来说，一集成电路以及一中介片)的细微或粗大接点组包含：一位于其中一个集成电路背侧的凸块(举例来说，微凸块或C4焊球)数组；以及一位于第二集成电路前侧的匹配触垫数组。为方便引述，一微凸块与触垫对在本文中可以统称为一微凸块接点。
在新的制作制程中可能出现缺陷。为改良制造制程，经制造的集成电路要经过测试，以便侦测非所希的缺陷，例如，微凸块接点中的开路与短路。一旦侦测到之后，此等缺陷被分析用以决定该缺陷的位置和类型，俾便可以修正制造制程而消弭该所生成的缺陷。然而，微凸块接点的测试可能很困难。由于庞大数量的微凸块接点的关系，可能要花费数小时来扫描每一个微凸块接点，以决定失效的位置。对制作制程的改良来说，决定缺陷的位置可能非常重要。
发明内容
一种集成电路(IC)包含：布线电路系统，其在该集成电路的一或更多个布线层中包含复数条讯号线路区段；以及复数个微凸块接点，被耦合至该布线电路系统。该集成电路包含复数个测试电路，每一者皆透过该微凸块接点所组成的一相应子集被耦合至该复数条讯号线路区段所组成的一子集。每一个测试电路被配置成用以连接该相应的微凸块接点子集中的微凸块接点，以便形成该讯号线路区段子集的一第一组菊链以及该讯号线路区段子集的一第二组菊链。每一个测试电路被配置成用以测试该第一组菊链与该第二组菊链之间的短路，并且测试该第一组菊链与第二组菊链的开路。每一个测试电路系被配置成用以响应于侦测该开路而决定该菊链中一开路所在的一部分。每一个测试电路还会被配置成用以响应于侦测该第一组菊链与该第二组菊链之间的短路，而决定该第一组菊链短路连接至该第二组菊链的位置。
该集成电路可包括一堆栈集成电路，该堆栈集成电路包含一中介片和该复数个测试电路，其中该中介片包括在该集成电路的该一或更多个布线层中的该复数条讯号线路区段，且该复数个测试电路安装于该中介片上并且经由该微凸块接点耦合至该中介片。该中介片可包括经排列成一数组的复数个焊球，以及复数个直通硅穿孔，其分别被连接至该焊球。该布线电路系统可被连接至该复数个微凸块接点和该复数个直通硅晶穿孔，并且该布线电路系统可包括在该中介片之第一布线层中的一第一组讯号线路以及在该中介片之第二布线层中的一第二组讯号线路。
以下的一者或多者可为真的：该讯号线路区段中的每一者可连接该微凸块接点中的一相应微凸块接点对；每一个测试电路在决定该菊链中的该开路所在之部分中可进一步被配置成用以决定该菊链中的该复数个微凸块接点中在其之间有不连续性的一相邻微凸块接点对；每一个测试电路在决定该第一组菊链短路连接至该第二组菊链的位置中可进一步被配置成用以决定被连接在一起的一对微凸块接点。
额外地或替代地，该复数个测试电路中的每一者可包含：第一切换电路，第二切换电路，第三切换电路、以及第四切换电路。该第一切换电路可配置成用以响应于表示该第一组菊链中的第一菊链的第一控制讯号，将该第一菊链的第一端连接至第一终端。该第二切换电路可配置成用以响应于表示该第一菊链的第二控制讯号，将该第一菊链的第二端连接至第二终端。该第三切换电路可配置成用以响应于表示该第二组菊链中的第二菊链的第三控制讯号，将该第二菊链第一端连接至第三终端。该第四切换电路可配置成用以响应于表示该第二菊链的第四控制讯号，将该第二菊链的第二端连接至第四终端。该复数个测试电路中的每一者可进一步包含：感测电路，其连接至该第一终端、第二终端、第三终端、以及第四终端；以及控制电路，其耦合至该第一切换电路、第二切换电路、第三切换电路、以及第四切换电路，并且被配置成用以调整该第一控制讯号、第二控制讯号、第三控制讯号、以及第四控制讯号。
额外地或替代地，该复数个测试电路中的每一者可被配置成用以针对该第一组菊链中的每一个菊链通过下面方式来测试该第一组菊链和第二组菊链之间的短路：将该第一组中的该菊链的第一端与第二端连接至一第一终端；将该第二组中的一或更多个菊链的第一端与第二端连接至一第二终端；以及测试该第一终端与第二终端之间的连续性。该第二组菊链中的该一或更多个菊链可包含该第二组中的所有菊链。该测试电路可进一步被配置成用以响应于侦测该第一终端与第二终端之间的连续性，通过选择该第二组菊链的一子集、仅将该菊链子集中的菊链连接至该第二终端、以及重复测试该第一终端与第二终端之间的连续性，以找出一在该第一组中的该菊链上提供连续性的电气路径。该子集的选择可根据二元搜寻来实施。
额外地或替代地，该测试电路可被配置成用以通过旁绕该菊链中的第一菊链的不同区段并且测试该菊链的连续性来实施决定该菊链中的第一菊链的该开路所在的部分。额外地或替代地，该测试电路可被配置成用以通过将该第一菊链连接至该菊链中的第二菊链来实施该第一菊链之不同区段的旁绕。旁绕该菊链的不同区段并且测试该菊链的连续性可依序旁绕该菊链的该区段。旁绕该菊链的不同区段并且测试该菊链的连续性可根据二元搜寻算法来选择该不同的区段。
本发明还说明一种用于测试一中介片之微凸块接点的方法。具有相应微凸块接点数组的复数个测试电路会被装设于该中介片的该微凸块接点所组成的相应子集上。每一个该复数个测试电路系连接该相应的微凸块接点子集中的微凸块接点，以便形成一相应的第一组菊链以及一相应的第二组菊链。该菊链针对该第一组菊链与该第二组菊链之间的短路被测试。该第一组菊链与第二组菊链同样会针对开路被测试。响应于侦测一菊链中的开路而决定该菊链中的该开路所在的一部分。响应于侦测该第一组菊链与该第二组菊链之间的短路，而决定该第一组菊链短路连接至该第二组菊链的位置。
决定该菊链中的该开路所在的一部分可包含决定该菊链中的该复数个微凸块接点中在其之间有不连续性的一相邻微凸块接点对。决定该第一组菊链短路连接至该第二组菊链的位置可包含决定被连接在一起的一对微凸块接点。
另一种集成电路包含：一中介片，其具有被排列在一数组中的复数个焊球；以及复数个直通硅穿孔，分别被连接至该焊球。该中介片还包含复数个微凸块接点以及被连接至该复数个微凸块接点和该复数个直通硅穿孔的布线电路系统。该布线电路系统包含在该中介片之第一布线层中的一第一组讯号线路以及在该中介片之第二布线层中的一第二组讯号线路。该集成电路包含复数个测试电路。每一个测试电路是透过该微凸块接点所组成的一相应子集被耦合至该复数条讯号线路区段所组成的一子集。每一个测试电路被配置成用以连接该相应的微凸块接点子集中的微凸块接点，以便形成该讯号线路区段子集的一第一组菊链以及该讯号线路区段子集的一第二组菊链。每一个测试电路被配置成用以测试该第一组菊链与该第二组菊链之间的短路并且测试该第一组菊链与第二组菊链的开路。每一个测试电路被配置成用以响应于侦测一开路，而决定该菊链中的该开路所在的一部分。每一个测试电路还会被配置成用以响应于侦测该第一组菊链与该第二组菊链之间的短路，而决定该第一组菊链短路连接至该第二组菊链的位置。
从下面的具体实施方式以及权利要求书的讨论中会了解其它实施例。
附图说明
审视下面的详细说明并且参考图式将会明白本文所揭示之实施例的各项观点和优点，其中：
图1所示的是一中介片和多个测试电路的剖面图，该测试电路被配置成用以测试该中介片之微凸块接点的缺陷；
图2所示的是将布线区段以及一中介片的微凸块接点连接成菊链以进行测试；
图3所示的是一测试电路的俯视布局图；
图4所示的是用以测试一堆栈集成电路之微凸块接点的缺陷的范例方法的流程图；
图5所示的是可用于测试各种电路路径之缺陷的电路的图式；
图6所示的是图3的测试电路，其被配置成用以测试微凸块接点以便决定任何短路的位置；
图7所示的是图3的测试电路，其被配置成用以测试微凸块接点以便决定任何开路的位置；
图8所示的是用以利用图7中所示之测试电路的配置来决定一开路故障之位置的范例方法的流程图；以及
图9-1至9-3所示的是决定一开路的位置。
具体实施方式
叙述了用以测试被用来连接堆栈集成电路之微凸块接点的方法和结构。多个测试电路被连接至一集成电路中一接点数组中多个微凸块接点的相应子集。本文中所述的此等和其它连接可能为直接连接或者可能经由一或更多个中间电路组件来进行。该集成电路在一或更多个布线层中包含一组讯号线路区段。该讯号线路区段连接该微凸块接点中的相应微凸块接点对。每一个测试电路被连接至一相应的微凸块接点，而且每一个测试电路被配置成用以串联连接该讯号线路区段和微凸块接点，以便形成一相应的第一组菊链以及一相应的第二组菊链。每一个测试电路会进一步被配置成用以测试该第一组菊链与该第二组菊链之间的短路并且测试该第一组菊链与第二组菊链的开路。该测试电路是响应于侦测一菊链中的一开路而决定该菊链中的该开路所在的部分。该测试电路被配置成用以响应于侦测一短路而决定该短路的位置。如本文中的用法，该测试电路可被称为缺陷监视媒介(Defect Monitoring Vehicle，DMV)，而且此等术语可于本文中交换使用。
测试电路可在数种堆栈集成电路应用中被套用于测试微凸块接点。多个测试电路被连接用以测试一中介片上相应的微凸块接点子集。为容易阐述与解释起见，本文中所揭示的范例主要是参考一中介片的微凸块接点的测试来作说明。图1所示的是一中介片和多个测试电路的剖面图，该测试电路被配置成用以测试该中介片之微凸块接点的缺陷。中介片106包含一基板主体110，其在该主体中形成数个直通硅穿孔(Through-Silicon Via，TSV)112。一具有复数个C4焊球接点114的接点数组被形成在该基板主体110的背侧。该焊球接点114被耦合至该TSV中的相应TSV。多个绕线层116中的其中一层被形成在该基板主体110的前侧。该(等)绕线层施行多条电路路径，它们会将该TSV耦合至一被形成在该中介片的前侧的第二接点数组(图中并未显示)相应接点触垫。该第二接点数组对齐并且耦合测试电路(举例来说，102、103、以及104)的微凸块接点。
如下面的更详细说明，布线层116包含数条讯号线路区段，每一个区段连接该微凸块接点118中的一相应微凸块接点对。该测试电路(102、103、以及104)被配置成用以串联连接该讯号线路区段和微凸块接点，以便形成相应的菊链组。该测试电路(102、103、以及104)被配置成用以通过测试该菊链的连续性来侦测开路，并且通过测试该菊链中不同菊链之间的连续性来侦测短路。
为容易解释起见，该复数个测试电路的功能主要是参考被装设在一集成电路(举例来说，一中介片)上的该测试电路中的单一个测试电路在图2至9中作说明。
图2所示的是一中介片与测试电路的立体图，其中，该中介片的讯号线路区段和微凸块连接成菊链以进行测试。中介片200包含被形成在一硅基板201上的一或更多个布线层202，如参考图1中所示的中介片所述。多个C4焊凸块(举例来说，240)被形成在该硅基板201的背侧并且被连接至形成在该硅基板201中的TSV(图中并未显示)。
多个微凸块接点触垫(举例来说，204)被形成在该中介片200的表面上并且被连接至该布线层202。该布线层202包含数条讯号线路区段(举例来说，206与208)，它们可被用来串联连接微凸块接点，以便形成一或更多个菊链。
测试电路220包含多个微凸块(举例来说，222)以及讯号线路区段(举例来说，226与228)，它们可以对齐并且被连接至该布线层顶端的微凸块接点触垫(举例来说，204)，用以将讯号线路区段(举例来说，226与228)和微凸块接点触垫(举例来说，204)连接成一组菊链。为容易阐述起见，图中仅图解一测试电路220的背侧表面。图中所示的微凸块(举例来说，222)以及讯号线路区段(举例来说，226与228)为该背侧表面上的垂直投射，它们图解该微凸块和讯号线路区段在该测试电路中的位置。
于此范例中，中介片200的每一条讯号线路区段(举例来说，206与208)连接该微凸块接点触垫(举例来说，204)中的一相应微凸块接点触垫对。图中虚线所示的讯号线路区段(举例来说，208)被形成在第一布线层中，而图中实线所示的讯号线路区段(举例来说，206)被形成在第二布线层中。当一测试电路对齐并且被连接至该微凸块接点触垫时，测试电路220中的微凸块和讯号线路区段(举例来说，226与228)串联连接该集成电路的讯号线路区段(透过该微凸块接点)，以便形成一或更多个菊链。
在图中所示背侧表面中如虚线所示之测试电路220的讯号线路区段(举例来说，228)被形成在该测试电路的第一布线层中。在图中所示背侧表面中如实线所示之测试电路220的讯号线路区段(举例来说，226)被形成在该测试电路的第二布线层中。如电路路径230与232所示，布线层202的讯号线路区段被连接至该测试电路的布线层的讯号线路区段，以便形成由讯号线路区段和微凸块接点所组成的菊链。
于图2中所示的范例中，讯号线路区段被图解且说明为重叠并且被设置在该中介片的两个布线层中及/或被设置在该测试电路的两个布线层中。然而，应该了解的是，讯号线路可以被放置在任何数量的布线层中。
为容易解释起见，下面的范例主要是利用被排列成用以形成配向在第一x轴中的第一组菊链以及配向在第二y轴中的第二组菊链的讯号线路区段来图解和说明。举例来说，菊链230是配向在x轴中的菊链组中的其中一个菊链，而菊链232是配向在y轴中的菊链组中的其中一个菊链。然而，应该了解的是，微凸块接点和讯号线路区段可以配向在形成不同菊链配向的数个替代图样中。
该测试电路的讯号线路区段及/或该中介片的布线层可以利用主动式电路系统来动态连接。举例来说，该测试电路可能包含多个MOSFET切换器(图中并未显示)，当操作于测试模式中时它们可选择性地连接每一对微凸块接点，用以形成该菊链。在测试完成之后，该MOSFET切换器可以中断连接该微凸块接点对。中断连接该微凸块接点对可以促成需要隔离微凸块接点的其它测试模式，而不必移除该测试电路。
图3所示的是一测试电路的俯视布局图，其可被用来施行一测试，例如，图1中的测试电路102、103、以及104中的一或更多者。测试电路302包含四个切换电路304、306、310、以及312，它们被配置成用以选择性地连接由讯号线路区段和微凸块接点所组成的菊链至一连续性传感器(被设置在核心电路308中)用以进行测试。为容易解释起见，要由该测试电路来测试的菊链图中显示为虚线(320与322)。如参考图4与5的更详细说明，核心电路308中的一控制电路(图中并未显示)将该菊链连接至一传感器电路，该传感器电路侦测并且决定该微凸块接点中任何开路缺陷或任何短路缺陷的位置。如参考图6至10的更详细说明，该菊链中的第一组(320)及第二组(322)中的经选定的菊链可以被系统性连接，以便自动决定该菊链中经侦测到之开路和短路的位置。
制造测试经常以测试的结果为基础将已测试的集成电路分类成不同的族群(箱体)。此分群作业有助于促成额外的测试，以便调查可如何改良制造制程以减少已侦测到的缺陷。图4所示的是用以测试一堆栈集成电路之微凸块接点的缺陷的范例方法的流程图。一开始，多个测试电路会被装设至一集成电路(举例来说，一中介片)。该测试电路连接微凸块接点，用以形成菊链。在将测试电路装设至一要被测试的集成电路(举例来说，一中介片)并且将探针连接至探测触垫之后会在方块402处实施探测卡接针检查。倘若探测并未在该探测触垫的每一者达到连续性的话，该堆栈集成电路在方块404处被放置在称为ct(表示连续性故障)的第一箱体中。否则，切换电路在方块406处被测试，用以判断该切换电路是否响应来自一控制电路的控制讯号。为实施此测试，该控制电路可被配置成用以产生一预设序列的控制讯号。该测试电路之输出终端的数值在测试期间被监视，用以判断该输出数值是否匹配一预设的预期数值组。倘若输出数值不匹配该组预期数值的话，该切换电路便被判断为操作在错误中。倘若有任何切换电路未通过测试的话，该堆栈集成电路便会在方块408处被放置在称为sw(表示该切换电路的故障)的第二箱体中。
倘若该切换电路经发现为可操作的话，菊链便会在方块410处针对开路与短路被测试。倘若在判断方块414处判断出任何该菊链有开路且在判断方块416处判断出该菊链中没有任何一者和另一菊链有短路的话，该堆栈集成电路便会在方块418处被放置在称为op(表示开路故障)的第三箱体中。倘若该菊链中的一或更多者有开路且该菊链中的一或更多个有短路的话，该堆栈集成电路便会在方块412处被放置在称为os(表示兼具开路故障和短路故障)的第四箱体中。倘若在判断步骤414处判断出该菊链中没有任何一者有开路但是在判断步骤420处判断出该菊链中的一或更多者有短路的话，该集成电路便会在方块422处被放置在称为sh(表示短路故障)的第五箱体中。否则，倘若该菊链中没有任何一者有开路或短路的话，该集成电路便会在方块424处被放置在表示通过测试的箱体中。
图5所示的是可用于测试菊链之缺陷的电路的方块图。一菊链通过将该要被测试的菊链的第一端连接至一电压源(Vin)并且将该菊链的第二端连接至一感测电路512来测试该菊链的连续性或者将另一菊链的末端连接至该感测电路512来测试是否有短路。感测电路512被配置成用以从该被测试的路径处接收一电压(Vtest)并且比较该电压和一参考电压(Vref)。响应于控制电路502所产生的控制讯号，一菊链电路路径508可通过MOSFET切换器504选择性地被连接至Vin，并且通过MOSFET切换器506选择性地被连接至该感测电路512。
当菊链电路路径508被连接至Vin和该感测电路512时，该感测电路比较Vtest和Vref电压，以便判断连续性是否存在。此外，Vref还可以改变，以便决定该菊链的电阻值的近似数值。于此施行方式中，MOSFET 510被配置成用以提供一从该感测电路512之输入至接地的小电流路径，用以当待测菊链(举例来说，508)包含一开路故障时防止该输入的电压浮动。
如上面所示，该菊链中的第一组及第二组中的经选定的菊链可以被系统性连接，以便自动决定该菊链中经侦测到之开路和短路的位置。图6所示的是图3的测试电路，其被配置成用以测试微凸块接点以便决定短路的位置。如参考图3所述，该测试电路包含四个切换电路(602、604、606、以及608)，每一个切换电路皆包含多个切换器610，该切换器被配置成可以响应于一控制电路(图中并未显示)而将该第一组菊链和第二组菊链中的菊链选择性地连接至一感测电路(举例来说，图5中的512)。
当在该第一组菊链中的一菊链和该第二组菊链中的一菊链之间有连续性时(它们应该彼此隔离)，一短路被侦测到。如图2中所示，交叉的菊链230与232彼此隔离，因为于该交叉点处的其中一个讯号线路区段被施行在该测试电路中，而另一个讯号线路区段则被施行在该待测集成电路中。当该第一组菊链和第二组菊链配向成彼此垂直时，倘若在该第一组的一菊链和该第二组的一菊链之间侦测到连续性的话，该短路便位于该菊链交叉的位置处，该菊链的微凸块接点在该位置处为最接近。
如图6中所示，切换电路602与606被配置成用以将该第一组菊链连接至一第一终端(Out)，而切换电路604与608被配置成用以将该第二组菊链连接至一第二终端(In)。短路是通过测试该第一数据终端和第二数据终端之间的连续性来侦测。举例来说，该切换器经由一控制器被配置成用以测试菊链620与622之间的连续性。倘若连续性被侦测到的话，该菊链交叉的位置便被判定为该短路的位置。当一选定菊链(举例来说，622)的两端被连接至相同数据终端(举例来说，Out)的话，存在于该菊链中的开路比较不可能中断该短路的电路路径以及阻碍侦测。
于某些施行方式中，该控制电路(图中并未显示)被配置成用以让切换电路将该第一组和第二组中的多条菊链连接至对应的终端，以便同步检查该多条菊链的短路。倘若一短路被侦测到的话，该控制电路被配置成用以中断连接该多条菊链中选定的菊链并且重新测试短路。该过程会反复进行直到该短路被隔离为止。于某些特殊的施行方式中，该控制电路可被配置成用以让该切换电路在一开始将所有该菊链连接至对应的终端，并且响应于一短路的侦测，根据二元搜寻算法来选择要移除的菊链，直到该(等)短路被隔离为止。在每一个移除步骤中，该二元搜寻会中断连接半数已连接的菊链并且查看是否仍然侦测到短路。倘若不再侦测到短路的话，该短路便会被判定为在另一半的菊链中。该选择与侦测过程是在另一半的菊链中反复进行，以便进一步隔离该短路。否则，倘若仍然侦测到短路的话，短路则可能存在于任一半的菊链中。该选择与侦测过程则会在每一半的菊链中反复进行，以便进一步隔离该(等)短路。
图7所示的是图3的测试电路，其被配置成用以测试微凸块接点以便决定开路的位置。如参考图6所述，该测试电路包含四个切换电路(602、604、606、以及608)，每一个切换电路皆具有多个切换器610，该切换器被配置成可以响应于一控制电路(图中并未显示)而将该第一组菊链和第二组菊链中的菊链选择性地连接至一电压源与一感测电路(举例来说，图5中的512)。
开路是通过相应地检查每一个该菊链的不连续性而被侦测到。举例来说，在图7所示的范例中，切换电路604与608是由一控制电路(图中并未显示)被配置成用以将菊链702的第一端连接至一第一终端(In)并且将该菊链的第二端连接至一第二终端(Out)。该第一终端与第二终端接着被检查连续性。倘若侦测到一开路(也就是，不连续性)的话，该控制电路被配置成用以通过旁绕该菊链的不同区段来找出该开路，直到恢复连续性为止。倘若在该菊链的其中一个区段被旁绕时恢复连续性的话，该开路便被判定为位在该(等)被旁绕的区段中。于图7中所示的施行方式中，该测试电路包含被设置在每一组中的相邻菊链之间的多个切换器(举例来说，706)。该切换器706是由该控制电路(图中并未显示)来控制，用以经由该组中的一相邻菊链(举例来说，704)来旁绕该选定菊链(举例来说，702)的不同部分。
图8所示的是用以利用图7中所示之测试电路的配置来决定一开路故障之位置的范例方法的流程图。于此范例中，讯号线路区段响应于一菊链中之开路的侦测而依序被旁绕，直到找出开路为止。在方块802处，一菊链中的第一区段是响应于侦测该菊链中的开路而被选择。在方块804处，该被选择的区段被旁绕并且重新测试该菊链的连续性。在判断方块806处，倘若连续性不存在的话，先前被旁绕的区段便会在该菊链中被重新连接并且在方块808处选择该菊链中要旁绕的下一个区段。该过程反复进行而回到方块804。否则，倘若在判断方块806处连续性存在的话，该开路便会被判定为位在该被旁绕的讯号线路区段。
图9-1至9-3所示的是利用图8中所示的方法来决定一开路故障的位置。于此范例中，第一菊链(被连接在切换器902与906之间)中的开路的位置是通过以第二菊链(被连接在切换器904与908之间)中的区段(920、922、924、以及928)依序旁绕各个区段(910、912、914、以及916)来决定。
图9-1所示的是菊链之间的切换器的配置，其中，没有任何区段被旁绕。于此范例中，一开路位于区段912中。于此图中以「X」来表示第一菊链的不连续性。如图8中所述，该第一菊链的区段响应于侦测该菊链的不连续性而依序被旁绕，直到连续性恢复为止。
图9-2所示的是该第一菊链和第二菊链之间的切换器的配置，其中，第一菊链的区段910经由第二菊链的区段920被旁绕。因为连续性没有恢复，所以，该切换器被重新配置成用以旁绕该第一菊链的下一个区段。图9-3所示的是该第一菊链和第二菊链之间的切换器的配置，其中，第一菊链的区段912经由第二菊链的区段922被旁绕。因为图9-3中的旁绕的关系，连续性恢复并且会判定该开路的位置。
该控制电路可被配置成同时旁绕一菊链的多个区段。倘若连续性恢复的话，该开路被判定为位在该被旁绕区段的其中一者之中。于某些特殊的施行方式中，该控制电路被配置成以二元搜寻的方式来旁绕区段，直到判定含有开路的区段为止。
本文虽然主要参考中介片来说明各实施例；不过，熟习本技术的人士从本文中便会明白，该实施例亦可以套用于测试各式各样其它堆栈集成电路中的微凸块接点。意欲此说明书和经解释的实施例仅被视为范例，本发明真实范畴则由下面的权利要求书来表明。

Claims (15)

1.一种集成电路(IC)，包括：
布线电路系统，其在该集成电路的一或更多个布线层中包含复数条讯号线路区段；
复数个微凸块接点，其耦合至该布线电路系统；以及
复数个测试电路，每一个测试电路皆透过该微凸块接点所组成的相应子集被耦合至该复数条讯号线路区段所组成的子集，每一个测试电路被配置成用以：
连接该相应的微凸块接点子集中的微凸块接点，以形成该讯号线路区段子集的第一组菊链以及该讯号线路区段子集的第二组菊链；
测试该第一组菊链与该第二组菊链之间的短路；
测试该第一组菊链与该第二组菊链的开路；
响应于侦测菊链中的开路而决定该菊链中的该开路所在的部分；以及
响应于侦测该第一组菊链与该第二组菊链之间的短路而决定该第一组菊链短路连接至该第二组菊链的位置。
2.根据权利要求1所述的集成电路，其中：
该集成电路包括堆栈集成电路，该堆栈集成电路包含中介片和该复数个测试电路：
该中介片包括在该集成电路的该一或更多个布线层中的该复数条讯号线路区段；且
该复数个测试电路系安装于该中介片上并且经由该微凸块接点耦合至该中介片。
3.根据权利要求2所述的集成电路，其中该中介片包括
经排列成数组的复数个焊球；以及
分别被连接至该焊球的复数个直通硅穿孔；
其中该布线电路系统被连接至该复数个微凸块接点和该复数个直通硅晶穿孔，该布线电路系统包括在该中介片之第一布线层中的第一组讯号线路以及在该中介片之第二布线层中的第二组讯号线路。
4.根据权利要求1-3中任一项所述的集成电路，其中：
该讯号线路区段中的每一者连接该微凸块接点中的相应微凸块接点对；以及
每一个测试电路在决定该菊链中的该开路所在之部分中进一步被配置成用以决定该菊链中的该复数个微凸块接点中在其之间有不连续性的相邻微凸块接点对。
5.根据权利要求4所述的集成电路，其中，每一个测试电路在决定该第一组菊链短路连接至该第二组菊链的位置中进一步被配置成用以决定被连接在一起的一对微凸块接点。
6.根据权利要求1-5中任一项所述的集成电路，其中，该复数个测试电路中的每一者包含：
第一切换电路，其配置成用以响应于表示该第一组菊链中的第一菊链的第一控制讯号将该第一菊链的第一端连接至第一终端；
第二切换电路，其配置成用以响应于表示该第一菊链的第二控制讯号将该第一菊链的第二端连接至第二终端；
第三切换电路，其配置成用以响应于表示该第二组菊链中的第二菊链的第三控制讯号将该第二菊链的第一端连接至第三终端；
第四切换电路，其配置成用以响应于表示该第二菊链的第四控制讯号将该第二菊链的第二端连接至第四终端；
感测电路，其连接至该第一终端、该第二终端、该第三终端、以及该第四终端；以及
控制电路，其耦合至该第一切换电路、该第二切换电路、该第三切换电路、以及该第四切换电路，并且被配置成用以调整该第一控制讯号、该第二控制讯号、该第三控制讯号、以及该第四控制讯号。
7.根据权利要求1-6中任一项所述的集成电路，其中，该复数个测试电路中的每一者被配置成用以针对该第一组菊链中的每一个菊链通过下面方式来测试该第一组菊链和该第二组菊链之间的短路：
将该第一组中的该菊链的第一端与第二端连接至第一终端；
将该第二组中的一或更多个菊链的第一端与第二端连接至第二终端；以及
测试该第一终端与该第二终端之间的连续性。
8.根据权利要求7所述的集成电路，其中，
该第二组菊链中的该一或更多个菊链包含该第二组中的所有菊链；以及
该测试电路进一步被配置成用以响应于侦测该第一终端与该第二终端之间的连续性，通过选择该第二组菊链的子集、仅将该菊链子集中的菊链连接至该第二终端、以及重复测试该第一终端与该第二终端之间的连续性，以找出在该第一组中的该菊链上提供连续性的电气路径，该子集之选择是根据二元搜寻来实施。
9.根据权利要求1-8中任一项所述的集成电路，其中，该测试电路被配置成用以通过旁绕该菊链中的不同区段并且测试该菊链的连续性来决定该菊链中的第一菊链的该开路所在之部分。
10.根据权利要求9所述的集成电路，其中，该测试电路被配置成用以通过将该第一菊链连接至该菊链中的第二菊链来实施该第一菊链之不同区段的旁绕。
11.根据权利要求10所述的集成电路，其中，旁绕该菊链的不同区段并且测试该菊链的连续性是依序旁绕该菊链的该区段。
12.根据权利要求10所述的集成电路，其中，旁绕该菊链的不同区段并且测试该菊链的连续性是根据二元搜寻算法来选择该不同区段。
13.一种用于测试中介片之微凸块接点的方法，包括：
将具有相应微凸块接点数组的复数个测试电路装设于该中介片的该微凸块接点所组成的相应子集上，每一个该复数个测试电路系连接该相应的微凸块接点子集中的微凸块接点，以便形成相应的第一组菊链以及相应的第二组菊链；
测试该第一组菊链与该第二组菊链之间的短路；
测试该第一组菊链与该第二组菊链的开路；
响应于侦测菊链中的开路而决定该菊链中的该开路所在的部分；以及
响应于侦测该第一组菊链与该第二组菊链之间的短路而决定该第一组菊链短路连接至该第二组菊链的位置。
14.根据权利要求13所述的方法，其中决定该菊链中的该开路所在的部分包含决定该菊链中的该复数个微凸块接点中在其之间有不连续性的相邻微凸块接点对。
15.根据权利要求13或14所述的方法，其中决定该第一组菊链短路连接至该第二组菊链的位置包含决定被连接在一起的一对微凸块接点。
CN201380050136.7A 2012-09-28 2013-05-22 测试半导体结构的方法 Active CN104704379B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/630,215 US8810269B2 (en) 2012-09-28 2012-09-28 Method of testing a semiconductor structure
US13/630,215 2012-09-28
PCT/US2013/042176 WO2014051708A1 (en) 2012-09-28 2013-05-22 Methods of testing a semiconductor structure

Publications (2)

Publication Number Publication Date
CN104704379A true CN104704379A (zh) 2015-06-10
CN104704379B CN104704379B (zh) 2017-04-26

Family

ID=48577277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380050136.7A Active CN104704379B (zh) 2012-09-28 2013-05-22 测试半导体结构的方法

Country Status (7)

Country Link
US (1) US8810269B2 (zh)
EP (1) EP2901168B1 (zh)
JP (1) JP5947466B2 (zh)
KR (1) KR101882566B1 (zh)
CN (1) CN104704379B (zh)
TW (1) TWI480557B (zh)
WO (1) WO2014051708A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015094A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 堆叠式存储器芯片的短路检测器件及其方法
CN107450009A (zh) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 一种集成电路测试装置及采用其测试焊点的方法
CN110931452A (zh) * 2019-10-31 2020-03-27 中国工程物理研究院电子工程研究所 一种射频直流旋转对称正反复用型菊花链结构
CN113471168A (zh) * 2021-07-09 2021-10-01 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置
CN113540039A (zh) * 2021-07-09 2021-10-22 中国人民解放军国防科技大学 基于倒装焊的tsv多应力可靠性试验芯片结构、装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581638B2 (en) 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages
EP3158839B1 (en) * 2014-06-23 2020-12-16 Zglue, Inc. System and methods for producing modular stacked integrated circuits
US10048306B1 (en) * 2015-03-02 2018-08-14 Altera Corporation Methods and apparatus for automated integrated circuit package testing
TWI582445B (zh) * 2016-04-29 2017-05-11 力成科技股份有限公司 加寬輸入輸出記憶體之矽穿孔菊鍊測試裝置
US10429439B2 (en) * 2016-07-01 2019-10-01 Intel Corporation In die stepping sort
JP6790607B2 (ja) * 2016-09-01 2020-11-25 富士通株式会社 積層基板の検査方法、検査モジュールおよびパレット
US10262911B1 (en) * 2016-12-14 2019-04-16 Xilinx, Inc. Circuit for and method of testing bond connections between a first die and a second die
KR102361639B1 (ko) 2017-07-10 2022-02-10 삼성전자주식회사 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법
TWI726681B (zh) * 2020-04-14 2021-05-01 元太科技工業股份有限公司 電子裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1352397A (zh) * 2000-09-05 2002-06-05 Atg试验体系两合公司 测试电路板的方法和设备
CN1409123A (zh) * 2001-09-19 2003-04-09 赛迪科技股份有限公司 阵列式电子接点可靠性的测试方法及其测试结构
US20030169061A1 (en) * 2000-07-10 2003-09-11 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US20030193344A1 (en) * 2002-04-15 2003-10-16 Advanced Semiconductor Engineering, Inc. Test assembly for integrated circuit package
US20050088195A1 (en) * 2003-10-23 2005-04-28 Carlo Grilletto Daisy chain gang testing
CN1953173A (zh) * 2005-10-19 2007-04-25 国际商业机器公司 确定半导体装置中开路和短路的线路测试结构及其形成方法
US20090230976A1 (en) * 2008-03-13 2009-09-17 Sun Microsystems, Inc. Apparatus and method for testing electrical interconnects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509739B1 (en) 2000-11-08 2003-01-21 Xilinx, Inc. Method for locating defects and measuring resistance in a test structure
US6564986B1 (en) 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP2003309183A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体システム、半導体システムの接続テスト方法及び半導体システムの製造方法
US7109734B2 (en) 2003-12-18 2006-09-19 Xilinx, Inc. Characterizing circuit performance by separating device and interconnect impact on signal delay
US7429867B1 (en) 2005-01-10 2008-09-30 Xilinx, Inc. Circuit for and method of detecting a defect in a component formed in a substrate of an integrated circuit
US7312625B1 (en) 2006-06-08 2007-12-25 Xilinx, Inc. Test circuit and method of use thereof for the manufacture of integrated circuits
US7518394B1 (en) 2007-02-07 2009-04-14 Xilinx, Inc. Process monitor vehicle
WO2009146583A1 (en) 2008-06-02 2009-12-10 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169061A1 (en) * 2000-07-10 2003-09-11 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
CN1352397A (zh) * 2000-09-05 2002-06-05 Atg试验体系两合公司 测试电路板的方法和设备
CN1409123A (zh) * 2001-09-19 2003-04-09 赛迪科技股份有限公司 阵列式电子接点可靠性的测试方法及其测试结构
US20030193344A1 (en) * 2002-04-15 2003-10-16 Advanced Semiconductor Engineering, Inc. Test assembly for integrated circuit package
US20050088195A1 (en) * 2003-10-23 2005-04-28 Carlo Grilletto Daisy chain gang testing
CN1953173A (zh) * 2005-10-19 2007-04-25 国际商业机器公司 确定半导体装置中开路和短路的线路测试结构及其形成方法
US20090230976A1 (en) * 2008-03-13 2009-09-17 Sun Microsystems, Inc. Apparatus and method for testing electrical interconnects

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015094A (zh) * 2016-01-28 2017-08-04 三星电子株式会社 堆叠式存储器芯片的短路检测器件及其方法
CN107015094B (zh) * 2016-01-28 2019-09-06 三星电子株式会社 堆叠式存储器芯片的短路检测器件及其方法
US10509070B2 (en) 2016-01-28 2019-12-17 Samsung Electronics Co., Ltd. Short circuit detecting device of stacked memory chips and method thereof
CN107450009A (zh) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 一种集成电路测试装置及采用其测试焊点的方法
CN110931452A (zh) * 2019-10-31 2020-03-27 中国工程物理研究院电子工程研究所 一种射频直流旋转对称正反复用型菊花链结构
CN110931452B (zh) * 2019-10-31 2022-02-08 中国工程物理研究院电子工程研究所 一种射频直流旋转对称正反复用型菊花链结构
CN113471168A (zh) * 2021-07-09 2021-10-01 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置
CN113540039A (zh) * 2021-07-09 2021-10-22 中国人民解放军国防科技大学 基于倒装焊的tsv多应力可靠性试验芯片结构、装置
CN113471168B (zh) * 2021-07-09 2022-10-11 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置

Also Published As

Publication number Publication date
TWI480557B (zh) 2015-04-11
WO2014051708A1 (en) 2014-04-03
KR20150063064A (ko) 2015-06-08
KR101882566B1 (ko) 2018-07-26
US8810269B2 (en) 2014-08-19
EP2901168A1 (en) 2015-08-05
CN104704379B (zh) 2017-04-26
EP2901168B1 (en) 2017-03-22
JP5947466B2 (ja) 2016-07-06
JP2015532420A (ja) 2015-11-09
TW201413260A (zh) 2014-04-01
US20140091819A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN104704379A (zh) 测试半导体结构的方法
US7782688B2 (en) Semiconductor memory device and test method thereof
US5489538A (en) Method of die burn-in
JP4531394B2 (ja) 集積回路製造におけるテスト用ビアおよびコンタクト
US9372227B2 (en) Integrated circuit test system and method
US8773157B2 (en) Test circuit for testing through-silicon-vias in 3D integrated circuits
TWI471574B (zh) 用於電子裝置測試之直流測試資源分享技術
WO2006123281A1 (en) Test structure for combined electrical testing and voltage-contrast inspection
US9568543B2 (en) Structure and method for testing stacked CMOS structure
CN104237577A (zh) 晶圆测试的方法和装置
EP2541415B1 (en) Fault mode circuits
US8912810B2 (en) Contactor with multi-pin device contacts
US8093921B2 (en) Monitoring of interconnect reliability using a programmable device
WO2007138831A1 (ja) 基板検査方法及び基板検査装置
KR20210143471A (ko) 프로브 카드 검사 장치
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR20140141993A (ko) 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치
EP1248953A1 (en) A printed circuit assembly with configurable boundary scan paths
JPH11237441A (ja) 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法
JP4477211B2 (ja) 回路基板検査装置
JP2002110753A (ja) 半導体装置のコンタクト特性評価方法
JP2000321329A (ja) 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体
JPS6197941A (ja) 半導体ウエハにおけるテスト回路部
JP2003179143A (ja) 半導体チップ
JPH0287643A (ja) 半導体ウェーハ試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant