TW201413260A - 測試半導體結構的方法 - Google Patents

測試半導體結構的方法 Download PDF

Info

Publication number
TW201413260A
TW201413260A TW102123781A TW102123781A TW201413260A TW 201413260 A TW201413260 A TW 201413260A TW 102123781 A TW102123781 A TW 102123781A TW 102123781 A TW102123781 A TW 102123781A TW 201413260 A TW201413260 A TW 201413260A
Authority
TW
Taiwan
Prior art keywords
daisy
daisy chain
circuit
chains
terminal
Prior art date
Application number
TW102123781A
Other languages
English (en)
Other versions
TWI480557B (zh
Inventor
yu-qing Gong
Henley Liu
Myong-Seob Kim
Suresh P Parameswaran
Cheang-Whang Chang
Boon Y Ang
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201413260A publication Critical patent/TW201413260A/zh
Application granted granted Critical
Publication of TWI480557B publication Critical patent/TWI480557B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路(IC)係包括：佈線電路系統，其在該IC的多個佈線層中包含複數條訊號線路區段；以及複數個微凸塊接點，其被耦合至該佈線電路系統。該IC包含複數個測試電路，被耦合至該等複數條訊號線路區段所組成的個別子集。每一個測試電路係被配置成用以連接該個別子集中的微凸塊接點，以便形成第一組菊鏈以及第二組菊鏈。每一個測試電路係被配置成用以測試該等第一組菊鏈與第二組菊鏈的開路，並且測試該等第一組菊鏈與第二組菊鏈之間的短路。每一個測試電路係被配置成用以決定被偵測到之開路的位置並且決定被偵測到之短路的位置。

Description

測試半導體結構的方法
本發明大體上關於積體電路(Integrated Circuit，IC)的測試。
於許多應用中，可能難以直接連接一晶粒至另一電路或基板，例如，印刷電路板(Printed Circuit Board，PCB)。舉例來說，倘若一積體電路(IC)要被裝設於一PCB上的話，該PCB的繞線可能過於粗大而無法連接該積體電路的細微接點。於此等應用中，該晶粒與PCB可能經由一中介片來互連。中介片為一矽質體，其具有：位於可黏接一晶粒的側邊上的第一組細微接點(舉例來說，微凸塊)；以及位於用以黏接至另一晶片、基板、PCB、…等的另一側邊上的第二組粗大接點(舉例來說，C4焊球)。該中介片的繞線和穿孔可以將位於該中介片其中一側之有細微間距的晶粒接點連接至該中介片相反側之較粗大的接點陣列。
黏接兩個IC(舉例來說，一IC以及一中介片)的細微或粗大接點組包含：一位於其中一個IC背側的凸塊(舉例來說，微凸塊或C4焊球)陣列；以及一位於第二IC前側的匹配觸墊陣列。為方便引述，一微凸塊與觸墊對在本文中可以統稱為一微凸塊接點。
在新的製作製程中可能出現缺陷。為改良製造製程，經製造的IC要經過測試，以便偵測非所希的缺陷，例如，微凸塊接點中的開路與 短路。一旦偵測到之後，此等缺陷係被分析用以決定該等缺陷的位置和類型，俾便可以修正製造製程而消弭該等所生成的缺陷。然而，微凸塊接點的測試可能很困難。由於龐大數量的微凸塊接點的關係，可能要花費數小時來掃描每一個微凸塊接點，以決定失效的位置。對製作製程之改良來說，決定缺陷的位置可能非常重要。
一種積體電路(IC)包含：佈線電路系統，其在該IC的一或更多個佈線層中包含複數條訊號線路區段；以及複數個微凸塊接點，被耦合至該佈線電路系統。該IC包含複數個測試電路，每一者皆透過該等微凸塊接點所組成的一個別子集被耦合至該等複數條訊號線路區段所組成的一子集。每一個測試電路係被配置成用以連接該個別的微凸塊接點子集中的微凸塊接點，以便形成該訊號線路區段子集的一第一組菊鏈以及該訊號線路區段子集的一第二組菊鏈。每一個測試電路係被配置成用以測試該第一組菊鏈與該第二組菊鏈之間的短路，並且測試該等第一組菊鏈與第二組菊鏈的開路。每一個測試電路係被配置成用以響應於偵測該開路而決定該菊鏈中一開路所在的一部分。每一個測試電路還會被配置成用以響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路，而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
另一種IC包含：一中介片，其具有被排列在一陣列中的複數個焊球；以及複數個直通矽穿孔，分別被連接至該等焊球。該中介片還包含複數個微凸塊接點以及被連接至該等複數個微凸塊接點和該等複數個直通矽穿孔的佈線電路系統。該佈線電路系統包含在該中介片之第一佈線 層中的一第一組訊號線路以及在該中介片之第二佈線層中的一第二組訊號線路。該IC包含複數個測試電路。每一個測試電路係透過該等微凸塊接點所組成的一個別子集被耦合至該等複數條訊號線路區段所組成的一子集。每一個測試電路係被配置成用以連接該個別的微凸塊接點子集中的微凸塊接點，以便形成該訊號線路區段子集的一第一組菊鏈以及該訊號線路區段子集的一第二組菊鏈。每一個測試電路係被配置成用以測試該第一組菊鏈與該第二組菊鏈之間的短路並且測試該等第一組菊鏈與第二組菊鏈的開路。每一個測試電路係被配置成用以響應於偵測一開路，而決定該菊鏈中該開路所在的一部分。每一個測試電路還會被配置成用以響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路，而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
本發明還說明一種用於測試一中介片之微凸塊接點的方法。具有個別微凸塊接點陣列的複數個測試電路會被裝設於該中介片的該等微凸塊接點所組成的個別子集上。每一個該等複數個測試電路係連接該個別的微凸塊接點子集中的微凸塊接點，以便形成一個別的第一組菊鏈以及一個別的第二組菊鏈。該等菊鏈係針對該第一組菊鏈與該第二組菊鏈之間的短路被測試。該等第一組菊鏈與第二組菊鏈同樣會針對開路被測試。響應於偵測一菊鏈中的開路而決定該菊鏈中該開路所在的一部分。響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路，而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
從下面的【實施方式】以及申請專利範圍的討論中會瞭解其它實施例。
102‧‧‧測試電路
103‧‧‧測試電路
104‧‧‧測試電路
106‧‧‧中介片
110‧‧‧基板/中介片主體
112‧‧‧直通矽穿孔(TSV)
114‧‧‧焊球接點
116‧‧‧繞線/佈線層
118‧‧‧微凸塊接點
200‧‧‧中介片
201‧‧‧矽基板
202‧‧‧佈線層
204‧‧‧微凸塊接點觸墊
206‧‧‧訊號線路區段/實線
208‧‧‧訊號線路區段/虛線
220‧‧‧測試電路
222‧‧‧微凸塊
226‧‧‧訊號線路區段/實線
228‧‧‧訊號線路區段/虛線
230‧‧‧電路路徑/菊鏈
232‧‧‧電路路徑/菊鏈
240‧‧‧焊凸塊
302‧‧‧測試電路
304‧‧‧切換電路
306‧‧‧切換電路
308‧‧‧核心電路
310‧‧‧切換電路
312‧‧‧切換電路
320‧‧‧菊鏈中的第一組/虛線
322‧‧‧菊鏈中的第二組/虛線
502‧‧‧控制電路
504‧‧‧MOSFET切換器
506‧‧‧MOSFET切換器
508‧‧‧菊鏈電路路徑
510‧‧‧MOSFET
512‧‧‧感測電路
602‧‧‧切換電路
604‧‧‧切換電路
606‧‧‧切換電路
608‧‧‧切換電路
610‧‧‧切換器
620‧‧‧菊鏈
622‧‧‧菊鏈
702‧‧‧菊鏈
704‧‧‧菊鏈
706‧‧‧切換器
902‧‧‧切換器
904‧‧‧切換器
906‧‧‧切換器
908‧‧‧切換器
910‧‧‧區段
912‧‧‧區段
914‧‧‧區段
916‧‧‧區段
920‧‧‧區段
922‧‧‧區段
924‧‧‧區段
928‧‧‧區段
審視下面的詳細說明並且參考圖式將會明白本文所揭示之實施例的各項觀點和優點，其中：圖1所示的係一中介片和多個測試電路的剖面圖，該等測試電路被配置成用以測試該中介片之微凸塊接點的缺陷；圖2所示的係將佈線區段以及一中介片的微凸塊接點連接成菊鏈以進行測試；圖3所示的係一測試電路的俯視佈局圖；圖4所示的係用以測試一堆疊IC之微凸塊接點的缺陷的範例方法的流程圖；圖5所示的係可用於測試各種電路路徑之缺陷的電路的圖式；圖6所示的係圖3的測試電路，其被配置成用以測試微凸塊接點以便決定任何短路的位置；圖7所示的係圖3的測試電路，其被配置成用以測試微凸塊接點以便決定任何開路的位置；圖8所示的係用以利用圖7中所示之測試電路的配置來決定一開路故障之位置的範例方法的流程圖；以及圖9-1至9-3所示的係決定一開路的位置。
用以測試被用來連接堆疊IC之微凸塊接點的方法和結構係被敘述。多個測試電路係被連接至一IC中一接點陣列中多個微凸塊接點的個別子集。本文中所述之此等和其它連接可能為直接連接或者可能經由一 或更多個中間電路元件來進行。該IC在一或更多個佈線層中包含一組訊號線路區段。該等訊號線路區段連接該等微凸塊接點中的個別微凸塊接點對。每一個測試電路係被連接至一個別的微凸塊接點，而且每一個測試電路係被配置成用以串聯連接該等訊號線路區段和微凸塊接點，以便形成一個別的第一組菊鏈以及一個別的第二組菊鏈。每一個測試電路會進一步被配置成用以測試該第一組菊鏈與該第二組菊鏈之間的短路並且測試該等第一組菊鏈與第二組菊鏈的開路。該測試電路係響應於偵測一菊鏈中的一開路而決定該菊鏈中該開路所在的部分。該測試電路係被配置成用以響應於偵測一短路而決定該短路的位置。如本文中的用法，該等測試電路可被稱為缺陷監視媒介(Defect Monitoring Vehicle，DMV)，而且此等術語可於本文中交換使用。
測試電路可在數種堆疊IC應用中被套用於測試微凸塊接點。多個測試電路係被連接用以測試一中介片上個別的微凸塊接點子集。為容易闡述與解釋起見，本文中所揭示之範例主要係參考一中介片之微凸塊接點的測試來作說明。圖1所示的係一中介片和多個測試電路的剖面圖，該等測試電路被配置成用以測試該中介片之微凸塊接點的缺陷。中介片106包含一基板主體110，其在該主體中形成數個直通矽穿孔(Through-Silicon Via，TSV)112。一具有複數個C4焊球接點114的接點陣列被形成在該基板主體110的背側。該等焊球接點114被耦合至該等TSV中的個別TSV。多個繞線層116中的其中一層係被形成在該基板主體110的前側。該(等)繞線層施行多條電路路徑，它們會將該等TSV耦合至一被形成在該中介片之前側的第二接點陣列(圖中並未顯示)個別接點觸墊。該第二接點陣列係對齊並 且耦合測試電路(舉例來說，102、103、以及104)的微凸塊接點。
如下面的更詳細說明，佈線層116包含數條訊號線路區段，每一個區段連接該等微凸塊接點118中的一個別微凸塊接點對。該等測試電路(102、103、以及104)係被配置成用以串聯連接該等訊號線路區段和微凸塊接點，以便形成個別的菊鏈組。該等測試電路(102、103、以及104)係被配置成用以藉由測試該等菊鏈的連續性來偵測開路，並且藉由測試該等菊鏈中不同菊鏈之間的連續性來偵測短路。
為容易解釋起見，該等複數個測試電路的功能主要係參考被裝設在一IC(舉例來說，一中介片)上的該等測試電路中的單一個測試電路在圖2至9中作說明。
圖2所示的係一中介片與測試電路的立體圖，其中，該中介片的訊號線路區段和微凸塊連接成菊鏈以進行測試。中介片200包含被形成在一矽基板201上的一或更多個佈線層202，如參考圖1中所示的中介片所述。多個C4焊凸塊(舉例來說，240)係被形成在該矽基板201的背側並且被連接至形成在該矽基板201中的TSV(圖中並未顯示)。
多個微凸塊接點觸墊(舉例來說，204)係被形成在該中介片200的表面上並且被連接至該等佈線層202。該等佈線層202包含數條訊號線路區段(舉例來說，206與208)，它們可被用來串聯連接微凸塊接點，以便形成一或更多個菊鏈。
測試電路220包含多個微凸塊(舉例來說，222)以及訊號線路區段(舉例來說，226與228)，它們可以對齊並且被連接至該等佈線層頂端的微凸塊接點觸墊(舉例來說，204)，用以將訊號線路區段(舉例來說，226 與228)和微凸塊接點觸墊(舉例來說，204)連接成一組菊鏈。為容易闡述起見，圖中僅圖解一測試電路220的背側表面。圖中所示的微凸塊(舉例來說，222)以及訊號線路區段(舉例來說，226與228)為該背側表面上的垂直投射，它們圖解該等微凸塊和訊號線路區段在該測試電路中的位置。
於此範例中，中介片200的每一條訊號線路區段(舉例來說，206與208)係連接該等微凸塊接點觸墊(舉例來說，204)中的一個別微凸塊接點觸墊對。圖中虛線所示的訊號線路區段(舉例來說，208)係被形成在第一佈線層中，而圖中實線所示的訊號線路區段(舉例來說，206)係被形成在第二佈線層中。當一測試電路對齊並且被連接至該等微凸塊接點觸墊時，測試電路220中的微凸塊和訊號線路區段(舉例來說，226與228)係串聯連接該IC的訊號線路區段(透過該等微凸塊接點)，以便形成一或更多個菊鏈。
在圖中所示背側表面中如虛線所示之測試電路220的訊號線路區段(舉例來說，228)係被形成在該測試電路的第一佈線層中。在圖中所示背側表面中如實線所示之測試電路220的訊號線路區段(舉例來說，226)係被形成在該測試電路的第二佈線層中。如電路路徑230與232所示，佈線層202的訊號線路區段係被連接至該測試電路的佈線層的訊號線路區段，以便形成由訊號線路區段和微凸塊接點所組成的菊鏈。
於圖2中所示的範例中，訊號線路區段被圖解且說明為重疊並且被設置在該中介片的兩個佈線層中及/或被設置在該測試電路的兩個佈線層中。然而，應該瞭解的係，訊號線路可以被放置在任何數量的佈線層中。
為容易解釋起見，下面的範例主要係利用被排列成用以形成 配向在第一x軸中的第一組菊鏈以及配向在第二y軸中的第二組菊鏈的訊號線路區段來圖解和說明。舉例來說，菊鏈230係配向在x軸中的菊鏈組中的其中一個菊鏈，而菊鏈232係配向在y軸中的菊鏈組中的其中一個菊鏈。然而，應該瞭解的係，微凸塊接點和訊號線路區段可以配向在形成不同菊鏈配向的數個替代圖樣中。
該測試電路的訊號線路區段及/或該中介片的佈線層可以利用主動式電路系統來動態連接。舉例來說，該測試電路可能包含多個MOSFET切換器(圖中並未顯示)，當操作於測試模式中時它們可選擇性地連接每一對微凸塊接點，用以形成該等菊鏈。在測試完成之後，該等MOSFET切換器可以中斷連接該等微凸塊接點對。中斷連接該等微凸塊接點對可以促成需要隔離微凸塊接點的其它測試模式，而不必移除該測試電路。
圖3所示的係一測試電路的俯視佈局圖，其可被用來施行一測試，例如，圖1中的測試電路102、103、以及104中的一或更多者。測試電路302包含四個切換電路304、306、310、以及312，它們被配置成用以選擇性地連接由訊號線路區段和微凸塊接點所組成的菊鏈至一連續性感測器(被設置在核心電路308中)用以進行測試。為容易解釋起見，要由該測試電路來測試的菊鏈圖中顯示為虛線(320與322)。如參考圖4與5的更詳細說明，核心電路308中的一控制電路(圖中並未顯示)將該等菊鏈連接至一感測器電路，該感測器電路係偵測並且決定該等微凸塊接點中任何開路缺陷或任何短路缺陷的位置。如參考圖6至10的更詳細說明，該等菊鏈中的第一組(320)及第二組(322)中的經選定的菊鏈可以被系統性連接，以便自動決定該等菊鏈中經偵測到之開路和短路的位置。
製造測試經常以測試的結果為基礎將已測試的IC分類成不同的族群(箱體)。此分群作業有助於促成額外的測試，以便調查可如何改良製造製程以減少已偵測到的缺陷。圖4所示的係用以測試一堆疊IC之微凸塊接點的缺陷的範例方法的流程圖。一開始，多個測試電路會被裝設至一IC(舉例來說，一中介片)。該等測試電路係連接微凸塊接點，用以形成菊鏈。在將測試電路裝設至一要被測試的IC(舉例來說，一中介片)並且將探針連接至探測觸墊之後會在方塊402處實施探測卡接針檢查。倘若探測並未在該等探測觸墊的每一者達到連續性的話，該堆疊IC係在方塊404處被放置在稱為ct(表示連續性故障)的第一箱體中。否則，切換電路係在方塊406處被測試，用以判斷該等切換電路是否回應來自一控制電路的控制訊號。為實施此測試，該控制電路可被配置成用以產生一預設序列的控制訊號。該測試電路之輸出終端的數值係在測試期間被監視，用以判斷該等輸出數值是否匹配一預設的預期數值組。倘若輸出數值不匹配該組預期數值的話，該切換電路便被判斷為操作在錯誤中。倘若有任何切換電路未通過測試的話，該堆疊IC便會在方塊408處被放置在稱為sw(表示該切換電路的故障)的第二箱體中。
倘若該等切換電路經發現為可操作的話，菊鏈便會在方塊410處針對開路與短路被測試。倘若在判斷方塊414處判斷出任何該等菊鏈有開路且在判斷方塊416處判斷出該等菊鏈中沒有任何一者和另一菊鏈有短路的話，該堆疊IC便會在方塊418處被放置在稱為op(表示開路故障)的第三箱體中。倘若該等菊鏈中的一或更多者有開路且該等菊鏈中的一或更多個有短路的話，該堆疊IC便會在方塊412處被放置在稱為os(表示兼具開 路故障和短路故障)的第四箱體中。倘若在判斷步驟414處判斷出該等菊鏈中沒有任何一者有開路但是在判斷步驟420處判斷出該等菊鏈中的一或更多者有短路的話，該IC便會在方塊422處被放置在稱為sh(表示短路故障)的第五箱體中。否則，倘若該等菊鏈中沒有任何一者有開路或短路的話，該IC便會在方塊424處被放置在表示通過測試的箱體中。
圖5所示的係可用於測試菊鏈之缺陷的電路的方塊圖。一菊鏈係藉由將該要被測試的菊鏈的第一端連接至一電壓源(Vin)並且將該菊鏈的第二端連接至一感測電路512來測試該菊鏈的連續性或者將另一菊鏈的末端連接至該感測電路512來測試是否有短路而被測試。感測電路512被配置成用以從該被測試的路徑處接收一電壓(Vtest)並且比較該電壓和一參考電壓(Vref)。響應於控制電路502所產生的控制訊號，一菊鏈電路路徑508可藉由MOSFET切換器504選擇性地被連接至Vin，並且藉由MOSFET切換器506選擇性地被連接至該感測電路512。
當菊鏈電路路徑508被連接至Vin和該感測電路512時，該感測電路係比較Vtest和Vref電壓，以便判斷連續性是否存在。此外，Vref還可以改變，以便決定該菊鏈的電阻值的近似數值。於此施行方式中，MOSFET 510被配置成用以提供一從該感測電路512之輸入至接地的小電流路徑，用以當待測菊鏈(舉例來說，508)包含一開路故障時防止該輸入的電壓浮動。
如上面所示，該等菊鏈中的第一組及第二組中的經選定的菊鏈可以被系統性連接，以便自動決定該等菊鏈中經偵測到之開路和短路的位置。圖6所示的係圖3的測試電路，其被配置成用以測試微凸塊接點以 便決定短路的位置。如參考圖3所述，該測試電路包含四個切換電路(602、604、606、以及608)，每一個切換電路皆包含多個切換器610，該等切換器被配置成可以響應於一控制電路(圖中並未顯示)而將該等第一組菊鏈和第二組菊鏈中的菊鏈選擇性地連接至一感測電路(舉例來說，圖5中的512)。
當在該第一組菊鏈中的一菊鏈和該第二組菊鏈中的一菊鏈之間有連續性時(它們應該彼此隔離)，一短路係被偵測到。如圖2中所示，交叉的菊鏈230與232彼此隔離，因為於該交叉點處的其中一個訊號線路區段被施行在該測試電路中，而另一個訊號線路區段則被施行在該待測IC中。當該等第一組菊鏈和第二組菊鏈配向成彼此垂直時，倘若在該第一組的一菊鏈和該第二組的一菊鏈之間偵測到連續性的話，該短路便位於該等菊鏈交叉的位置處，該等菊鏈的微凸塊接點在該位置處為最接近。
如圖6中所示，切換電路602與606被配置成用以將該第一組菊鏈連接至一第一終端(Out)，而切換電路604與608被配置成用以將該第二組菊鏈連接至一第二終端(In)。短路係藉由測試該等第一資料終端和第二資料終端之間的連續性來偵測。舉例來說，該等切換器經由一控制器被配置成用以測試菊鏈620與622之間的連續性。倘若連續性被偵測到的話，該等菊鏈交叉的位置便係被判定為該短路的位置。當一選定菊鏈(舉例來說，622)的兩端被連接至相同資料終端(舉例來說，Out)的話，存在於該菊鏈中的開路比較不可能中斷該短路的電路路徑以及阻礙偵測。
於某些施行方式中，該控制電路(圖中並未顯示)係被配置成用以讓切換電路將該等第一組和第二組中的多條菊鏈連接至對應的終端，以便同步檢查該等多條菊鏈的短路。倘若一短路被偵測到的話，該控制電 路係被配置成用以中斷連接該等多條菊鏈中選定的菊鏈並且重新測試短路。該過程會反覆進行直到該短路被隔離為止。於某些特殊的施行方式中，該控制電路可被配置成用以讓該等切換電路在一開始將所有該等菊鏈連接至對應的終端，並且響應於一短路之偵測，根據二元搜尋演算法來選擇要移除的菊鏈，直到該(等)短路被隔離為止。在每一個移除步驟中，該二元搜尋會中斷連接半數已連接的菊鏈並且查看是否仍然偵測到短路。倘若不再偵測到短路的話，該短路便會被判定為在另一半的菊鏈中。該選擇與偵測過程係在另一半的菊鏈中反覆進行，以便進一步隔離該短路。否則，倘若仍然偵測到短路的話，短路則可能存在於任一半的菊鏈中。該選擇與偵測過程則會在每一半的菊鏈中反覆進行，以便進一步隔離該(等)短路。
圖7所示的係圖3的測試電路，其被配置成用以測試微凸塊接點以便決定開路的位置。如參考圖6所述，該測試電路包含四個切換電路(602、604、606、以及608)，每一個切換電路皆具有多個切換器610，該等切換器被配置成可以響應於一控制電路(圖中並未顯示)而將該等第一組菊鏈和第二組菊鏈中的菊鏈選擇性地連接至一電壓源與一感測電路(舉例來說，圖5中的512)。
開路係藉由個別地檢查每一個該等菊鏈的不連續性而被偵測到。舉例來說，在圖7所示的範例中，切換電路604與608係由一控制電路(圖中並未顯示)被配置成用以將菊鏈702的第一端連接至一第一終端(In)並且將該菊鏈的第二端連接至一第二終端(Out)。該等第一終端與第二終端接著係被檢查連續性。倘若偵測到一開路(也就是，不連續性)的話，該控制電路係被配置成用以藉由旁繞該菊鏈的不同區段來找出該開路，直到恢復 連續性為止。倘若在該菊鏈的其中一個區段被旁繞時恢復連續性的話，該開路便被判定為位在該(等)被旁繞的區段中。於圖7中所示的施行方式中，該測試電路包含被設置在每一組中的相鄰菊鏈之間的多個切換器(舉例來說，706)。該等切換器706係由該控制電路(圖中並未顯示)來控制，用以經由該組中的一相鄰菊鏈(舉例來說，704)來旁繞該選定菊鏈(舉例來說，702)的不同部分。
圖8所示的係用以利用圖7中所示之測試電路的配置來決定一開路故障之位置的範例方法的流程圖。於此範例中，訊號線路區段係響應於一菊鏈中之開路的偵測而依序被旁繞，直到找出開路為止。在方塊802處，一菊鏈中的第一區段係響應於偵測該菊鏈中之開路而被選擇。在方塊804處，該被選擇的區段係被旁繞並且重新測試該菊鏈的連續性。在判斷方塊806處，倘若連續性不存在的話，先前被旁繞的區段便會在該菊鏈中被重新連接並且在方塊808處選擇該菊鏈中要旁繞的下一個區段。該過程係反覆進行而回到方塊804。否則，倘若在判斷方塊806處連續性存在的話，該開路便會被判定為位在該被旁繞的訊號線路區段。
圖9-1至9-3所示的係利用圖8中所示的方法來決定一開路故障的位置。於此範例中，第一菊鏈(被連接在切換器902與906之間)中的開路的位置係藉由以第二菊鏈(被連接在切換器904與908之間)中的區段(920、922、924、以及928)依序旁繞各個區段(910、912、914、以及916)來決定。
圖9-1所示的係菊鏈之間的切換器的配置，其中，沒有任何區段被旁繞。於此範例中，一開路位於區段912中。於此圖中以「X」來表 示第一菊鏈的不連續性。如圖8中所述，該第一菊鏈的區段係響應於偵測該菊鏈之不連續性而依序被旁繞，直到連續性恢復為止。
圖9-2所示的係該等第一菊鏈和第二菊鏈之間的切換器的配置，其中，第一菊鏈的區段910經由第二菊鏈的區段920被旁繞。因為連續性沒有恢復，所以，該等切換器係被重新配置成用以旁繞該第一菊鏈的下一個區段。圖9-3所示的係該等第一菊鏈和第二菊鏈之間的切換器的配置，其中，第一菊鏈的區段912經由第二菊鏈的區段922被旁繞。因為圖9-3中的旁繞的關係，連續性恢復並且會判定該開路的位置。
該控制電路可被配置成同時旁繞一菊鏈的多個區段。倘若連續性恢復的話，該開路係被判定為位在該等被旁繞區段的其中一者之中。於某些特殊的施行方式中，該控制電路係被配置成以二元搜尋的方式來旁繞區段，直到判定含有開路的區段為止。
本文雖然主要參考中介片來說明各實施例；不過，熟習本技術的人士從本文中便會明白，該等實施例亦可以套用於測試各式各樣其它堆疊IC中的微凸塊接點。意欲此說明書和經解釋的實施例僅被視為範例，本發明真實範疇則由下面的申請專利範圍來表明。
200‧‧‧中介片
201‧‧‧矽基板
202‧‧‧佈線層
204‧‧‧微凸塊接點觸墊
206‧‧‧訊號線路區段/實線
208‧‧‧訊號線路區段/虛線
220‧‧‧測試電路
222‧‧‧微凸塊
226‧‧‧訊號線路區段/實線
228‧‧‧訊號線路區段/虛線
230‧‧‧電路路徑/菊鏈
232‧‧‧電路路徑/菊鏈
240‧‧‧焊凸塊

Claims (20)

  1. 一種積體電路(IC)，包括：佈線電路系統，其在該IC的一或更多個佈線層中包含複數條訊號線路區段；複數個微凸塊接點，其耦合至該佈線電路系統；以及複數個測試電路，每一個測試電路皆透過該等微凸塊接點所組成的一個別子集被耦合至該等複數條訊號線路區段所組成的一子集，每一個測試電路係被配置成用以：連接該個別的微凸塊接點子集中的微凸塊接點，以形成該訊號線路區段子集的一第一組菊鏈以及該訊號線路區段子集的一第二組菊鏈；測試該第一組菊鏈與該第二組菊鏈之間的短路；測試該等第一組菊鏈與第二組菊鏈的開路；響應於偵測一菊鏈中的開路而決定該菊鏈中該開路所在的一部分；以及響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
  2. 根據申請專利範圍第1項的IC，其中：該等訊號線路區段中的每一者係連接該等微凸塊接點中的一個別微凸塊接點對；以及每一個測試電路在決定該菊鏈中該開路所在之部分中係進一步被配置成用以決定該菊鏈中該等複數個微凸塊接點中在其之間有不連續性的一相鄰微凸塊接點對。
  3. 根據申請專利範圍第2項的IC，其中，每一個測試電路在決定該第一組菊鏈短路連接至該第二組菊鏈的位置中係進一步被配置成用以決定被連接在一起的一對微凸塊接點。
  4. 根據申請專利範圍第1項的IC，其中，該等複數個測試電路中的每一者包含：一第一切換電路，其配置成用以響應於表示該第一組菊鏈中的第一菊鏈的一第一控制訊號將該第一菊鏈的第一端連接至一第一終端；一第二切換電路，其配置成用以響應於表示該第一菊鏈的一第二控制訊號將該第一菊鏈的第二端連接至一第二終端；一第三切換電路，其配置成用以響應於表示該第二組菊鏈中的第二菊鏈的一第三控制訊號將該第二菊鏈的第一端連接至一第三終端；一第四切換電路，其配置成用以響應於表示該第二菊鏈的一第四控制訊號將該第二菊鏈的第二端連接至一第四終端；一感測電路，其連接至該等第一終端、第二終端、第三終端、以及第四終端；以及一控制電路，其耦合至該等第一切換電路、第二切換電路、第三切換電路、以及第四切換電路，並且被配置成用以調整該等第一控制訊號、第二控制訊號、第三控制訊號、以及第四控制訊號。
  5. 根據申請專利範圍第1項的IC，其中，該等複數個測試電路中的每一者被配置成用以針對該第一組菊鏈中的每一個菊鏈藉由下面方式來測試該等第一組菊鏈和第二組菊鏈之間的短路：將該第一組中的該菊鏈的第一端與第二端連接至一第一終端； 將該第二組中的一或更多個菊鏈的第一端與第二端連接至一第二終端；以及測試該等第一終端與第二終端之間的連續性。
  6. 根據申請專利範圍第5項的IC，其中，該第二組菊鏈中的該等一或更多個菊鏈包含該第二組中的所有菊鏈；以及該測試電路進一步被配置成用以響應於偵測該等第一終端與第二終端之間的連續性，藉由選擇該第二組菊鏈的一子集、僅將該菊鏈子集中的菊鏈連接至該第二終端、以及重複測試該等第一終端與第二終端之間的連續性，以找出一在該第一組中的該菊鏈上提供連續性的電氣路徑，該子集之選擇係根據二元搜尋來實施。
  7. 根據申請專利範圍第1項的IC，其中，該測試電路被配置成用以藉由旁繞該等菊鏈中的第一菊鏈的不同區段並且測試該菊鏈的連續性來實施決定該菊鏈中該開路所在之部分。
  8. 根據申請專利範圍第7項的IC，其中，該測試電路被配置成用以藉由將該第一菊鏈連接至該等菊鏈中的第二菊鏈來實施該第一菊鏈之不同區段的旁繞。
  9. 根據申請專利範圍第8項的IC，其中，旁繞該菊鏈的不同區段並且測試該菊鏈的連續性係依序旁繞該菊鏈的該等區段。
  10. 根據申請專利範圍第8項的IC，其中，旁繞該菊鏈的不同區段並且測試該菊鏈的連續性係根據二元搜尋演算法來選擇該等不同的區段。
  11. 一種積體電路(IC)，包括： 一中介片，該中介片包含：排列在一陣列中的複數個焊球；複數個直通矽穿孔，其分別連接至該等焊球；複數個微凸塊接點；以及被連接至該等複數個微凸塊接點和該等複數個直通矽穿孔的佈線電路系統，該佈線電路系統包含在該中介片之第一佈線層中的一第一組訊號線路以及在該中介片之第二佈線層中的一第二組訊號線路；以及複數個測試電路，每一個測試電路係透過該等微凸塊接點所組成的一個別子集被耦合至該等複數條訊號線路區段所組成的一子集，每一個測試電路係被配置成用以：連接該個別的微凸塊接點子集中的微凸塊接點，以便形成該訊號線路區段子集的一第一組菊鏈以及該訊號線路區段子集的一第二組菊鏈；測試該第一組菊鏈與該第二組菊鏈之間的短路；測試該等第一組菊鏈與第二組菊鏈的開路；響應於偵測一菊鏈中的開路而決定該菊鏈中該開路所在的一部分；以及響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
  12. 根據申請專利範圍第11項的IC，其中：該等訊號線路區段中的每一者係連接該等微凸塊接點中的一個別微凸塊接點對；以及每一個測試電路在決定該菊鏈中該開路所在之部分中係進一步被配置 成用以決定該菊鏈中該等複數個微凸塊接點中在其之間有不連續性的一相鄰微凸塊接點對。
  13. 根據申請專利範圍第12項的IC，其中，每一個測試電路在決定該第一組菊鏈短路連接至該第二組菊鏈的位置中係進一步被配置成用以決定被連接在一起的一對微凸塊接點。
  14. 根據申請專利範圍第11項的IC，其中，該等複數個測試電路中的每一者包含：一第一切換電路，被配置成用以響應於表示該第一組菊鏈中的第一菊鏈的一第一控制訊號將該第一菊鏈的第一端連接至一第一終端；一第二切換電路，被配置成用以響應於表示該第一菊鏈的一第二控制訊號將該第一菊鏈的第二端連接至一第二終端；一第三切換電路，被配置成用以響應於表示該第二組菊鏈中的第二菊鏈的一第三控制訊號將該第二菊鏈的第一端連接至一第三終端；一第四切換電路，被配置成用以響應於表示該第二菊鏈的一第四控制訊號將該第二菊鏈的第二端連接至一第四終端；一感測電路，被連接至該等第一終端、第二終端、第三終端、以及第四終端；以及一控制電路，被耦合至該等第一切換電路、第二切換電路、第三切換電路、以及第四切換電路，並且被配置成用以調整該等第一控制訊號、第二控制訊號、第三控制訊號、以及第四控制訊號。
  15. 根據申請專利範圍第11項的IC，其中，該等複數個測試電路中的每一者被配置成用以針對該第一組菊鏈中的每一個菊鏈藉由下面方式來測 試該等第一組菊鏈和第二組菊鏈之間的短路：將該第一組中的該菊鏈的第一端與第二端連接至一第一終端；將該第二組中的一或更多個菊鏈的第一端與第二端連接至一第二終端；以及測試該等第一終端與第二終端之間的連續性。
  16. 根據申請專利範圍第15項的IC，其中：該第二組菊鏈中的該等一或更多個菊鏈包含該第二組中的所有菊鏈；以及該測試電路進一步被配置成用以響應於偵測該等第一終端與第二終端之間的連續性，藉由選擇該第二組菊鏈的一子集、僅將該菊鏈子集中的菊鏈連接至該第二終端、以及重複測試該等第一終端與第二終端之間的連續性，以找出一在該第一組中的該菊鏈上提供連續性的電氣路徑，該子集之選擇係根據二元搜尋來實施。
  17. 根據申請專利範圍第11項的IC，其中，該測試電路被配置成用以藉由旁繞該等菊鏈中的第一菊鏈的不同區段並且測試該菊鏈的連續性來實施決定該菊鏈中該開路所在之部分。
  18. 根據申請專利範圍第17項的IC，其中，該測試電路被配置成用以藉由將該第一菊鏈連接至該等菊鏈中的第二菊鏈來實施該第一菊鏈之不同區段的旁繞。
  19. 根據申請專利範圍第18項的IC，其中，旁繞該菊鏈的不同區段並且測試該菊鏈的連續性係根據二元搜尋演算法來選擇該等不同的區段。
  20. 一種用於測試一中介片之微凸塊接點的方法，包括： 將具有個別微凸塊接點陣列的複數個測試電路裝設於該中介片的該等微凸塊接點所組成的個別子集上，每一個該等複數個測試電路係連接該個別的微凸塊接點子集中的微凸塊接點，以便形成一個別的第一組菊鏈以及一個別的第二組菊鏈；測試該第一組菊鏈與該第二組菊鏈之間的短路；測試該等第一組菊鏈與第二組菊鏈的開路；響應於偵測一菊鏈中的開路而決定該菊鏈中該開路所在的一部分；以及響應於偵測該第一組菊鏈與該第二組菊鏈之間的短路而決定該第一組菊鏈短路連接至該第二組菊鏈的位置。
TW102123781A 2012-09-28 2013-07-03 具有微凸塊接點的半導體結構及測試微凸塊接點的方法 TWI480557B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/630,215 US8810269B2 (en) 2012-09-28 2012-09-28 Method of testing a semiconductor structure

Publications (2)

Publication Number Publication Date
TW201413260A true TW201413260A (zh) 2014-04-01
TWI480557B TWI480557B (zh) 2015-04-11

Family

ID=48577277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123781A TWI480557B (zh) 2012-09-28 2013-07-03 具有微凸塊接點的半導體結構及測試微凸塊接點的方法

Country Status (7)

Country Link
US (1) US8810269B2 (zh)
EP (1) EP2901168B1 (zh)
JP (1) JP5947466B2 (zh)
KR (1) KR101882566B1 (zh)
CN (1) CN104704379B (zh)
TW (1) TWI480557B (zh)
WO (1) WO2014051708A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581638B2 (en) * 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages
US9842784B2 (en) * 2014-06-23 2017-12-12 Zglue, Inc. System and methods for producing modular stacked integrated circuits
US10048306B1 (en) * 2015-03-02 2018-08-14 Altera Corporation Methods and apparatus for automated integrated circuit package testing
KR102482023B1 (ko) 2016-01-28 2022-12-28 삼성전자주식회사 적층 메모리 칩 전기적 단락 검출 장치 및 방법
TWI582445B (zh) * 2016-04-29 2017-05-11 力成科技股份有限公司 加寬輸入輸出記憶體之矽穿孔菊鍊測試裝置
CN107450009A (zh) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 一种集成电路测试装置及采用其测试焊点的方法
US10429439B2 (en) 2016-07-01 2019-10-01 Intel Corporation In die stepping sort
JP6790607B2 (ja) * 2016-09-01 2020-11-25 富士通株式会社 積層基板の検査方法、検査モジュールおよびパレット
US10262911B1 (en) * 2016-12-14 2019-04-16 Xilinx, Inc. Circuit for and method of testing bond connections between a first die and a second die
KR102361639B1 (ko) 2017-07-10 2022-02-10 삼성전자주식회사 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법
CN110931452B (zh) * 2019-10-31 2022-02-08 中国工程物理研究院电子工程研究所 一种射频直流旋转对称正反复用型菊花链结构
TWI726681B (zh) * 2020-04-14 2021-05-01 元太科技工業股份有限公司 電子裝置
CN113471168B (zh) * 2021-07-09 2022-10-11 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置
CN113540039B (zh) * 2021-07-09 2022-10-11 中国人民解放军国防科技大学 基于倒装焊的tsv多应力可靠性试验芯片结构、装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603323B1 (en) 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
DE10043726C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens
US6509739B1 (en) 2000-11-08 2003-01-21 Xilinx, Inc. Method for locating defects and measuring resistance in a test structure
US6564986B1 (en) 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
CN1170165C (zh) * 2001-09-19 2004-10-06 陈振贤 阵列式电子接点可靠性的测试方法及其测试结构
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
US6788092B2 (en) 2002-04-15 2004-09-07 Advanced Semiconductor Engineering, Inc. Test assembly for integrated circuit package
JP2003309183A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体システム、半導体システムの接続テスト方法及び半導体システムの製造方法
US6894524B1 (en) 2003-10-23 2005-05-17 Lsi Logic Corporation Daisy chain gang testing
US7109734B2 (en) 2003-12-18 2006-09-19 Xilinx, Inc. Characterizing circuit performance by separating device and interconnect impact on signal delay
US7429867B1 (en) 2005-01-10 2008-09-30 Xilinx, Inc. Circuit for and method of detecting a defect in a component formed in a substrate of an integrated circuit
US7187179B1 (en) * 2005-10-19 2007-03-06 International Business Machines Corporation Wiring test structures for determining open and short circuits in semiconductor devices
US7312625B1 (en) 2006-06-08 2007-12-25 Xilinx, Inc. Test circuit and method of use thereof for the manufacture of integrated circuits
US7518394B1 (en) 2007-02-07 2009-04-14 Xilinx, Inc. Process monitor vehicle
US7800385B2 (en) 2008-03-13 2010-09-21 Oracle America, Inc. Apparatus and method for testing electrical interconnects
WO2009146583A1 (en) * 2008-06-02 2009-12-10 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework

Also Published As

Publication number Publication date
WO2014051708A1 (en) 2014-04-03
US8810269B2 (en) 2014-08-19
JP2015532420A (ja) 2015-11-09
JP5947466B2 (ja) 2016-07-06
EP2901168A1 (en) 2015-08-05
CN104704379A (zh) 2015-06-10
EP2901168B1 (en) 2017-03-22
KR101882566B1 (ko) 2018-07-26
TWI480557B (zh) 2015-04-11
CN104704379B (zh) 2017-04-26
KR20150063064A (ko) 2015-06-08
US20140091819A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
TWI480557B (zh) 具有微凸塊接點的半導體結構及測試微凸塊接點的方法
US8956889B2 (en) Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC)
US7598523B2 (en) Test structures for stacking dies having through-silicon vias
US8773157B2 (en) Test circuit for testing through-silicon-vias in 3D integrated circuits
US7782688B2 (en) Semiconductor memory device and test method thereof
US20120261662A1 (en) Integrated circuit with test circuit
JP2013535113A (ja) ダイ間ボンディングをテストするための集積回路および方法
US9417285B2 (en) Integrated fan-out package-on-package testing
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
US9448285B2 (en) Method and apparatus of wafer testing
US9568543B2 (en) Structure and method for testing stacked CMOS structure
Yaglioglu et al. Direct connection and testing of TSV and microbump devices using NanoPierce™ contactor for 3D-IC integration
US8860448B2 (en) Test schemes and apparatus for passive interposers
Wang et al. Pre-bond testing of the silicon interposer in 2.5 D ICs
JP2010537187A (ja) マルチサイトプローブ
CN110531125A (zh) 空间转换器、探针卡及其制造方法
US20130063172A1 (en) Contactor with multi-pin device contacts
US8802454B1 (en) Methods of manufacturing a semiconductor structure
US9989572B1 (en) Method and apparatus for testing interposer dies prior to assembly
KR20140141993A (ko) 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치
US20030234660A1 (en) Direct landing technology for wafer probe
CN105470239B (zh) 一种用于测试晶圆叠层结构的金属连接性的测试结构
US11804413B1 (en) Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects
Salah DfT techniques and architectures for TSV-based 3D-ICs: A comparative study
KR101509198B1 (ko) 프로브 카드용 분리형 컨택터