JP2000321329A

JP2000321329A - 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体

Info

Publication number: JP2000321329A
Application number: JP11130711A
Authority: JP
Inventors: Masayuki Yoshima; 政幸與島; Masato Nikaido; 正人二階堂
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-05-12
Filing date: 1999-05-12
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】電子部品等が実装された回路基板の不良探索
を詳細な回路情報なしに簡易な装置構成で自動的にかつ
短時間で行える不良探索システムを提供する。【解決手段】マスタデータ作成工程Ｓ１では良品基板
を予め作成したテストプログラムで動作させ、全ネット
または選択ネットの信号を測定し、その結果を格納す
る。特定ＩＣネット測定工程Ｓ２では不良基板をテスト
プログラムで動作させ、任意の選択ＩＣチップに対して
該ＩＣの端子と接続された全ネットの信号を測定する。
不良ＩＣ候補認識工程Ｓ３では測定結果を良品基板の該
ネットの結果と比較し、該ＩＣが少なくとも１つの異常
ネットと接続された不良ＩＣ候補であるかどうかを判断
する。不良判定工程Ｓ４ではその判断結果に基づき、該
ＩＣが不良ＩＣ候補でなければ次の測定ＩＣを選択して
測定を指示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は実装基板の不良探索
システム及びその不良探索方法並びにその制御プログラ
ムを記録した記録媒体に関し、特に良品基板と不良品基
板とでＩＣ（集積回路）毎にネット信号を比較し、異常
ネットから不良ＩＣまたは不良端子を特定する探索手法
に関する。

【０００２】

【従来の技術】従来、この種の実装基板の不良探索にお
いては、熟練者または回路設計者がＩＣ端子や基板パッ
ドに電気プローブを当てて、オシロスコープやスペクト
ルアナライザ等の計測器を用いて信号解析し、各個人が
持つ知識やノーハウによって不良箇所の探索を行ってい
る。

【０００３】また、実装基板の不良探索を自動的に行う
自動探索装置としては、例えば特開平１−２６３５７１
号公報に開示された装置がある。この装置は、図８に示
すように、ファンクションボードテスタ部２１と、ハン
ドラ部２２と、シグネチャアナライザ部２３と、コンピ
ュータ部２４と、キーボード２５とから構成されてい
る。

【０００４】ファンクションボードテスタ部２１は電子
回路実装基板（被不良探索基板）２７の機能検証を行
う。ハンドラ部２２はコンタクトピン２６をＸ−Ｙ−Ｚ
方向に自動的に移動する。

【０００５】シグネチャアナライザ部２３はコンタクト
ピン２６が採取した被不良探索基板２７の各ポイントの
データを入力して解析する。コンピュータ部２４はシグ
ネチャアナライザ部２３からの解析データと正解値デー
タとを比較照合して良否の判定を行う。キーボード２５
はコンピュータ部２４に各種の指令を入力する。

【０００６】実装基板の不良探索を行う場合には、まず
ファンクションボードテスタ部２１から被不良探索基板
２７にデータが送られる。被不良探索基板２７の回路の
浅い順にコンピュータ部２４が被不良探索基板２７上の
ＩＣのＸ−Ｙ座標を出し、その位置にハンドラ部２２に
取付けられたヘッド部２８が位置付けされ、コンタクト
ピン２６がＩＣのピンにコンタクトする。

【０００７】コンタクトピン２６を経由して被不良探索
基板２７の１ポイントのデータがシグネチャアナライザ
部２３に取込まれ、予め採取されている良品データとの
比較照合がコンピュータ部２４によって行われる。良品
との比較照合結果が良の場合には被測定不良探索基板２
７の１ステップ深い位置にバンドラ部２２を移動し、次
のポイントにコンタクトピン２６をコンタクトさせる。

【０００８】上記の作業を被不良探索基板の電子回路の
浅い位置から深い位置について繰返し行い、良品データ
との比較照合結果が否と判定された時は探索を停止し、
否と判定したポイントをディスプレイに表示するので、
この位置のＩＣを良品と交換すればよい。

【０００９】

【発明が解決しようとする課題】上述した従来の不良探
索では、熟練者または回路設計者が行う場合、各個人の
能力や経験が探索効率に影響する上、高密度の進展する
実装基板に対してはプロービングが困難な上、機能が複
雑で探索に多大な時間を要するという問題がある。

【００１０】一方、シグネチャアナライザを用いた解析
装置ではファンクションボードテスタやシグネチャアナ
ライザといった高価な測定機器を必要とし、探索システ
ムが高価になる上、シグネチャアナライザでは同期、波
形比較といった高度な解析のためにデータ取得や解析に
時間がかかるという問題がある。

【００１１】そこで、本発明の目的は上記の問題点を解
消し、電子部品等が実装された回路基板の不良探索を詳
細な回路情報なしに簡易な装置構成で自動的にかつ短時
間で行うことができる実装基板の不良探索システム及び
その不良探索方法並びにその制御プログラムを記録した
記録媒体を提供することにある。

【００１２】

【課題を解決するための手段】本発明による実装基板の
不良探索システムは、集積回路及び電子部品が実装され
た実装基板の不良探索システムであって、前記実装基板
を予め設定されたテストプログラムで動作させる手段
と、前記テストプログラムが動作する時の前記実装基板
の全ネット及び選択ネットのうちの少なくとも一方の信
号を測定する測定手段と、良品基板及び不良基板を前記
テストプログラムで動作させた時の前記測定手段の測定
結果を比較する比較手段と、前記比較手段の比較結果を
基に前記不良基板の集積回路が少なくとも１つの異常ネ
ットと接続された不良集積回路候補であるかどうかを判
断する判断手段と、前記判断手段で当該集積回路が不良
集積回路候補でないと判断された時に次の測定集積回路
を選択して当該測定集積回路の測定を指示する第１の指
示手段と、前記判断手段で当該集積回路が不良集積回路
候補であると判断された時に当該不良集積回路候補の集
積回路が接続された異常ネット中に他の集積回路の出力
端子及び入出力端子の一方に接続された異常ネットがあ
るかを調べる手段と、前記異常ネットが存在する時にそ
れらの集積回路の中から１つの集積回路を源流側不良集
積回路候補として選択して当該源流側不良集積回路候補
の集積回路の測定を指示する第２の指示手段と、前記異
常ネットが存在しない時に当該不良集積回路候補の集積
回路を不良集積回路として抽出する抽出手段とを備えて
いる。

【００１３】本発明による実装基板の不良探索方法は、
集積回路及び電子部品が実装された実装基板の不良探索
方法であって、良品基板を予め作成したテストプログラ
ムで動作させかつその全ネット及び選択ネットのうちの
少なくとも一方の信号を測定してその測定結果を格納す
るマスタデータ作成工程と、不良基板を前記テストプロ
グラムで動作させかつ任意の選択集積回路に対して当該
集積回路の端子と接続された全ネットの信号を測定する
特定ＩＣネット測定工程と、前記特定ＩＣネット測定工
程で得られた測定結果を前記良品基板の該ネットの結果
と比較しかつ当該集積回路が少なくとも１つの異常ネッ
トと接続された不良ＩＣ候補であるかどうかを判断する
不良ＩＣ候補認識工程と、前記不良ＩＣ候補認識工程の
結果に基づいて当該集積回路が不良集積回路候補でない
時に次の測定集積回路を選択して前記特定ＩＣネット測
定工程に測定を指示し、当該集積回路が不良集積回路候
補の時に当該集積回路が接続された異常ネット中に他の
集積回路の出力端子及び入出力端子のいずれかと接続さ
れた異常ネットがあるかを調べ、前記異常ネットが存在
する時にそれらの集積回路の中から１つの集積回路を源
流側不良集積回路の候補として選択して前記特定ＩＣネ
ット測定工程に測定を指示し、前記異常ネットが存在し
ない時に当該集積回路を不良集積回路として抽出する不
良判定工程とを備えている。

【００１４】本発明による実装基板の不良探索制御プロ
グラムを記録した記録媒体は、集積回路及び電子部品が
実装された実装基板の不良探索制御を情報処理装置に行
わせるための不良探索制御プログラムを記録した記録媒
体であって、前記不良探索制御プログラムは前記情報処
理装置に、前記実装基板を予め設定されたテストプログ
ラムで動作させ、前記テストプログラムが動作する時の
前記実装基板の全ネット及び選択ネットのうちの少なく
とも一方の信号を測定させ、良品基板及び不良基板を前
記テストプログラムで動作させた時の前記測定手段の測
定結果を比較させ、その比較結果を基に前記不良基板の
集積回路が少なくとも１つの異常ネットと接続された不
良集積回路候補であるかどうかを判断させ、当該集積回
路が不良集積回路候補でないと判断された時に次の測定
集積回路を選択させて当該測定集積回路の測定を指示さ
せ、当該集積回路が不良集積回路候補であると判断され
た時に当該不良集積回路候補の集積回路が接続された異
常ネット中に他の集積回路の出力端子及び入出力端子の
一方に接続された異常ネットがあるかを調べさせ、前記
異常ネットが存在する時にそれらの集積回路の中から１
つの集積回路を源流側不良集積回路候補として選択させ
て当該源流側不良集積回路候補の集積回路の測定を指示
させ、前記異常ネットが存在しない時に当該不良集積回
路候補の集積回路を不良集積回路として抽出させてい
る。

【００１５】すなわち、本発明の第１の実装基板の不良
探索方法は、良品基板を予め作成したテストプログラム
で動作させ、測定手段を用いて全ネットまたは選択ネッ
トの信号を測定し、その結果を格納するマスタデータ作
成工程と、不良基板をテストプログラムで動作させ、任
意の選択ＩＣチップに対して該ＩＣの端子と接続された
全ネットの信号を測定する特定ＩＣネット測定工程と、
特定ＩＣネット測定工程で得られた測定結果を良品基板
の該ネットの結果と比較し、該ＩＣが少なくとも１つの
異常ネットと接続された不良ＩＣ候補であるかどうかを
判断する不良ＩＣ候補認識工程と、不良ＩＣ候補認識工
程の結果に基づき、該ＩＣが不良ＩＣ候補でなければ次
の測定ＩＣを選択して特定ＩＣネット測定工程に測定を
指示し、該ＩＣが不良ＩＣ候補であれば該ＩＣが接続さ
れた異常ネット中に他のＩＣの出力端子または入出力端
子と接続された異常ネットがあるかを調べ、存在する場
合にそれらのＩＣの中から１つのＩＣを源流側不良ＩＣ
の候補として選択して特定ＩＣネット測定工程に測定を
指示し、存在しない場合に該ＩＣを不良ＩＣとして抽出
する不良判定工程とからなる。

【００１６】本発明の第２の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ＩＣネット測定工程
における測定で、対象ネットの信号特性によってパルス
数や周波数、または電圧を選択するようにしている。

【００１７】本発明の第３の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ＩＣネット測定工程
における測定時間を、測定ポイントにおいてテストプロ
グラムの開始から一定時間、あるいはテストプログラム
開始から不良が発生するまでの時間、またはテストプロ
グラムの一周期の時間としている。

【００１８】本発明の第４の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ＩＣネット測定工程
における電圧測定を、測定時間内における最高電圧や平
均電圧、または電圧積分値としている。

【００１９】本発明の第５の実装基板の不良探索方法
は、不良ＩＣ候補認識工程における判定で、パルス数や
周波数、または電圧の測定値に対して良品データとの比
または差分を求め、予め設定した判定レベルを基に異常
ネットを識別している。

【００２０】本発明の第６の実装基板の不良探索方法
は、不良判定工程において該ＩＣが不良ＩＣ候補でない
場合に次の測定ＩＣを選択していく順番を、基板を予め
設定したステップ幅を基に縦横複数のマトリックスに分
割し、各領域に存在するＩＣ毎に測定するとともに、マ
トリックス間の総移動距離が最短となるようにしてい
る。

【００２１】本発明の第７の実装基板の不良探索方法
は、不良判定工程で異常ネットに接続する他のＩＣが複
数個存在した場合、該ＩＣと他のＩＣとの接続関係が入
力−出力、入力−入出力、入出力−入出力の順に順位付
けして次の測定ＩＣを選択するようにしている。

【００２２】本発明の第８の実装基板の不良探索方法
は、不良判定工程で最終的に特定された不良ＩＣを提示
する際に、異常ネットと接続された該ＩＣの端子に加
え、異常ネットではない入力端子も不良端子の候補とし
て抽出している。

【００２３】本発明の第９の実装基板の不良探索方法
は、不良判定工程で順次不良ＩＣ候補を探索した結果、
複数のＩＣがループを形成し、いずれのＩＣが源流の不
良ＩＣかを特定することができない場合に該ＩＣをすべ
て不良ＩＣ候補として抽出している。

【００２４】本発明の第１０の実装基板の不良探索方法
は、不良判定工程が特定ＩＣネット測定工程で該ＩＣの
関連ネットをすべて測定した後に該ＩＣの不良候補判定
を行う代わりに、測定ネット毎に良品ネットデータと比
較し、異常ネットが検出されかつ該異常ネットが他のＩ
Ｃの出力端子または入出力端子と接続されていた場合
に、該ＩＣの測定を中止して次の不良ＩＣ候補の測定に
移るようにしている。

【００２５】上記の実装基板の不良探索方法はＩＣ部品
毎に接続されているネットに対して測定及び比較が容易
なパルス数と電圧とを測定し、良品基板との比較から不
良ＩＣ候補を見つけ出し、異常ネットに対する各ＩＣ端
子の入出力特性から信号伝達の上流側不良ＩＣの候補を
抽出し、選択的に順次不良ＩＣ候補を絞り込むため、簡
易なシステム構成で自動的かつ高速に不良箇所を特定す
ることが可能となる。

【００２６】

【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る不良探索システムの構成を示す図である。図１におい
て、本発明の一実施例による不良探索システムはテスト
プログラム制御部１と、プローブ移動機構２と、パーソ
ナルコンピュータ（以下、パソコンとする）３と、カウ
ンタ４と、電圧計５と、プローブ６とから構成されてい
る。

【００２７】テストプログラム制御部１は実装基板７を
予め作成したテストプログラムで稼働する。プローブ移
動機構２はプローブ６を指定されたポイントに移動する
Ｘ、Ｙ、Ｚの３軸移動機構を備えている。

【００２８】カウンタ４はプローブ６の検出信号からパ
ルス数をカウントし、電圧計５はプローブ６の検出信号
から電圧を測定する。パソコン３は図示せぬ制御メモリ
のプログラムを実行してテストプログラム制御部１及び
プローブ移動機構２を制御し、カウンタ４及び電圧計５
の測定結果を読込んで信号処理する。

【００２９】測定は実装基板７のレイアウトデータとネ
ット接続情報とを基に、選択されたＩＣの端子（集積回
路）または対応する基板パッド（集積回路）に自動プロ
ービングして実行される。該ＩＣの端子の一部が同一ネ
ットと接続されている場合にはいずれか１本の端子また
は基板パッドで測定すればよい。

【００３０】また、該ＩＣの端子または基板パッドが物
理的障害によってプロービングできない場合には、同一
ネットに接続された他のＩＣの端子または基板パッドで
測定すればよい。

【００３１】図２は本発明の一実施例による不良探索手
順を示すフローチャートである。図２において、本発明
の一実施例による不良探索手順はマスタデータ作成工程
Ｓ１と、特定ＩＣネット測定工程Ｓ２と、不良ＩＣ候補
認識工程Ｓ３と、不良判定工程Ｓ４とから構成されてい
る。不良判定工程Ｓ４はケース１の不良判定工程Ｓ４ａ
と、ケース２の不良判定工程Ｓ４ｂと、ケース３の不良
判定工程Ｓ４ｃとから構成されている。尚、上記の各工
程はパソコン３が制御メモリのプログラムを実行するこ
とで実現され、制御メモリとしてはＲＯＭ（リードオン
リメモリ）やＩＣメモリが使用可能である。

【００３２】マスタデータ作成工程Ｓ１では良品基板
（図示せず）を予め作成したテストプログラムで動作さ
せ、測定手段（カウンタ４及び電圧計５）を用いて全ネ
ットまたは選択ネットの信号を測定し、その結果を格納
している。

【００３３】特定ＩＣネット測定工程Ｓ２では不良基板
（図示せず）をテストプログラムで動作させ、任意の選
択ＩＣチップに対して該ＩＣの端子と接続された全ネッ
トの信号を測定している。

【００３４】不良ＩＣ候補認識工程Ｓ３では特定ＩＣネ
ット測定工程Ｓ２で得られた測定結果を良品基板の該ネ
ットの結果と比較し、該ＩＣが少なくとも１つの異常ネ
ットと接続された不良ＩＣ候補であるかどうかを判断し
ている。

【００３５】不良判定工程Ｓ４のケース１の不良判定工
程Ｓ４ａでは不良ＩＣ候補認識工程Ｓ３の結果に基づ
き、該ＩＣが不良ＩＣ候補でなければ次の測定ＩＣを選
択して特定ＩＣネット測定工程Ｓ２に測定を指示してい
る。

【００３６】ケース２の不良判定工程Ｓ４ｂでは該ＩＣ
が不良ＩＣ候補であれば、該ＩＣが接続された異常ネッ
ト中に他のＩＣの出力端子または入出力端子と接続され
た異常ネットがあるかを調べ、他のＩＣの出力端子また
は入出力端子と接続された異常ネットが存在する場合
に、それらのＩＣの中から１つのＩＣを源流側不良ＩＣ
の候補として選択して特定ＩＣネット測定工程Ｓ２に測
定を指示している。

【００３７】ケース３の不良判定工程Ｓ４ｃでは他のＩ
Ｃの出力端子または入出力端子と接続された異常ネット
が存在しない場合に、該ＩＣを不良ＩＣとして抽出して
いる。

【００３８】次に、パルス数及び電圧の測定による不良
ネットや不良ＩＣの検出原理の概要について説明する。
不良の原因としてはプリント基板の断線やショート不
良、実装部品の端子接合部でのオープンやショート不良
といった製造不良や、電子部品の故障が挙げられる。

【００３９】一般に、実装基板の製造工程においてはイ
ンサーキットテストや外観検査によって製造不良の検査
を実施している。しかしながら、近年の実装基板の微細
化、高密度化の進展によって、すべての端子やテストパ
ッドにプロービングすることができず、製造不良をすべ
て検出することは事実上不可能である。

【００４０】図３は製造不良が存在した場合の不良伝播
の一例を示す図である。この図３を参照して、製造不良
が存在した場合の不良伝播の１例について説明する。図
３においてはＬＳＩ（大規模集積回路）チップ（以下、
チップとする）ＩＣ２の出力端子８がオープンしていた
場合の不良伝播の様子を示している。尚、チップＩＣ１
〜ＩＣ９にはネットＮ１〜Ｎ１５が接続されている。

【００４１】ネットＮ２は上流側から信号を受信できな
いために異常ネットとなり、この異常ネットＮ２と入力
端子で接続されたチップＩＣ４は正常動作ができず、そ
の結果チップＩＣ４の２つの出力端子には異常信号が現
れる。したがって、これらの出力端子に接続されたネッ
トＮ４，Ｎ５は異常ネットとなり、この影響が下位のチ
ップＩＣ５，ＩＣ７に伝達される。

【００４２】その後、同様にしてさらに下位のチップＩ
Ｃ８へと不良が伝播していく。この場合、８つのネット
Ｎ２，Ｎ４，Ｎ５，Ｎ９，Ｎ１０，Ｎ１１，Ｎ１２，Ｎ
１３が異常ネットとなる。

【００４３】次に、これらの異常ネットを識別する方法
に付いて説明する。通常、ディジタルＩＣの信号はパル
ス信号である。パルス発生タイミング等の厳密な解析に
はロジックアナライザやスペクトロアナライザ等のパル
ス波形評価用の計測器が必要であるが、単に異常ネット
を検出することを考えた場合にはパルス数や周波数、ま
たは電圧を測定し、良品データとの比または差分を求
め、予め設定した判定レベルで識別することで、容易に
異常ネットを抽出することができる。

【００４４】そこで、本発明の一実施例による検査方法
では各ネットＮ１〜Ｎ１５のパルス数と電圧とを測定
し、それらを良品基板のデータと比較することによっ
て、異常ネットの抽出を行う。ここで、重要なことは測
定の再現性である。本発明の一実施例による検査手法で
は機能検査等で用いられるテストプログラムで被測定基
板を起動させた状態で測定することを基本としている。

【００４５】図４は本発明の一実施例においてテストプ
ログラム稼働中のネット出力信号例を模式的に示す図で
ある。この図４を参照して本発明の一実施例による測定
方法について説明する。

【００４６】一般的に、制御信号等のパルス信号は不規
則なパルス信号であり、測定するタイミングや測定時間
によって測定値が異なる。そこで、本発明の一実施例に
よる検査手法ではテストプログラム開始から一定時間の
領域で測定する測定方法Ａや、テストプログラムの１周
期と等しい測定時間で測定する測定方法Ｂを適用する。

【００４７】測定方法Ａにおける測定時間の設定につい
ては測定時間が短いと、良品と不良品とで設定時間内に
差が生じない場合があり得る。そのような場合にはテス
トプログラムで不良発生までの時間が既知であるなら、
その不良発生までの時間を設定することによって必要最
小時間内で差を検出することができる。尚、パルスカウ
ントの測定は電圧しきい値をハイレベル判定範囲の下限
付近に設定し、パルスの立下りまたは立上りで測定すれ
ばよい。

【００４８】上記の電圧測定の必要性について説明す
る。ディジタルＩＣの出力にはパルス信号以外に、論理
判定値としてのハイレベル及びローレベルの２つの電圧
値が存在する。このようなＤＣ（直流）信号に対しては
電圧測定が必要である。

【００４９】一方、パルス信号に対しても、パルスの電
圧レベルがハイレベルの下限近傍で突発的に不良が発生
するような場合、パルス数のみでの比較では不良箇所を
見逃す可能性があり、パルス数に加えて測定パルスの最
高電圧または平均電圧も同時に測定することによって、
良品と差のある箇所を精度良く検出することができる。

【００５０】続いて、図３を参照して不良伝播ネットか
ら源流の不良部品または不良箇所のを探索する方法につ
いて説明する。図３において、チップＩＣ９から測定を
始め、順次隣接チップＩＣ８，ＩＣ７を測定すると仮定
する。

【００５１】チップＩＣ９の場合、チップＩＣ９の端子
と接続されたネットＮ８，Ｎ１４，Ｎ１５には異常ネッ
トが存在せず、不良ＩＣ候補にはならない。チップＩＣ
８の場合、チップＩＣ８の端子と接続された４つのネッ
トＮ１０，Ｎ１１，Ｎ１２，Ｎ１３に異常ネットが存在
し、不良ＩＣ候補として認識される。

【００５２】ここで、異常ネットＮ１０はチップＩＣ８
の入力端子とチップＩＣ５の出力端子とを接続するネッ
トである。したがって、チップＩＣ５が信号伝達のより
源流側と認識され、次の測定はチップＩＣ５が選択され
る。

【００５３】上記と同様の手順で、測定対象がチップＩ
Ｃ５からチップＩＣ４へと移動し、最終的にチップＩＣ
２にたどり着く。この場合、チップＩＣ２の端子と接続
された異常ネットはネットＮ２のみであり、チップＩＣ
２またはチップＩＣ２の異常ネットＮ２と接続された出
力端子８が不良候補として抽出される。

【００５４】上記の説明ではチップＩＣ８が最初の不良
ＩＣ候補として認識されたが、チップＩＣ７から測定を
始めた場合にも上記と同様の手順で、チップＩＣ７→チ
ップＩＣ４→チップＩＣ２と遡り、同じ結果が得られ
る。

【００５５】さらに、上記の説明では測定対象チップの
関連ネット測定後に該チップの不良ＩＣ候補判定及び次
の測定チップ選択を行っているが、各ネットの測定毎に
比較判断を実行し、異常ネットが検出されかつ該異常ネ
ットが他のＩＣの出力端子または入出力端子と接続され
ていた場合に該ＩＣの測定を中止し、次の不良ＩＣ候補
の測定に移ることも可能である。

【００５６】以上説明したように、本発明の一実施例に
よる不良探索手法では不良基板の測定において、不良候
補のチップを測定過程で絞り込んで選択的に測定を実行
するため、測定するネット数を低減することができ、良
品基板と同様に全ネットを測定する方法に比べて高速化
が図れる。

【００５７】図５は製造不良が存在した場合の不良伝播
の他の例を示す図である。図５においてはチップＩＣ２
の入力端子９がオープンしていた場合の不良伝播の様子
を示している。この場合、ネットＮ２〜Ｎ１５の１４個
のネットが異常ネットとなる。

【００５８】探索順序としてはいずれのチップから始め
ても構わないが、チップＩＣ８から始めると、すぐ上流
のチップＩＣ５で次の探索候補のチップとしてチップＩ
Ｃ４とチップＩＣ３との２つ存在する。このような場合
にはいずれか１つのチップを選択すれば良く、ＩＣ４→
ＩＣ２またはＩＣ３→ＩＣ２のいずれの探索経路でも最
終的に源流の不良チップＩＣ２に到達することができ
る。

【００５９】ここで、チップＩＣ２の端子と接続された
異常ネットはネットＮ２，Ｎ３の２つであるが、真の不
良箇所であるネットＮ１は異常ネットとして抽出されな
い。このような場合を想定し、本発明の一実施例による
不良探索手法では異常ネットと接続された該ＩＣの出力
端子１０，１１が複数個ある場合に、異常ネットと接続
された端子に加え、異常ネットではない入力端子をも不
良端子の候補として抽出することで、確実に不良箇所を
特定することができる。

【００６０】図６は不良伝播がループを形成して源流チ
ップを特定することができない例を示す図である。図６
においてはチップＩＣ２の出力端子１２がオープンの場
合であり、ネットＮ２〜Ｎ１５が異常ネットとなる。

【００６１】探索はいずれのチップから始めても良い
が、チップＩＣ９から始めると、ＩＣ９→ＩＣ６→ＩＣ
３→ＩＣ５→ＩＣ４→ＩＣ２→ＩＣ３と遡り、最終的に
４つのチップＩＣ２〜ＩＣ５の間でループする。このよ
うな場合にはこれら４つのチップＩＣ２〜ＩＣ５をすべ
て不良ＩＣの候補として抽出する。

【００６２】図７は最初の不良ＩＣ候補が見つかるまで
順次測定ＩＣを選択していく方法を説明するための模式
図である。図７に示す方法では実装基板１３を予め設定
したステップ幅で縦横それぞれ分割し、分割された領域
毎に測定を実行する。

【００６３】その際、領域間の測定順序はプローブ移動
に要する距離をできるだけ短くするために、基板の４つ
のコーナのいずれかの領域を始点として、横方向または
縦方向に順次測定領域を移動する。

【００６４】図７に示す例では各領域を（行，列）で表
示すると、左上の（１，１）から始め、（１，２）→
（１，３）→（１，４）→（２，４）→（２，３）→…
…→（３，４）の順で測定領域が選択される。

【００６５】結果的に、図７に示すチップの番号順によ
って測定が実行されることになる。尚、実際の測定では
測定途中で不良ＩＣ候補が見つかるため、その後は上述
した手順にしたがって選択的に測定が実行される。

【００６６】このように、従来の検査方法がボードテス
タやシグネチャアナライザ等の測定器を用いてタイミン
グあるいは動作波形を良品と比較しているのに対し、パ
ルス数と電圧とを測定して比較することによって、情報
量を大幅に減少することができ、測定時間及び処理時間
を大幅に短縮することができる。その際、カウンタ４や
電圧計５という簡易な測定器で不良探索システムを構成
することができるので、装置コストを安くすることがで
きる。

【００６７】また、予め良品基板を測定してマスタデー
タを作成しておき、不良基板の測定においてはチップ単
位で関連ネットを測定し、マスタデータとの比較から該
チップが異常ネットと接続された不良ＩＣ候補かどうか
を逐次判断し、該チップが不良ＩＣ候補の場合に異常ネ
ットの端子接続情報を基に上流側チップを絞込み、源流
の不良チップをより少ない測定回数で特定するという方
法をとっているので、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに自動的に短時間で探
索することができる。

【００６８】

【発明の効果】以上説明したように本発明によれば、パ
ルス数と電圧とを測定して比較し、予め良品基板を測定
してマスタデータを作成しておき、不良基板の測定にお
いてはチップ単位で関連ネットを測定し、マスタデータ
との比較から該チップが異常ネットと接続された不良Ｉ
Ｃ候補かどうかを逐次判断し、該チップが不良ＩＣ候補
の場合に異常ネットの端子接続情報を基に上流側チップ
を絞込み、源流の不良チップをより少ない測定回数で特
定することによって、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに簡易な装置構成で自
動的にかつ短時間で行うことができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例による不良探索システムの構
成を示す図である。

【図２】本発明の一実施例による不良探索手順を示すフ
ローチャートである。

【図３】製造不良が存在した場合の不良伝播の一例を示
す図である。

【図４】本発明の一実施例においてテストプログラム稼
働中のネット出力信号例を模式的に示す図である。

【図５】製造不良が存在した場合の不良伝播の他の例を
示す図である。

【図６】不良伝播がループを形成して源流チップを特定
することができない例を示す図である。

【図７】最初の不良ＩＣ候補が見つかるまで順次測定Ｉ
Ｃを選択していく方法を説明するための模式図である。

【図８】従来例による不良探索システムの構成を示す図
である。

【符号の説明】

１テストプログラム制御部２プローブ移動機構３パーソナルコンピュータ４カウンタ５電圧計６プローブ７実装基板８，９，１２オープン端子１０，１１出力端子ＩＣ１〜ＩＣ９ＬＳＩチップＮ１〜Ｎ１５ネットＳ１マスタデータ作成工程Ｓ２特定ＩＣネット測定工程Ｓ３不良ＩＣ候補認識工程Ｓ４不良判定工程Ｓ４ａケース１の不良判定工程Ｓ４ｂケース２の不良判定工程Ｓ４ｃケース３の不良判定工程

Claims

【特許請求の範囲】

【請求項１】集積回路及び電子部品が実装された実装
基板の不良探索システムであって、前記実装基板を予め
設定されたテストプログラムで動作させる手段と、前記
テストプログラムが動作する時の前記実装基板の全ネッ
ト及び選択ネットのうちの少なくとも一方の信号を測定
する測定手段と、良品基板及び不良基板を前記テストプ
ログラムで動作させた時の前記測定手段の測定結果を比
較する比較手段と、前記比較手段の比較結果を基に前記
不良基板の集積回路が少なくとも１つの異常ネットと接
続された不良集積回路候補であるかどうかを判断する判
断手段と、前記判断手段で当該集積回路が不良集積回路
候補でないと判断された時に次の測定集積回路を選択し
て当該測定集積回路の測定を指示する第１の指示手段
と、前記判断手段で当該集積回路が不良集積回路候補で
あると判断された時に当該不良集積回路候補の集積回路
が接続された異常ネット中に他の集積回路の出力端子及
び入出力端子の一方に接続された異常ネットがあるかを
調べる手段と、前記異常ネットが存在する時にそれらの
集積回路の中から１つの集積回路を源流側不良集積回路
候補として選択して当該源流側不良集積回路候補の集積
回路の測定を指示する第２の指示手段と、前記異常ネッ
トが存在しない時に当該不良集積回路候補の集積回路を
不良集積回路として抽出する抽出手段とを有することを
特徴とする不良探索システム。
【請求項２】前記測定手段は、対象ネットの信号特性
によってパルス数と周波数と電圧との中から選択して測
定するよう構成したことを特徴とする請求項１記載の不
良探索システム。
【請求項３】前記測定手段による測定時間は、測定ポ
イントにおいて前記テストプログラムの開始から一定時
間と前記テストプログラムの開始から不良が発生するま
での時間と前記テストプログラムの一周期の時間とのう
ちのいずれかにするよう構成したことを特徴とする請求
項１または請求項２記載の不良探索システム。
【請求項４】前記測定手段による電圧測定は、測定時
間内における最高電圧と平均電圧と電圧積分値との中か
ら選択して測定するように構成したことを特徴とする請
求項１から請求項３のいずれか記載の不良探索システ
ム。
【請求項５】前記比較手段は、前記測定手段の測定結
果に対して前記良品基板の測定結果と前記不良基板の測
定結果との比及びそれらの差分のうちのいずれかを求
め、前記判断手段は、予め設定した判定レベルを基に異常ネ
ットを識別するよう構成したことを特徴とする請求項１
から請求項４のいずれか記載の不良探索システム。
【請求項６】前記第１の指示手段は、前記集積回路が
前記不良集積回路候補でない時に、前記実装基板を予め
設定したステップ幅を基に縦横の複数のマトリックスに
分割し、各領域に存在するＩＣ毎に測定するとともに、
前記マトリックス間の総移動距離が最短となるように前
記次の測定集積回路を選択していくよう構成したことを
特徴とする請求項１から請求項５のいずれか記載の不良
探索システム。
【請求項７】前記第２の指示手段は、前記異常ネット
に接続する他の集積回路が複数存在する時に、前記不良
集積回路候補の集積回路と他の集積回路との接続関係が
入力−出力、入力−入出力、入出力−入出力の順に前記
源流側不良集積回路候補として選択するよう構成したこ
とを特徴とする請求項１から請求項６のいずれか記載の
不良探索システム。
【請求項８】前記抽出手段は、最終的に特定された不
良集積回路を提示する際に前記異常ネットと接続された
集積回路の端子に加え、前記異常ネットではない入力端
子も不良端子の候補として抽出するよう構成したことを
特徴とする請求項１から請求項７のいずれか記載の不良
探索システム。
【請求項９】前記抽出手段は、順次不良集積回路候補
を探索した結果、複数の集積回路がループを形成してい
ずれの集積回路が源流側不良集積回路であるかを特定で
きない時にそれらの集積回路をすべて不良集積回路候補
として抽出するようよう構成したことを特徴とする請求
項１から請求項８のいずれか記載の不良探索システム。
【請求項１０】前記不良基板の測定ネット毎に前記良
品基板の測定結果と比較し、前記異常ネットが検出され
かつ前記異常ネットが他の集積回路の出力端子及び入出
力端子のいずれかと接続されている時に当該集積回路の
測定を中止して次の不良集積回路候補の測定に移るよう
構成したことを特徴とする請求項１から請求項９のいず
れか記載の不良探索システム。
【請求項１１】集積回路及び電子部品が実装された実
装基板の不良探索方法であって、良品基板を予め作成したテストプログラムで動作させか
つその全ネット及び選択ネットのうちの少なくとも一方
の信号を測定してその測定結果を格納するマスタデータ
作成工程と、不良基板を前記テストプログラムで動作させかつ任意の
選択集積回路に対して当該集積回路の端子と接続された
全ネットの信号を測定する特定ＩＣネット測定工程と、前記特定ＩＣネット測定工程で得られた測定結果を前記
良品基板の該ネットの結果と比較しかつ当該集積回路が
少なくとも１つの異常ネットと接続された不良ＩＣ候補
であるかどうかを判断する不良ＩＣ候補認識工程と、前記不良ＩＣ候補認識工程の結果に基づいて当該集積回
路が不良集積回路候補でない時に次の測定集積回路を選
択して前記特定ＩＣネット測定工程に測定を指示し、当
該集積回路が不良集積回路候補の時に当該集積回路が接
続された異常ネット中に他の集積回路の出力端子及び入
出力端子のいずれかと接続された異常ネットがあるかを
調べ、前記異常ネットが存在する時にそれらの集積回路
の中から１つの集積回路を源流側不良集積回路の候補と
して選択して前記特定ＩＣネット測定工程に測定を指示
し、前記異常ネットが存在しない時に当該集積回路を不
良集積回路として抽出する不良判定工程とを有すること
を特徴とする不良探索方法。
【請求項１２】前記マスタデータ作成工程及び特定Ｉ
Ｃネット測定工程における測定は、対象ネットの信号特
性によってパルス数と周波数と電圧との中から選択する
ようにしたことを特徴とする請求項１１記載の不良探索
方法。
【請求項１３】前記マスタデータ作成工程及び特定Ｉ
Ｃネット測定工程における測定時間は、測定ポイントに
おいて前記テストプログラムの開始から一定時間と前記
テストプログラムの開始から不良が発生するまでの時間
と前記テストプログラムの一周期の時間とのうちのいず
れかとするようにしたことを特徴とする請求項１１また
は請求項１２記載の不良探索方法。
【請求項１４】前記マスタデータ作成工程及び特定Ｉ
Ｃネット測定工程における電圧測定は、測定時間内にお
ける最高電圧と平均電圧と電圧積分値との中から選択す
るようにしたことを特徴とする請求項１１から請求項１
３のいずれか記載の不良探索方法。
【請求項１５】前記不良ＩＣ候補認識工程における判
定は、良品基板のデータと不良基板のデータとの比及び
それらの差分とのうちのいずれかを求め、予め設定した
判定レベルを基に前記異常ネットを識別するようにした
ことを特徴とする請求項１１から請求項１４のいずれか
記載の不良探索方法。
【請求項１６】前記不良判定工程においては、前記集
積回路が前記不良集積回路候補でない時に次の測定集積
回路を選択していく順番として、前記実装基板を予め設
定したステップ幅を基に縦横の複数のマトリックスに分
割し、各領域に存在する集積回路毎に測定するととも
に、前記マトリックス間の総移動距離が最短となるよう
に予め順番付けしたことを特徴とする請求項１１から請
求項１５のいずれか記載の不良探索方法。
【請求項１７】前記不良判定工程で、前記異常ネット
に接続する他の集積回路が複数個存在している時に当該
集積回路と他の集積回路との接続関係が入力−出力、入
力−入出力、入出力−入出力の順番に次の測定集積回路
を選択するようにしたことを特徴とする請求項１１から
請求項１６のいずれか記載の不良探索方法。
【請求項１８】前記不良判定工程で最終的に特定され
た不良集積回路を提示する際に、前記異常ネットと接続
された集積回路の端子に加え、前記異常ネットではない
入力端子をも不良端子の候補として抽出するようにした
ことを特徴とする請求項１１から請求項１７のいずれか
記載の不良探索方法。
【請求項１９】前記不良判定工程で順次不良集積回路
候補を探索した結果、複数の集積回路がループを形成し
ていずれの集積回路が源流側不良集積回路かを特定でき
ない時にそれらの集積回路をすべて不良集積回路候補と
して抽出するようにしたことを特徴とする請求項１１か
ら請求項１８のいずれか記載の不良探索方法。
【請求項２０】前記不良判定工程が前記特定ＩＣネッ
ト測定工程で前記集積回路の関連ネットをすべて測定し
た後に当該集積回路の不良候補判定を行う代わりに、前
記不良基板の測定ネット毎に前記良品基板のネットデー
タと比較し、前記異常ネットが検出されかつ当該異常ネ
ットが他の集積回路の出力端子及び入出力端子のうちの
いずれかと接続されている時に、当該集積回路の測定を
中止して次の不良集積回路候補の測定に移るようにした
ことを特徴とする請求項１１から請求項１９のいずれか
記載の不良探索方法。
【請求項２１】集積回路及び電子部品が実装された実
装基板の不良探索制御を情報処理装置に行わせるための
不良探索制御プログラムを記録した記録媒体であって、
前記不良探索制御プログラムは前記情報処理装置に、前
記実装基板を予め設定されたテストプログラムで動作さ
せ、前記テストプログラムが動作する時の前記実装基板
の全ネット及び選択ネットのうちの少なくとも一方の信
号を測定させ、良品基板及び不良基板を前記テストプロ
グラムで動作させた時の前記測定手段の測定結果を比較
させ、その比較結果を基に前記不良基板の集積回路が少
なくとも１つの異常ネットと接続された不良集積回路候
補であるかどうかを判断させ、当該集積回路が不良集積
回路候補でないと判断された時に次の測定集積回路を選
択させて当該測定集積回路の測定を指示させ、当該集積
回路が不良集積回路候補であると判断された時に当該不
良集積回路候補の集積回路が接続された異常ネット中に
他の集積回路の出力端子及び入出力端子の一方に接続さ
れた異常ネットがあるかを調べさせ、前記異常ネットが
存在する時にそれらの集積回路の中から１つの集積回路
を源流側不良集積回路候補として選択させて当該源流側
不良集積回路候補の集積回路の測定を指示させ、前記異
常ネットが存在しない時に当該不良集積回路候補の集積
回路を不良集積回路として抽出させることを特徴とする
不良探索制御プログラムを記録した記録媒体。