JP2001074818A - 実装基板の不良探索方法及び実装基板の不良探索装置 - Google Patents

実装基板の不良探索方法及び実装基板の不良探索装置

Info

Publication number
JP2001074818A
JP2001074818A JP24710899A JP24710899A JP2001074818A JP 2001074818 A JP2001074818 A JP 2001074818A JP 24710899 A JP24710899 A JP 24710899A JP 24710899 A JP24710899 A JP 24710899A JP 2001074818 A JP2001074818 A JP 2001074818A
Authority
JP
Japan
Prior art keywords
net
propagation
terminal
terminals
classified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24710899A
Other languages
English (en)
Inventor
Masato Nikaido
正人 二階堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24710899A priority Critical patent/JP2001074818A/ja
Publication of JP2001074818A publication Critical patent/JP2001074818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 IC及び電子部品が実装された実装基板の不
良箇所を特定する不良探索方法において、自動的且つ短
時間に不良探索を行う汎用的な探索手法及び探索装置を
提供する。 【解決手段】 良品基板と対象基板をそれぞれ別個にテ
ストプログラムで動作させ、測定手段を用いて全ネット
または選択ネットの信号を測定する(S1)。対応する
ネットで設定レベル以上の差が見られた対象基板の不良
伝播ネットを抽出し(S2)、これから信号の上流側に
向かって探索経路を選定するにあたって、ネットのパタ
ーンを分類し、その分類に基づいて更に部品端子を信号
入力端子又は信号出力端子に分類して、ネット相互間の
信号の流れ方向を判定する(S3)。更に、ネットパタ
ーンの分類に基づいた優先順位付けで次の探索候補とな
る不良伝播ネットを選択する(S4)ことで、不良ネッ
トを自動的に且つ短時間で検出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC又は電子部品
等の電子回路が実装された実装基板の機能不良や製造不
良の箇所を探索する、実装基板の不良探索方法及び装置
に関し、特に、良品基板と対象基板との間で各ネットの
信号を相互に比較して対象基板の異常ネットを抽出した
後に、源流の不良箇所を探索する際に好適な実装基板の
不良探索方法及び装置に関する。
【0002】
【従来の技術】従来、電子回路を実装した実装基板の機
能不良の探索は、熟練者または回路設計者が、IC端子
や基板パッドに電気プローブを当てて、オシロスコープ
やスペクトルアナライザ等の計測器を用いて信号を解析
し、各個人が持つ知識やノウハウによって不良箇所の探
索を行っていた。
【0003】上記以外に、電子回路実装基板の機能不良
を自動的に探索する自動探索装置が、例えば特開平1−
263571号公報に提案されている。同公報は、機能
不良の探索作業を自動的に行うことにより、不良探索作
業を行う作業者のスキルや経験に左右されることなく、
一定の上限時間内に電子回路実装基板の機能不良探索を
行うことを目的としたものである。
【0004】図16は、上記公報に記載の機能不良探索
装置の構成を示した機能ブロック図である。この機能不
良探索装置は、不良探索を行う電子回路実装基板(対象
基板)27の機能検証を行うファンクションボードテス
タ部21と、コンタクトピン26をX−Y−Z方向に自
動的に移動するハンドラ部22と、コンタクトピン26
が採取した対象基板27の各ポイントのデータを入力し
て解析するシグネチャアナライザ部23と、シグネチャ
アナライザ部23からの解析データと正しいデータとを
比較照合して、対象基板の各ポイントの良否の判定を行
うコンピュータ部24と、コンピュータ部24に各種の
指令を入力するキーボード25とを具備している。
【0005】上記機能不良探索装置では、ファンクショ
ンボードテスタ部21から、対象基板27に所定のテス
トパターンを有するテストデータが送られる。コンピュ
ータ部24が、対象基板27の回路の論理的に浅い順に
対象基板27上のICのX−Y座標を出力し、その位置
にハンドラ部22に取り付けられたヘッド部28が位置
決めされ、コンタクトピン26がICのピンにコンタク
トする。コンタクトピン26を経由して対象基板27の
1ポイントのデータがシグネチャアナライザ部23に取
り込まれ、予め採取されている良品データとの比較照合
がコンピュータ部24により行われる。良品との比較照
合結果が良の場合には、対象基板27の1ステップ深い
位置にハンドラ部22を移動して、次のポイントにコン
タクトピン26をコンタクトさせる。
【0006】以上の作業を、対象基板の電子回路の論理
的に浅い位置から深い位置について順次に繰り返し、良
品データとの比較照合結果が否と判定されたときは、探
索を停止し、否と判定されたポイントをディスプレイに
表示するので、この位置のICを良品と交換すればよ
い。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、次のような問題点があった。まず、人
間の手作業による探索では、各個人の能力や経験が探索
効率に影響する上に、高密度化が進展する実装基板に対
してはプローブによる作業が困難であり、また、探索に
多大な時間を有するという問題があった。
【0008】一方、従来のシグネチャアナライザを用い
た機能不良探索装置では、ファンクションボードテス
タ、シグネチャアナライザといった高価な測定機器を必
要とし、探索システムが高価になる上に、シグネチャア
ナライザでは、同期、波形比較といった高度な解析のた
めに、データ取得や解析に時間がかかるという問題があ
った。
【0009】本発明の目的は、IC及び/又は電子部品
から成る電子回路が実装された実装基板の機能不良ある
いは製造不良の箇所を特定する不良探索を行う方法であ
って、詳細な回路情報を必要とすることなく、簡易な装
置構成で自動的に且つ短時間で不良探索を行うことがで
きる、汎用的な探索手法を実現した実装基板の不良探索
方法及び実装基板の不良探索装置を提供するものであ
る。
【0010】
【課題を解決するための手段】本発明の実装基板の不良
探索方法は、電子回路が実装された基板の不良探索を行
う実装基板不良探索方法において、予め作成したテスト
プログラムを用いて、良品基板及び対象基板をそれぞれ
動作させ、信号測定手段を用いて全ネット又は選択され
た所定ネットの信号を測定する第1の工程と、前記良品
基板及び前記対象基板の測定結果を相互に比較し、対応
する双方のネットで設定レベル以上の差が検出された対
象基板のネットを不良伝播ネットとして抽出する第2の
工程と、前記不良伝播ネットを該不良伝播ネットに接続
する部品端子の属性に基づいて複数種類のネットパター
ンに分類し、該ネットパターンの分類に基づいて、前記
部品端子を、信号を出力する信号出力端子、又は、信号
を入力する信号入力端子の何れかに分類する第3の工程
と、前記不良伝播ネットから他の不良伝播ネットに遡る
工程であって、前記不良伝播ネットに接続され且つ前記
出力信号端子として分類された端子を有する部品を中継
地点として、該部品の信号入力端子に接続されたネット
を不良伝播ネット候補として抽出し、該抽出された不良
伝播ネット候補に基づいて前記第3の工程及び次の不良
伝播ネット候補の抽出を繰り返し、順次に上流側の不良
伝播ネット候補を抽出することで源流の不良発生ネット
を特定する第4の工程とを有し、前記第4の工程では、
前記第3の工程で設定したネットパターンの分類に基づ
いて、前記中継地点において不良伝播ネット候補に優先
順位を付けることを特徴とする。
【0011】本発明の実装基板の不良探索方法によれ
ば、テストプログラムを印加しながら、全ネット又は所
定の選択されたネットに対して、簡易な回路構成によっ
て測定及び比較が可能な測定項目であるパルス数、周波
数又は電圧等を測定し、良品基板との比較から不良伝播
ネットを抽出する。抽出された不良伝播ネットから、信
号の伝達方向で見て上流側の不良伝播ネット候補に探索
を移行する際に、ネットに接続する部品端子の属性に基
づいてネットを複数種類のネットパターンに分類し、そ
の分類に基づいて各不良伝播ネット候補に優先順位を付
けて探索を行うことにより、順次に次の不良伝播ネット
に移行でき、これによって容易に源流の不良箇所を抽出
できるので、簡易なシステム構成を保ちつつ自動的に且
つ高速で不良箇所を特定できる。
【0012】本発明の不良探索方法の第3の工程におけ
る前記ネットパターンの分類では、前記不良伝播ネット
又は不良伝播ネット候補に接続した部品端子の属性に基
づいて、前記不良伝播ネット又は不良伝播ネット候補
を、電源を含むネットである第1分類ネット(以下、V
ネットと呼ぶ)、グランド(接地)を含むネットである
第2分類ネット(以下、Gネットと呼ぶ)、出力端子と
入力端子とに接続されたネットである第3分類ネット
(以下、OIネットと呼ぶ)、出力端子と1つの双方向
端子とに接続されたネットである第4分類ネット(以
下、OBネットと呼ぶ)、入力端子と1つの双方向端子
とに接続されたネットである第5分類ネット(以下、B
Iネットと呼ぶ)、出力端子と双方向端子と入力端子と
に接続されたネットである第6分類ネット(以下、OB
Iネットと呼ぶ)、出力端子と2つ以上の双方向端子と
に接続されたネットである第7分類ネット(以下、OB
Bネットと呼ぶ)、OBネット、BIネット、OBIネ
ット、OBBネットに含まれず、かつ双方向端子に接続
されたネットである第8分類ネット(以下BBネットと
呼ぶ)、入力端子のみに接続されたネットである第9分
類ネット(以下Iネットと呼ぶ)の何れかに分類するこ
とが好ましい。このように分類することによって、探索
経路が不良伝播ネットから、信号伝達方向で見て上流側
の不良伝播ネット候補に移行する際に、有効に優先順位
を付けることができるので、不良探索における作業効率
が向上する。
【0013】ここで、前記部品端子の分類は、OIネッ
トでは部品の出力端子を信号出力端子に、入力端子を信
号入力端子に分類し、OBネットでは部品の出力端子を
信号出力端子に、双方向端子を信号入力端子に夫々分類
し、BIネットでは部品の双方向端子を信号出力端子
に、入力端子を信号入力端子に夫々分類し、OBIネッ
トでは部品の出力端子を信号出力端子に、双方向端子を
信号出力端子および信号入力端子に、入力端子を信号入
力端子に夫々分類し、OBBネットでは部品の出力端子
を信号出力端子に、双方向端子を信号出力端子および信
号入力端子に夫々分類し、BBネットでは部品の双方向
端子を信号出力端子および信号入力端子に、入力端子を
信号入力端子に夫々分類し、Iネットでは部品の入力端
子を信号入力端子に分類することが好ましい。かかる構
成によって、探索中の不良伝播ネットから、信号伝達方
向に見て上流側の探索経路に容易に移行できる。
【0014】前記部品端子の分類では、一般に、Vネッ
トでは該Vネット内の任意の部品端子を信号入力端子に
分類し、Gネットでは該Gネット内の任意の部品端子を
信号入力端子に分類する。
【0015】前記第4の工程において、前記中継地点に
おける不良伝播ネット候補として、既に抽出済みの不良
伝播ネット又は不良伝播ネット候補と、新たに抽出され
た不良伝播ネット候補とが存在するときには、該新たに
抽出された不良伝播ネット候補を選択することが好まし
い。既に抽出されたネットを除くことで作業の効率化が
可能である。
【0016】前記第4の工程において、前記中継地点に
おける不良伝播ネット候補が、既に抽出された不良伝播
ネット又は不良伝播ネット候補のみを含む場合には、該
中継地点で経路の探索を終了することが好ましい。この
場合には、これ以上の探索経路が見つかる見込みがない
からである。
【0017】前記第4の工程において、前記中継地点の
部品の信号入力端子の何れにも不良伝播ネットが接続さ
れていない場合には、最終的に行き着いた不良伝播ネッ
ト、及び、該最終的に行き着いた不良伝播ネットの1段
入力側のネットを不良発生ネットと判定することが好ま
しい。1段入力側のネットを含めるのは、不良ネット自
体には、信号異常が見られない場合があるからである。
【0018】前記第4の工程において、探索中の不良伝
播ネットに複数の中継地点があり、該複数の中継地点
が、既に探索された中継地点と、新たに探索された中継
地点とを含む場合には、該新たに探索された中継地点を
次の探索の中継地点として選択することが好ましい。既
に探索された中継地点からは新たな不良伝播ネット候補
が見つかる見込みがないからである。
【0019】前記第4の工程において、前記不良伝播ネ
ット又は不良伝播ネット候補に複数の信号出力端子が接
続されており、該複数の信号出力端子が部品の出力端子
及び双方向端子を含み、且つ、双方に不良伝播ネット候
補が存在する場合には、前記出力端子を有する部品を次
の探索の中継地点として選択することが好ましい。この
場合、不良ネットに行き着く可能性がより高い。
【0020】前記第4の工程において、次の探索経路と
して、部品の入力端子に接続された不良伝播ネット又は
不良伝播ネット候補と、双方向端子に接続された不良伝
播ネット又は不良伝播ネット候補とが存在するときに
は、前記入力端子に接続された不良伝播ネット又は不良
伝播ネット候補を次の探索経経路として選択することが
好ましい。この場合にも、不良ネットに行き着く可能性
がより高い。
【0021】前記第4の工程において、前記不良伝播ネ
ット候補として、Vネット又はGネットが抽出されたと
きには、該Vネット又はGネットを次の探索経路として
選択することが好ましい。Vネット及びGネットは、多
数の部品が接続されるので、不良が発生する頻度が高
く、従って、不良ネットに行き着く可能性が高いからで
ある。
【0022】前記第4の工程において、前記不良伝播ネ
ット候補として、OIネット又はOBネット又はBIネ
ットと、OBIネット又はOBBネット又はBBネット
又はBネットとが抽出されたときには、OIネット又は
OBネット又はBIネットを次の探索経路として選択す
ることが好ましい。この場合にも、不良ネットに行き着
く可能性がより高い。
【0023】前記第4の工程において、次の探索候補と
して、IネットとIネット以外の不良伝播ネットとが抽
出された場合、Iネット以外の不良伝播ネットを次の探
索経路として溯ることが好ましい。この場合にも、不良
ネットに行き着く可能性がより高い。
【0024】第1の工程における測定は、予め作成した
テストプログラムに代えて、実装基板に電源のみを供給
した状態で行うことも本発明の好ましい態様である。特
定の電子回路の場合には、単に電源の供給のみで不良探
索が可能であり、この場合、簡易に不良探索が可能であ
る。
【0025】前記第1の工程における測定は、対象とす
るネットの信号特性に基づいて、パルス数、周波数及び
電圧の少なくとも1つを測定するものであることが好ま
しい。簡素な構成の測定回路で測定が可能であり、ま
た、これに基づく判定も容易である。
【0026】前記第1の工程における測定時間は、測定
ポイントにおいて、テストプログラムの開始から一定時
間、又は、前記テストプログラム実行中の任意のタイミ
ングにおける一定時間、又は、前記テストプログラムの
開始から不良が発生するまでの時間、又は、前記テスト
プログラムの開始からパルス数が予め設定された値にな
るまでの時間、又は、前記テストプログラムの一周期の
時間の何れかであることが好ましい。これらの測定によ
って通常の不良は容易に検出できる。
【0027】前記第1の工程における測定が電圧測定を
含み、該電圧測定は、測定時における最高電圧及び平均
電圧の少なくとも一方の測定であることが好ましい。こ
の場合、ネットの構成を勘案して、何れか又は双方を選
択する。
【0028】前記第2の工程における判定は、対象基板
におけるパルス数、周波数又は電圧の測定値と、良品基
板における対応する測定値との間の比または差分に基づ
いて行われることが好ましい。比及び差分は容易に得ら
れ、また、これらによって良/不良の判定が可能だから
である。
【0029】ネットパターンの分類は、前記不良伝播ネ
ット又は不良伝播ネット候補に接続される部品端子の出
力、入力、双方向、電源、又は、グランド(接地)から
なる端子属性、及び、該端子属性の種類数によって、伝
播タイプ別に分類することが好ましい。これらによっ
て、不良の伝播方向が定まるからである。
【0030】前記第4の工程では、複数個の不良伝播ネ
ット間で閉ループを形成し、かつ、該閉ループ上にある
任意の不良伝播ネットに対して、入力側へ溯る別の不良
伝播ネットが存在しない場合には、前記閉ループ上にあ
る全ての不良伝播ネットおよび前記閉ループ上にある全
ての不良伝播ネットの1段入力側のネットを不良ネット
と判定することが好ましい。1段入力側のネットを含め
るのは、不良ネット自体には、信号異常が見られない場
合があるからである。
【0031】また、本発明の実装基板の不良探索装置
は、電子回路が実装された基板の不良探索を行う実装基
板不良探索装置において、良品基板及び対象基板の信号
を測定する測定手段と、前記良品基板及び前記対象基板
の測定結果を相互に比較し、前記対象基板の不良伝播ネ
ットを抽出する第1の抽出手段と、前記不良伝播ネット
を該不良伝播ネットに接続する部品端子の属性に基づい
て複数種類のネットパターンに分類し、該ネットパター
ンの分類に基づいて、前記部品端子を、信号を出力する
信号出力端子、又は、信号を入力する信号入力端子の何
れかに分類する分類手段と、前記抽出された不良伝播ネ
ットの中から前記第3の工程で分類したネットパターン
の分類に基づき源流の不良発生ネットを抽出する第2の
抽出手段とを具備することを特徴とする。
【0032】
【発明の実施の形態】次に、本発明の実施形態例に基づ
いて図面を参照して詳細に説明する。図1は、本発明の
一実施形態例の実装基板の不良探索方法を示すフローチ
ャートである。本実施形態例の不良探索方法は、良品基
板及び対象基板(不良基板)をそれぞれ別個に、予め作
成したテストプログラムで動作させ、全ネット又は選択
されたネットの信号を測定する第1の工程(ステップS
1)と、双方の基板の測定結果を比較し、対応するネッ
トの信号が設定レベル以上の差異を有すると判定された
場合には、対象基板のネットを不良伝播ネットとして抽
出する第2の工程(ステップS2)と、不良伝播ネット
を、該不良伝播ネットに接続する部品端子の属性に基づ
いて複数種類のネットパターンに分類し、更に、このネ
ットパターンの分類に基づいて、接続された各部品端子
を信号出力端子又は信号入力端子の何れかに分類する第
3の工程(ステップS3)と、任意の不良伝播ネット
(又は不良伝播ネット候補)に対して、該不良伝播ネッ
トと接続された部品端子の属性及び分類を調べ、不良伝
播ネットと信号出力端子で接続された部品を抽出し、次
にこの抽出された部品を中継地点として、該中継地点に
接続された複数個の別の不良伝播ネット(又は不良伝播
ネット候補)の中から、他の部品の信号出力端子に接続
された不良伝播ネットを抽出し、順次に、同様の手順で
信号の上流側に不良伝播ネット又は不良伝播ネット候補
を溯り、源流の不良ネットを特定する第4の工程(ステ
ップS4)とを有する。
【0033】第4の工程では、第3の工程で設定したネ
ットパターンの分類と、各ネットパターン毎に予め定め
た優先順位とに基づいて、複数の不良伝播ネットに優先
順位を付け、この優先順位に基づいて次の探索経路とな
る不良伝播ネット候補を抽出し、第3の工程とこの手順
とを繰り返すことで、不良伝播ネット及び不良伝播ネッ
ト候補を入力側に溯り、源流の不良ネットを抽出する。
【0034】ここで、源流とは不良個所又は障害箇所の
根元箇所をいい、電子回路では、その根元箇所から源流
に基づく不良原因を引きずって出力側の末端にまで影響
がある。このため、本発明では、不良伝播ネットと判定
されたネットから、入力側に不良伝播ネット及び不良伝
播ネット候補を遡っていって源流に至り、この源流の不
良を正常化することによって一連の作業を終了する。
【0035】なお、上記第1の工程における測定時間
は、所望の測定ポイントにおいて、テストプログラム開
始から一定時間、或いは、テストプログラム実行中の任
意のタイミングにおける一定時間、或いは、テストプロ
グラム開始から不良が発生するまでの時間、或いは、テ
ストプログラム開始からパルス数が予め設定した値にな
るまでの時間、或いは、テストプログラムの一周期の時
間の何れかとする。
【0036】一般的に、制御信号等のパルス信号は不規
則な信号であり、測定するタイミングや測定時間により
その測定値が異なる。そこで、本実施形態例では、テス
トプログラムの開始から一定時間の領域で測定する測定
方法や、テストプログラムの1周期と等しい測定時間で
測定する測定方法等を適用する。テストプログラムの開
始から一定時間経過後に測定する測定方法を採用する場
合に、その一定時間が短いと、良品と不良品とで測定信
号に差が生じない場合があり得る。そのような場合に
は、テストプログラムの開始から不良発生に至るまでの
時間が既知であるならば、その不良発生までの既知の時
間を設定することにより、必要最小時間内で差が検出で
きる。なお、パルスカウントの測定は、電圧しきい値を
ハイレベル判定範囲の下限付近に設定し、パルスの立ち
下がりまたは立ち上がりで測定すれば良い。
【0037】また、これまでは、テストプログラムで基
板を稼動させた状態での測定を前提としていたが、パソ
コンのマザーボードなど、基板上にCPUを搭載し、基
板単独で信号を制御できる機能を有している基板におい
ては、電源投入状態またはリセット状態である定常状態
に固定されていると考えることができる。このような基
板に対しては、電源投入のみの状態で、任意のタイミン
グにおける一定時間内のパルス数及び電圧を測定するこ
とで同様の検査が可能である。
【0038】図2は、図1で示した探索手順を実行する
システムの構成例を示すブロック図である。本不良探索
システムは、テストプログラム制御部1、プローブ移動
機構2、パーソナルコンピュータ(以下パソコンと略
称)3、カウンタ4、電圧計5、及び、プローブ6を具
備している。図中符号7は、良品又は検査対象である実
装基板を示す。
【0039】テストプログラム制御部1は、実装基板7
を予め作成したテストプログラムに基づいて稼動させ
る。プローブ移動機構2は、プローブ6を実装基板7上
における指定されたポイントに移動する機構であり、
X、Y、Zの3軸移動機構を備えている。カウンタ4
は、プローブ6の検出信号からパルス数をカウントす
る。電圧計5は、プローブ6の検出信号から電圧を測定
する。パソコン3は、テストプログラム制御部1及びプ
ローブ移動機構2を制御し、かつカウンタ4及び電圧計
5の測定結果を読み込み信号処理を行う。
【0040】上記実施形態例のシステムでは、パルス数
や電圧等の測定は、実装基板7のレイアウトデータと、
ネット接続情報とに基づいて、各ネットに接続されてい
る部品端子または基板パッドを、各ネットで1ポイント
選択し、自動プロービング及び測定を順次に繰り返すこ
とで実行される。
【0041】パルス数と電圧の測定による不良ネット、
不良ICの検出原理の概要を説明する。一般に不良の原
因として、プリント基板内の断線や配線の短絡不良、実
装部品の端子接合部でのオープンやショート不良といっ
た製造不良や、電子部品の故障が挙げられる。このた
め、実装基板の製造工程においては、インサーキットテ
ストや外観検査により製造不良の検査を実施している。
しかしながら、近年の実装基板の微細化、高密度化の進
展により、すべての端子やテストパッドにプロービング
することができず、製造不良をすべて検出することは事
実上不可能である。
【0042】不良ネットの存在によって、これに後続す
るネットは、不良伝播ネット(異常ネット)となる。通
常、デジタルICの信号はパルス信号であるので、パル
ス発生タイミング等の厳密な解析には、ロジックアナラ
イザやスペクトロアナライザ等のパルス波形評価用の高
価な計測器が必要である。しかし、単に異常ネットを検
出することを考えた場合には、簡素な構成の測定器によ
って、パルス数、周波数または電圧を測定し、良品デー
タとの比または差分を求め、予め設定した判定レベルで
識別することで容易にこの異常ネットを抽出できる。そ
こで、本検査方法では、各ネットのパルス数と電圧を測
定し、それらを良品基板と比較することにより、異常ネ
ットの抽出を行う。ここで重要なことは、測定の再現性
である。本検査方法では、機能検査等で用いられるテス
トプログラムで被測定基板を起動させた状態で測定する
ことを基本としている。
【0043】次に、電圧測定の必要性について説明す
る。ディジタルICの出力には、パルス信号以外に、論
理判定値としてのハイレベル、ローレベルの2つの電圧
値が存在する。このようなDC信号に対しては、電圧測
定が必要である。一方、パルス信号に対しても、パルス
の電圧レベルがハイレベルの下限近傍で突発的に不良を
発生するような場合には、パルス数のみでの比較では不
良箇所を見逃す可能性がある。従って、パルス数の測定
に加え、測定パルスの最高電圧または平均電圧をも同時
に測定することにより、良品と差のある箇所を精度良く
検出できる。
【0044】次に、不良が存在した場合の不良伝播の一
例を、図13を参照して説明する。図13は、部品10
1が不良であった場合、部品101の出力端子が接続不
良の場合、又は、ネット51の断線の場合などの不良伝
播の様子を示している。部品102は、上流側から正常
な信号を受信できないため異常ネットとなり、この異常
ネット51と入力端子で接続された部品102は正常動
作ができない。さらに、ネット52、53は、上流側か
ら正常な信号を受信できないため異常ネットとなり、こ
の異常ネット52、53と入力端子で接続された部品1
03、107も正常動作ができない。その結果、部品1
03、107の出力端子に接続されたネット54、5
5、56、57は異常ネットとなり、この影響が、信号
の伝達方向で見て下流側(出力側)の部品104、10
8、110にも伝達される。その後同様にしてさらに下
流側の部品105、106、109へと不良が伝播して
いく。
【0045】次に、図3に示した例を参照して第3の工
程を説明する。図3は、図13と同様に或るネットに発
生した不良によって、その不良が伝播する回路の一例を
示しており、ここでは、ネット301に不良が発生した
ために、ネット302から310まで不良が伝播する例
を示している。同図では、本発明に基づいて、各ネット
を、接続された部品端子の属性に基づいて、複数種類の
ネットパターンに分類している。
【0046】第3の工程に従って、各ネットをこれに接
続された端子の属性に基づいて分類した結果、不良伝播
ネット301のネットパターンはOBネットであり、こ
れに基づいて、部品501及び502に接続した出力端
子は信号出力端子に分類され、部品503に接続した双
方向端子は信号入力端子に分類される。不良伝播ネット
302(及び303)はBBネットに分類され、これに
基づいて、部品503及び504に接続した双方向端子
は何れも信号出力端子及び信号入力端子に分類される。
不良伝播ネット304はBBネットに分類され、これに
基づいて、部品504及び505に接続した双方向端子
は何れも信号入力端子及び信号出力端子に分類される。
不良伝播ネット305はBIネットに分類され、これに
基づいて、部品504に接続した双方向端子は信号出力
端子に、部品506に接続した入力端子は信号入力端子
に夫々分類される。不良伝播ネット306はIネットに
分類され、これに基づいて、部品506及び507に接
続した入力端子は何れも信号入力端子に分類される。不
良伝播ネット307はOBIネットに分類され、これに
基づいて、部品505に接続した出力端子は信号出力端
子に、部品508に接続した入力端子は信号入力端子
に、部品509に接続した双方向端子は信号出力端子及
び信号入力端子に夫々分類される。不良伝播ネット30
8はOBBネットに分類され、これに基づいて、部品5
11に接続した出力端子は信号出力端子に分類され、部
品509及び512に接続した双方向端子は何れも信号
出力端子及び信号入力端子に分類される。不良伝播ネッ
ト309はOIネットに分類され、これに基づいて、部
品512に接続した出力端子は信号出力端子に分類さ
れ、部品511に接続した入力端子は信号入力端子に分
類される。不良伝播ネット310はOIネットに分類さ
れ、これに基づいて、部品504に接続した出力端子は
信号出力端子に、部品511に接続した入力端子は信号
入力端子に分類される。
【0047】更に、図3を参照して、第4の工程を詳細
に説明する。不良伝播ネット301から310のいずれ
から探索を開始しても良いが、例えば不良伝播ネット3
07が検出され、これから探索を開始する場合を考え
る。
【0048】OBIネット307に信号出力端子で接続
した部品505及び509を夫々中継地点とし、該中継
地点において信号入力端子に接続したBBネット304
及びOBBネット308が次の探索経路の候補となる。
BBネット304を次の探索経路として溯ると、部品5
04及び505に接続した双方向端子は共に信号出力端
子であるから、部品504及び505を中継地点とし
て、該中継地点において信号入力端子で接続したBBネ
ット302及び303が次の探索候補である。BBネッ
ト302(及び303)を次の探索経路として溯ると、
信号出力端子が接続した部品503及び504を中継地
点として、該中継地点において信号入力端子に接続した
OBネット301及びBBネット303(及び302)
が次の探索経路の候補である。ここで、部品504は既
に探索した経路上の部品であるから、部品504よりも
部品503が次の探索経路への中継地点として優先され
る。すなわち、OBネット301及びBBネット303
(302)が次の探索候補となる。ここで、一般的に、
OBネットとBBネットでは、OBネットが優先される
ため、OBネット301に溯る。OBネット301の信
号出力端子に接続した部品501及び502には、信号
入力端子で接続した不良伝播ネットが見つからないた
め、OBネット301が不良ネットと判定される。
【0049】一方、OBIネット307の次の探索経路
として、OBBネット308に溯ると、信号出力端子に
接続した部品511、512及び509を中継地点とし
て、該中継地点において信号入力端子に接続したOIネ
ット309及び310が次の探索候補である。ここで、
OIネット309の信号出力端子は部品512である
が、部品512は、それまで溯ってきた経路上、すなわ
ちOBBネット308に接続した部品であるため、OI
ネット309よりもOIネット310が優先される。す
なわちOIネット310が探索される。次に、OIネッ
ト310の信号出力端子に接続した部品504を中継地
点として、該中継地点において信号入力端子に接続した
BBネット302、303及び304が次の探索候補で
ある。ここでBBネット302又は303を経由して溯
ると、OBネット301に至り、この信号を調べること
で不良ネットと判定できる。BBネット304に溯る
と、信号出力端子に接続した部品504及び505を中
継地点として、該中継地点において信号入力端子に接続
したBBネット302及び303が次の探索候補とな
る。次に、BBネット302又は303いずれに溯った
場合でも、OBネット301が不良ネットと判定でき
る。
【0050】Iネット306は入力端子のみで構成され
たネットであり、該Iネットよりも上流側のネットは無
いので、不良ネットであると考えられる。一般に、Iネ
ットにはキャパシタや抵抗などの受動部品が接続してい
るために、電圧やパルスカウントが安定せずに、不良伝
播ネットとして抽出される場合がある。したがって第4
の工程における探索では、Iネットの優先順位は最も低
くしてある。
【0051】図4は、不良伝播経路上にVネットが存在
する場合の不良伝播ネットと部品の構成の一例を示す。
Vネット313に不良が存在するので、不良伝播ネット
311から315までに不良が伝播した例である。いず
れから探索を開始しても良いが、例えば不良伝播ネット
315で不良伝播が検出されこれから探索を開始する場
合を考える。まず、OBネット315の信号出力端子に
接続した部品516を中継地点として、該中継地点にお
いて信号入力端子に接続したOIネット314が次の探
索経路となる。次に、OIネット314の信号出力端子
に接続した部品515を中継地点として、該中継地点に
おいて信号入力端子に接続したVネット313を次の探
索経路として溯り、Vネット313の信号を調べて不良
ネットと判定する。
【0052】また、OIネット311から探索を開始し
た場合には、OIネット311の信号出力端子に接続し
た部品514を中継地点として、該中継地点において信
号入力端子に接続したBIネット312が次の探索経路
である。次に、BIネット312の信号出力端子に接続
した部品515を中継地点として、該中継地点において
信号入力端子に接続したVネット313を次の探索経路
として溯り、Vネット313を不良ネットと判定する。
【0053】図5は、不良伝播経路上にGネットが存在
した場合の不良伝播ネットと部品の構成の一例を示す説
明図である。Gネット318に不良が発生したために、
不良伝播ネット316から320にまで不良が伝播した
例である。いずれから探索を開始しても良いが、例えば
不良伝播ネット320からとして考える。まず、OBネ
ット320の信号出力端子に接続した部品521を中継
地点として、該中継地点において信号入力端子に接続し
たOIネット319が次の探索経路である。次に、OI
ネット319の信号出力端子に接続した部品520を中
継地点として、該中継地点において信号入力端子で接続
したGネット318を次の探索経路として溯り、Gネッ
ト318を不良ネットと判定する。
【0054】また、OIネット316から探索を開始し
た場合には、OIネット316の信号出力端子に接続し
た部品519を中継地点として、該中継地点において信
号入力端子に接続したBIネット317が次の探索経路
である。次に、BIネット317の信号出力端子に接続
した部品520を中継地点として、該中継地点において
信号入力端子で接続したGネット318を次の探索経路
として溯り、Gネット318を不良ネットと判定する。
【0055】ここで、第3の工程で分類する各ネットパ
ターンについて、図面を参照して説明する。図6は、O
Iネットに接続した端子の端子属性の構成例を示す説明
図である。OIネット405は、部品の出力端子と入力
端子とに接続されており、出力端子225および226
が信号出力端子に、入力端子227および228が信号
入力端子に夫々分類される。
【0056】図7は、OBネットに接続した端子の端子
属性の構成例を示す説明図である。OBネット406
は、部品の出力端子と1つの双方向端子とに接続されて
おり、出力端子229および230が信号出力端子に、
双方向端子231が信号入力端子に夫々分類される。
【0057】図8は、BIネットに接続した端子の端子
属性の構成例を示す説明図である。BIネット407
は、部品の入力端子と1つの双方向端子とに接続されて
おり、双方向端子232が信号出力端子に、入力端子2
33および234が信号入力端子に夫々分類される。こ
のように、伝播タイプ別にネットを分類することで、O
Bネット及びBIネットに接続される部品の双方向端子
について、信号の入出力方向を特定できる。
【0058】図9は、OBIネットに接続した端子の端
子属性の構成例を示す説明図である。OBIネット40
8は、部品の出力端子と双方向端子と入力端子とに接続
されており、出力端子235は信号出力端子に、双方向
端子236は信号入力端子および信号出力端子に、入力
端子237および238は信号入力端子に夫々分類され
る。
【0059】図10は、OBBネットに接続した端子の
端子属性の構成例を示す説明図である。OBBネット4
09は、部品の出力端子と2つ以上の双方向端子とに接
続されており、出力端子239および240は信号出力
端子に分類され、双方向端子241および242は何れ
も信号出力端子および信号入力端子に分類される。
【0060】図11は、BBネットに接続した端子の端
子属性の構成例を示す説明図である。BBネット410
は、OBネット、BIネット、OBIネット、OBBネ
ットの何れにも分類されず、かつ双方向端子に接続され
たネットである。双方向端子243および245は何れ
も信号出力端子および信号入力端子に分類され、入力端
子245は信号入力端子に分類される。OBIネット、
OBBネットおよびBBネットに接続される各双方向端
子は、OBネットおよびBIネットとは異なり、信号出
力端子であるか信号入力端子であるかは特定できなく、
そのいずれにもなり得る。
【0061】図12は、Iネットに接続した端子の端子
属性の構成例を示す説明図である。Iネット411は、
入力端子に接続されたネットであり、入力端子246か
ら248は何れも信号入力端子に分類される。
【0062】図14は、不良伝播ネットが閉ループを形
成する場合の不良伝播ネットと部品の構成の一例を示す
説明図である。不良伝播ネット66から69は閉ループ
を形成しているため、源流の不良ネットを特定すること
ができない。この場合には、閉ループを形成する全ての
ネット、即ち、不良伝播ネット66から69、及び、そ
の閉ループから1段入力側のネットを不良ネットとして
抽出する。
【0063】図15(a)及び(b)は夫々、不良伝播
経路の一部が閉ループを形成する場合の不良伝播ネット
と部品の構成の一例を示す説明図である。不良伝播ネッ
ト70から72(74から76)のいずれが不良発生ネ
ットであっても、不良伝播ネット70から73(74か
ら77)にはその不良が伝達する。そのため、不良伝播
ネット70から72(74から76)までを源流の不良
ネットとして抽出する。
【0064】上記実施形態例によれば、全ネット又は選
択された所定のネットに対して、測定及び比較が容易な
パルス数、周波数又は電圧を測定し、良品基板との比較
から不良伝播ネットを抽出し、端子属性の構成によっ
て、不良伝播ネットを信号の伝播タイプ別に分類し、次
いで、その分類に基づいて部品端子を信号出力端子と信
号入力端子とに分類することで、信号の入出力方向を一
方向に特定できない不良伝播ネットに対して、探索方向
を優先順位付けし、各不良伝播ネットの入出力特性から
源流の不良箇所を抽出する。このため、簡易なシステム
構成で自動的に高速で不良箇所を特定できる。
【0065】また、上記実施形態例では、実装基板に搭
載したICやLSI等の不良を検索する例を示したが、
シリコンウェハー上に形成されたDSPやASIC等の
ICやLSI自体についても、本発明を適用できる。従
って、本発明における実装基板には、これらDSPやA
SIC等のLSIの基板も含まれる。この場合、ICピ
ンではなくて、論理回路の論理端子が不良個所の検索等
に利用される。
【0066】上記実施形態例によれば、従来の検査方法
のようにボードテスタやシグネチャアナライザ等の測定
機器を用いてタイミングあるいは動作波形を良品データ
と比較する代わりに、良品基板及び不良基板におけるネ
ットのパルス数、周波数、及び/又は、電圧を測定して
比較することにより、測定に付随する情報量を大幅に削
減でき、測定時間及び処理時間を大幅に短縮できる上
に、パルス数や電圧の測定手段としてはカウンタや電圧
計という簡易な測定機器でシステムを構成でき、装置コ
ストを安くできる。
【0067】また、不良探索は、全ネットまたは選択さ
れたネットの信号を測定し、良品との比較から不良伝播
ネットを抽出し、その不良伝播ネットを信号の伝播タイ
プ別に分類して信号の伝達方向を特定することで、探索
経路を選定しつつ源流の不良を探索するという方法であ
るため、電子部品などが実装された回路基板の不良探索
を、特に詳細な回路情報を必要とすることなく、自動的
に且つ短時間で探索できる。
【0068】
【発明の効果】以上説明したように、本発明によれば、
特に詳細な回路情報を必要とすることなく、簡素な測定
装置によって、自動的に且つ短時間で不良伝播ネットか
ら不良個所を探索できる、汎用的な探索手法を実現した
実装基板の不良探索方法及び不良探索装置が提供でき
る。
【図面の簡単な説明】
【図1】本発明の一実施形態例に係る実装基板の不良探
索方法を示すフローチャート。
【図2】図1で示した探索手順を実行するシステム構成
の一例を示すブロック図。
【図3】本発明における実装基板の不良探索方法を示す
ための対象基板のネット系統図。
【図4】本発明における実装基板の不良探索方法を示す
ための対象基板のネット系統図。
【図5】本発明における実装基板の不良探索方法を示す
ための対象基板のネット系統図。
【図6】本発明におけるネットの分類を説明するための
ネット構成図。
【図7】本発明におけるネットの分類を説明するための
ネット構成図。
【図8】本発明におけるネットの分類を説明するための
ネット構成図。
【図9】本発明におけるネットの分類を説明するための
ネット構成図。
【図10】本発明におけるネットの分類を説明するため
のネット構成図。
【図11】本発明におけるネットの分類を説明するため
のネット構成図。
【図12】本発明におけるネットの分類を説明するため
のネット構成図。
【図13】本発明が対象とする実装基板における不良伝
播の一例を示すネット系統図。
【図14】本発明が対象とする実装基板における不良伝
播ネットが閉ループを形成する場合のネット系統図。
【図15】本発明が対象とする実装基板における不良伝
播ネットが閉ループを形成する場合のネット系統図であ
り、(a)は閉ループを形成する回路の部品端子が入力
端子及び出力端子である場合の系統図、(b)は閉ルー
プを形成する回路の部品端子が双方向端子の場合の系統
図。
【図16】従来の実装基板の不良探索装置の一例を示す
ブロック図。
【符号の説明】 1…テストプログラム制御部 2…プローブ移動機構
3…パソコン 4…カウンタ 5…電圧計 6…プローブ 7…
実装基板 51〜85、301〜320、405〜411…不良伝
播ネット 101〜122、501〜522…部品 225〜2
48…端子

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が実装された基板の不良探索を
    行う実装基板不良探索方法において、 予め作成したテストプログラムを用いて、良品基板及び
    対象基板をそれぞれ動作させ、信号測定手段を用いて全
    ネット又は選択された所定ネットの信号を測定する第1
    の工程と、 前記良品基板及び前記対象基板の測定結果を相互に比較
    し、対応する双方のネットで設定レベル以上の差異が検
    出された対象基板のネットを不良伝播ネットとして抽出
    する第2の工程と、 前記不良伝播ネットを該不良伝播ネットに接続する部品
    端子の属性に基づいて複数種類のネットパターンに分類
    し、該ネットパターンの分類に基づいて、前記部品端子
    を、信号を出力する信号出力端子、又は、信号を入力す
    る信号入力端子の何れかに分類する第3の工程と、 前記不良伝播ネットから他の不良伝播ネットに遡る工程
    であって、前記不良伝播ネットに接続され且つ前記信号
    出力端子として分類された端子を有する部品を中継地点
    として、該部品の信号入力端子に接続されたネットを不
    良伝播ネット候補として抽出し、該抽出された不良伝播
    ネット候補に基づいて前記第3の工程及び次の不良伝播
    ネット候補の抽出を繰り返し、順次に上流側の不良伝播
    ネット候補を抽出することで源流の不良発生ネットを特
    定する第4の工程とを有し、前記第4の工程では、前記
    第3の工程で設定したネットパターンの分類に基づい
    て、前記中継地点において不良伝播ネット候補に優先順
    位を付けることを特徴とする実装基板の不良探索方法。
  2. 【請求項2】 前記ネットパターンの分類では、前記不
    良伝播ネット又は不良伝播ネット候補に接続した部品端
    子の属性に基づいて、前記不良伝播ネット又は不良伝播
    ネット候補を、電源を含むネットである第1分類ネット
    (以下、Vネットと呼ぶ)、グランド(接地)を含むネ
    ットである第2分類ネット(以下、Gネットと呼ぶ)、
    出力端子と入力端子とに接続されたネットである第3分
    類ネット(以下、OIネットと呼ぶ)、出力端子と1つ
    の双方向端子とに接続されたネットである第4分類ネッ
    ト(以下、OBネットと呼ぶ)、入力端子と1つの双方
    向端子とに接続されたネットである第5分類ネット(以
    下、BIネットと呼ぶ)、出力端子と双方向端子と入力
    端子とに接続されたネットである第6分類ネット(以
    下、OBIネットと呼ぶ)、出力端子と2つ以上の双方
    向端子とに接続されたネットである第7分類ネット(以
    下、OBBネットと呼ぶ)、OBネット、BIネット、
    OBIネット、OBBネットに含まれず、かつ双方向端
    子に接続されたネットである第8分類ネット(以下BB
    ネットと呼ぶ)、入力端子のみに接続されたネットであ
    る第9分類ネット(以下Iネットと呼ぶ)の何れかに分
    類することを特徴とする、請求項1に記載の実装基板の
    不良探索方法。
  3. 【請求項3】 前記部品端子の分類は、OIネットでは
    部品の出力端子を信号出力端子に、入力端子を信号入力
    端子に夫々分類し、OBネットでは部品の出力端子を信
    号出力端子に、双方向端子を信号入力端子に夫々分類
    し、BIネットでは部品の双方向端子を信号出力端子
    に、入力端子を信号入力端子に夫々分類し、OBIネッ
    トでは部品の出力端子を信号出力端子に、双方向端子を
    信号出力端子および信号入力端子に、入力端子を信号入
    力端子に夫々分類し、OBBネットでは部品の出力端子
    を信号出力端子に、双方向端子を信号出力端子および信
    号入力端子に夫々分類し、BBネットでは部品の双方向
    端子を信号出力端子および信号入力端子に、入力端子を
    信号入力端子に夫々分類し、Iネットでは部品の入力端
    子を信号入力端子に分類することを特徴とする、請求項
    2に記載の実装基板の不良探索方法。
  4. 【請求項4】 前記部品端子の分類は、Vネットでは該
    Vネット内の任意の部品端子を信号入力端子に分類し、
    Gネットでは該Gネット内の任意の部品端子を信号入力
    端子に分類することを特徴とする、請求項2又は3に記
    載の実装基板の不良探索方法。
  5. 【請求項5】 前記第4の工程において、前記中継地点
    における不良伝播ネット候補として、既に抽出済みの不
    良伝播ネット又は不良伝播ネット候補と、新たに抽出さ
    れた不良伝播ネット候補とが存在するときには、該新た
    に抽出された不良伝播ネット候補を選択することを特徴
    とする、請求項1〜4の何れかに記載の実装基板の不良
    探索方法。
  6. 【請求項6】 前記第4の工程において、前記中継地点
    における不良伝播ネット候補が、既に抽出された不良伝
    播ネット又は不良伝播ネット候補のみを含む場合には、
    該中継地点で経路の探索を終了することを特徴とする、
    請求項1〜5の何れかに記載の実装基板の不良探索方
    法。
  7. 【請求項7】 前記第4の工程において、前記中継地点
    の部品の信号入力端子の何れにも不良伝播ネットが接続
    されていない場合には、最終的に行き着いた不良伝播ネ
    ット、及び、該最終的に行き着いた不良伝播ネットの1
    段入力側のネットを不良発生ネットと判定することを特
    徴とする、請求項1〜6の何れかに記載の実装基板の不
    良探索方法。
  8. 【請求項8】 前記第4の工程において、探索中の不良
    伝播ネットに複数の中継地点があり、該複数の中継地点
    が、既に探索された中継地点と、新たに探索された中継
    地点とを含む場合には、該新たに探索された中継地点を
    次の探索の中継地点として選択することを特徴とする、
    請求項1から7記載の実装基板の不良探索方法。
  9. 【請求項9】 前記第4の工程において、前記不良伝播
    ネット又は不良伝播ネット候補に複数の信号出力端子が
    接続されており、該複数の信号出力端子が部品の出力端
    子及び双方向端子を含み、且つ、双方に不良伝播ネット
    候補が存在する場合には、前記出力端子を有する部品を
    次の中継地点として選択することを特徴とする、請求項
    1〜8の何れかに記載の実装基板の不良探索方法。
  10. 【請求項10】 前記第4の工程において、次の探索経
    路として、部品の入力端子に接続された不良伝播ネット
    候補と、双方向端子に接続された不良伝播ネット候補と
    が存在するときには、前記入力端子に接続された不良伝
    播ネット候補を次の探索経路として選択することを特徴
    とする、請求項1〜9の何れかに記載の実装基板の不良
    探索方法。
  11. 【請求項11】 前記第4の工程において、前記不良伝
    播ネット候補として、Vネット又はGネットが抽出され
    たときには、該Vネット又はGネットを次の探索経路と
    して選択することを特徴とする、請求項1〜10の何れ
    かに記載の実装基板の不良探索方法。
  12. 【請求項12】 前記第4の工程において、前記不良伝
    播ネット候補として、OIネット又はOBネット又はB
    Iネットと、OBIネット又はOBBネット又はBBネ
    ット又はBネットとが抽出されたときには、OIネット
    又はOBネット又はBIネットを次の探索経路として選
    択することを特徴とする、請求項1〜11の何れかに記
    載の実装基板の不良探索方法。
  13. 【請求項13】 前記第4の工程において、次の探索候
    補として、IネットとIネット以外の不良伝播ネット候
    補とが抽出された場合、Iネット以外の不良伝播ネット
    候補を次の探索経路として溯ることを特徴とする請求項
    1から12記載の実装基板の不良探索方法。
  14. 【請求項14】 第1の工程における測定は、予め作成
    したテストプログラムに代えて、実装基板に電源のみを
    供給した状態で行うことを特徴とする、請求項1に記載
    の実装基板の不良探索方法。
  15. 【請求項15】 前記第1の工程における測定は、対象
    とするネットの信号特性に基づいて、パルス数、周波数
    及び電圧の少なくとも1つを測定するものであることを
    特徴とする、請求項1又は14に記載の実装基板の不良
    探索方法。
  16. 【請求項16】 前記第1の工程における測定時間は、
    測定ポイントにおいて、テストプログラムの開始から一
    定時間、又は、前記テストプログラム実行中の任意のタ
    イミングにおける一定時間、又は、前記テストプログラ
    ムの開始から不良が発生するまでの時間、又は、前記テ
    ストプログラムの開始からパルス数が予め設定された値
    になるまでの時間、又は、前記テストプログラムの一周
    期の時間の何れかであることを特徴とする、請求項1、
    14又は15に記載の実装基板の不良探索方法。
  17. 【請求項17】 前記第1の工程における測定が電圧測
    定を含み、該電圧測定は、測定時における最高電圧及び
    平均電圧の少なくとも一方の測定であることを特徴とす
    る、請求項1、14〜16の何れかに記載の実装基板の
    不良探索方法。
  18. 【請求項18】 前記第2の工程における判定は、対象
    基板におけるパルス数、周波数又は電圧の測定値と、良
    品基板における対応する測定値との間の比または差に基
    づいて行われることを特徴とする、請求項1に記載の実
    装基板の不良探索方法。
  19. 【請求項19】 前記ネットパターンの分類は、前記不
    良伝播ネット又は不良伝播ネット候補に接続される部品
    端子の出力、入力、双方向、電源、又は、グランド(接
    地)からなる端子属性、及び、該端子属性の種類数によ
    って、伝播タイプ別に分類することを特徴とする、請求
    項1〜4に記載の実装基板の不良探索方法。
  20. 【請求項20】 前記第4の工程では、複数個の不良伝
    播ネット間で閉ループを形成し、かつ、該閉ループ上に
    ある任意の不良伝播ネットに対して、入力側へ溯る別の
    不良伝播ネットが存在しない場合には、前記閉ループ上
    にある全ての不良伝播ネットおよび前記閉ループ上にあ
    る全ての不良伝播ネットの1段入力側のネットを不良ネ
    ットと判定することを特徴とする、請求項1、5〜13
    の何れかに記載の実装基板の不良探索方法。
  21. 【請求項21】 電子回路が実装された基板の不良探索
    を行う実装基板不良探索装置において、 良品基板及び対象基板の信号を測定する測定手段と、前
    記良品基板及び前記対象基板の測定結果を相互に比較
    し、前記対象基板の不良伝播ネットを抽出する第1の抽
    出手段と、前記不良伝播ネットを該不良伝播ネットに接
    続する部品端子の属性に基づいて複数種類のネットパタ
    ーンに分類し、該ネットパターンの分類に基づいて、前
    記部品端子を、信号を出力する信号出力端子、又は、信
    号を入力する信号入力端子の何れかに分類する分類手段
    と、前記抽出された不良伝播ネットの中から前記第3の
    工程で分類したネットパターンの分類に基づき源流の不
    良発生ネットを抽出する第2の抽出手段とを具備するこ
    とを特徴とする実装基板の不良探索装置。
JP24710899A 1999-09-01 1999-09-01 実装基板の不良探索方法及び実装基板の不良探索装置 Pending JP2001074818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24710899A JP2001074818A (ja) 1999-09-01 1999-09-01 実装基板の不良探索方法及び実装基板の不良探索装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24710899A JP2001074818A (ja) 1999-09-01 1999-09-01 実装基板の不良探索方法及び実装基板の不良探索装置

Publications (1)

Publication Number Publication Date
JP2001074818A true JP2001074818A (ja) 2001-03-23

Family

ID=17158562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24710899A Pending JP2001074818A (ja) 1999-09-01 1999-09-01 実装基板の不良探索方法及び実装基板の不良探索装置

Country Status (1)

Country Link
JP (1) JP2001074818A (ja)

Similar Documents

Publication Publication Date Title
Li et al. Chapter 1: introduction
US7870519B2 (en) Method for determining features associated with fails of integrated circuits
US5633812A (en) Fault simulation of testing for board circuit failures
JP2005292144A (ja) 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
Appello et al. System-level test: State of the art and challenges
US20020116675A1 (en) Method and system for determining common failure modes for integrated circuits
US11493549B2 (en) System and method for performing loopback test on PCIe interface
Parker The impact of boundary scan on board test
US7132845B1 (en) FA tool using conductor model
US10107859B1 (en) Determining test conditions for at-speed transition delay fault tests on semiconductor devices
JP2001074818A (ja) 実装基板の不良探索方法及び実装基板の不良探索装置
Crouch et al. AC scan path selection for physical debugging
CN112527710A (zh) 一种jtag数据捕获分析系统
JP3784479B2 (ja) 回路基板検査方法
JPH10142281A (ja) 回路基板検査方法
JP3147855B2 (ja) 実装基板の不良検査方法
JP2000338187A (ja) 実装基板不良探索方法及び実装基板不良探索装置
JP2002181892A (ja) 実装基板の不良探索方法、不良探索装置およびその制御プログラムを記録した記録媒体
JP2000321329A (ja) 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体
Nikaido et al. Auto-Fault-Locating-System for Mounting Boards
JP2000098006A (ja) 実装基板の不良探索方法
Nandakumar et al. High Throughput Multiple Device Chain Diagnosis Methodology for Clock and Control Line Defects
JP2002006000A (ja) 実装基板の不良探索方法及び不良探索装置並びに記録媒体
Nandakumar et al. Improved Chain Diagnosis Methodology for Clock and Control Signal Defect Identification