JP2000098006A - 実装基板の不良探索方法 - Google Patents
実装基板の不良探索方法Info
- Publication number
- JP2000098006A JP2000098006A JP10268626A JP26862698A JP2000098006A JP 2000098006 A JP2000098006 A JP 2000098006A JP 10268626 A JP10268626 A JP 10268626A JP 26862698 A JP26862698 A JP 26862698A JP 2000098006 A JP2000098006 A JP 2000098006A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- input
- propagation
- output terminal
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子部品等が実装された回路基板の不良探索
を、詳細な回路情報なしに簡易な装置構成で自動的に短
時間で行う。 【解決手段】 まず、ステップＳ１で、良品基板、不良
品基板の全ネットまたは選択されたネットのパルス数ま
たは電圧を測定する。次に、ステップＳ２で、両基板の
測定結果を比較し、不良基板の不良伝播ネットを抽出す
る。次に、ステップＳ３で、不良伝播ネットに接続され
ている不良伝播部品を抽出し、グループ分けを行う。そ
して、ステップＳ４で、不良伝播部品の中から端子の入
出力関係に基づいて源流の不良部品を抽出する。
を、詳細な回路情報なしに簡易な装置構成で自動的に短
時間で行う。 【解決手段】 まず、ステップＳ１で、良品基板、不良
品基板の全ネットまたは選択されたネットのパルス数ま
たは電圧を測定する。次に、ステップＳ２で、両基板の
測定結果を比較し、不良基板の不良伝播ネットを抽出す
る。次に、ステップＳ３で、不良伝播ネットに接続され
ている不良伝播部品を抽出し、グループ分けを行う。そ
して、ステップＳ４で、不良伝播部品の中から端子の入
出力関係に基づいて源流の不良部品を抽出する。
Description
【０００１】
【発明の属する技術分野】本発明は、実装ボードの不良
探索方法に関し、特に良品基板と不良品基板とでネット
信号を比較し、不良伝播ネットから源流の不良部品を特
定する実装基板の不良探索方法に関する。
探索方法に関し、特に良品基板と不良品基板とでネット
信号を比較し、不良伝播ネットから源流の不良部品を特
定する実装基板の不良探索方法に関する。
【０００２】
【従来の技術】従来、実装基板の不良探索は、熟練者ま
たは回路設計者が、ＩＣ端子や基板パッドに電気プロー
ブを当てて、オシロスコープやスペクトルアナライザ等
の計測器を用いて信号解析し、各個人が持つ知識やノー
ハウによって不良箇所の探索を行っていた。
たは回路設計者が、ＩＣ端子や基板パッドに電気プロー
ブを当てて、オシロスコープやスペクトルアナライザ等
の計測器を用いて信号解析し、各個人が持つ知識やノー
ハウによって不良箇所の探索を行っていた。
【０００３】上記不良探索方法以外には、自動探索装置
として、例えば、特開平１−２６３５７１号に開示され
ている電子部品実装基板の機能不良探索装置がある。図
８は、その構成を示すブロック図である。この機能不良
探索装置は、ファンクションボードテスタ部２１、ハン
ドラ部２２、シグネチャアナライザ部２３、およびキー
ボード２５からなる。
として、例えば、特開平１−２６３５７１号に開示され
ている電子部品実装基板の機能不良探索装置がある。図
８は、その構成を示すブロック図である。この機能不良
探索装置は、ファンクションボードテスタ部２１、ハン
ドラ部２２、シグネチャアナライザ部２３、およびキー
ボード２５からなる。
【０００４】ファンクションボードテスタ部２１は、電
子回路実装基板（被不良探索基板）２７の機能検証を行
う。ハンドラ部２２は、コンタクトピン２６をＸ−Ｙ−
Ｚ方向に自動的に移動する。シグネチャアナライザ部２
３は、コンタクトピン２６が採取した被不良探索基板２
７の各ポイントのデータを入力して解析する。コンピュ
ータ部２４は、シグネチャアナライザ部２３からの解析
データと正解値データとを比較照合して良否の判定を行
う。キーボード２５は、コンピュータ部２４に各種の指
令を入力する。
子回路実装基板（被不良探索基板）２７の機能検証を行
う。ハンドラ部２２は、コンタクトピン２６をＸ−Ｙ−
Ｚ方向に自動的に移動する。シグネチャアナライザ部２
３は、コンタクトピン２６が採取した被不良探索基板２
７の各ポイントのデータを入力して解析する。コンピュ
ータ部２４は、シグネチャアナライザ部２３からの解析
データと正解値データとを比較照合して良否の判定を行
う。キーボード２５は、コンピュータ部２４に各種の指
令を入力する。
【０００５】次に、上記従来技術による機能不良探索装
置の動作について説明する。まず、ファンクションボー
ドテスタ部２１から被不良探索基板２７にデータが送ら
れる。次に、コンピュータ部２４が被不良探索基板２７
の回路の浅い順に被不良探索基板２７上のＩＣのＸ−Ｙ
座標を算出し、その座標位置にハンドラ部２２に取り付
けられたヘッド部２８を位置付けし、コンタクトピン２
６をＩＣのピンにコンタクトさせる。そして、コンタク
トピン２６を経由して被不良探索基板２７の１ポイント
のデータがシグネチャアナライザ部２３に取り込まれ、
コンピュータ部２４により、予め採取されている良品デ
ータとの比較、照合が行われる。
置の動作について説明する。まず、ファンクションボー
ドテスタ部２１から被不良探索基板２７にデータが送ら
れる。次に、コンピュータ部２４が被不良探索基板２７
の回路の浅い順に被不良探索基板２７上のＩＣのＸ−Ｙ
座標を算出し、その座標位置にハンドラ部２２に取り付
けられたヘッド部２８を位置付けし、コンタクトピン２
６をＩＣのピンにコンタクトさせる。そして、コンタク
トピン２６を経由して被不良探索基板２７の１ポイント
のデータがシグネチャアナライザ部２３に取り込まれ、
コンピュータ部２４により、予め採取されている良品デ
ータとの比較、照合が行われる。
【０００６】良品データとの比較、照合結果が「良」の
場合には、被測定不良探索基板２７の１ステップ深い位
置にバンドラ部２２を移動し、次のポイントにコンタク
トピン２６をコンタクトさせ、同様の作業を行ってい
く。この一連の作業は、被不良探索基板２７の電子回路
の浅い位置から深い位置について順次繰り返し行われ
る。そして、良品データとの比較、照合結果が「否」と
判定された場合には、探索を停止し、否と判定したポイ
ントをディスプレイに表示するので、この位置のＩＣを
良品と交換すればよい。
場合には、被測定不良探索基板２７の１ステップ深い位
置にバンドラ部２２を移動し、次のポイントにコンタク
トピン２６をコンタクトさせ、同様の作業を行ってい
く。この一連の作業は、被不良探索基板２７の電子回路
の浅い位置から深い位置について順次繰り返し行われ
る。そして、良品データとの比較、照合結果が「否」と
判定された場合には、探索を停止し、否と判定したポイ
ントをディスプレイに表示するので、この位置のＩＣを
良品と交換すればよい。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の人手による不良探索では、各個人の能力や経験が探
索効率に影響し、また、高密度化する実装基板に対して
は、プロービングが困難で、さらに、機能が複雑なた
め、探索に多大な時間を有するという問題がある。
来の人手による不良探索では、各個人の能力や経験が探
索効率に影響し、また、高密度化する実装基板に対して
は、プロービングが困難で、さらに、機能が複雑なた
め、探索に多大な時間を有するという問題がある。
【０００８】一方、シグネチャアナライザを用いた解析
装置では、ファンクションボードテスタ、シグネチャア
ナライザといった高価な測定機器を必要とし、探索シス
テムが高価になり、また、シグネチャアナライザでは、
同期、波形比較といった高度な解析のために、データ取
得や解析に時間がかかるという問題がある。
装置では、ファンクションボードテスタ、シグネチャア
ナライザといった高価な測定機器を必要とし、探索シス
テムが高価になり、また、シグネチャアナライザでは、
同期、波形比較といった高度な解析のために、データ取
得や解析に時間がかかるという問題がある。
【０００９】この発明は上述した事情に鑑みてなされた
もので、電子部品等が実装された回路基板の不良探索
を、詳細な回路情報なしに簡易な装置構成で自動的に短
時間で行うことができる実装基板の不良探索方法を提供
することを目的とする。
もので、電子部品等が実装された回路基板の不良探索
を、詳細な回路情報なしに簡易な装置構成で自動的に短
時間で行うことができる実装基板の不良探索方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、電子部品が実装さ
れた実装基板の不良探索方法であって、良品基板と不良
基板をそれぞれ個別に予め作成したテストプログラムで
動作させ、測定手段を用いて全ネットあるいは選択され
たネットの信号を測定し、その結果を格納する第１の工
程と、前記良品基板と前記不良基板との測定結果を比較
し、設定レベル以上の差が見られた不良伝播ネットを抽
出する第２の工程と、前記不良伝播ネットに接続された
不良伝播部品を抽出し、繋がりのある部品単位でグルー
プ分けする第３の工程と、前記各グループに属する複数
個の前記不良伝播部品に対して前記不良伝播ネットに接
続される各不良伝播部品の端子の入出力関係から隣接す
る不良伝播部品間でどちらの部品が信号伝達の上流側か
を判断する作業を順次繰り返し、各グループ毎に最も上
流側に位置する不良伝播部品を不良部品として抽出する
第４の工程とからなることを特徴とする実装基板の不良
探索方法。
るために、請求項１記載の発明では、電子部品が実装さ
れた実装基板の不良探索方法であって、良品基板と不良
基板をそれぞれ個別に予め作成したテストプログラムで
動作させ、測定手段を用いて全ネットあるいは選択され
たネットの信号を測定し、その結果を格納する第１の工
程と、前記良品基板と前記不良基板との測定結果を比較
し、設定レベル以上の差が見られた不良伝播ネットを抽
出する第２の工程と、前記不良伝播ネットに接続された
不良伝播部品を抽出し、繋がりのある部品単位でグルー
プ分けする第３の工程と、前記各グループに属する複数
個の前記不良伝播部品に対して前記不良伝播ネットに接
続される各不良伝播部品の端子の入出力関係から隣接す
る不良伝播部品間でどちらの部品が信号伝達の上流側か
を判断する作業を順次繰り返し、各グループ毎に最も上
流側に位置する不良伝播部品を不良部品として抽出する
第４の工程とからなることを特徴とする実装基板の不良
探索方法。
【００１１】また、請求項２記載の発明では、請求項１
記載の実装基板の不良探索方法において、前記第１の工
程における測定は、予め作成したテストプログラムで稼
働させた状態で行う代わりに、実装基板に電源のみを供
給した状態で行うことを特徴とする。
記載の実装基板の不良探索方法において、前記第１の工
程における測定は、予め作成したテストプログラムで稼
働させた状態で行う代わりに、実装基板に電源のみを供
給した状態で行うことを特徴とする。
【００１２】また、請求項３記載の発明では、請求項１
または２記載の実装基板の不良探索方法において、前記
第１の工程における測定は、対象ネットの信号特性に応
じて、パルス数、周波数または電圧のいずれかを測定す
ることを特徴とする。
または２記載の実装基板の不良探索方法において、前記
第１の工程における測定は、対象ネットの信号特性に応
じて、パルス数、周波数または電圧のいずれかを測定す
ることを特徴とする。
【００１３】また、請求項４記載の発明では、請求項１
ないし３のいずれかに記載の実装基板の不良探索方法に
おいて、前記第１の工程における測定時間は、測定ポイ
ントにおいて、テストプログラムの開始から一定時間、
あるいは前記テストプログラム実行中の任意のタイミン
グにおける一定時間、あるいは前記テストプログラム開
始から不良が発生するまでの時間、あるいは前記テスト
プログラムの開始からパルス数が予め設定した値になる
までの時間、あるいは前記テストプログラムの一周期の
時間とすることを特徴とする。
ないし３のいずれかに記載の実装基板の不良探索方法に
おいて、前記第１の工程における測定時間は、測定ポイ
ントにおいて、テストプログラムの開始から一定時間、
あるいは前記テストプログラム実行中の任意のタイミン
グにおける一定時間、あるいは前記テストプログラム開
始から不良が発生するまでの時間、あるいは前記テスト
プログラムの開始からパルス数が予め設定した値になる
までの時間、あるいは前記テストプログラムの一周期の
時間とすることを特徴とする。
【００１４】また、請求項５記載の発明では、請求項１
ないし４のいずれかに記載の実装基板の不良探索方法に
おいて、前記第１の工程における電圧測定は、測定時間
における最高電圧および平均電圧を測定することを特徴
とする。
ないし４のいずれかに記載の実装基板の不良探索方法に
おいて、前記第１の工程における電圧測定は、測定時間
における最高電圧および平均電圧を測定することを特徴
とする。
【００１５】また、請求項６記載の発明では、請求項１
または２記載の実装基板の不良探索方法において、前記
第４の工程における隣接不良伝播部品間の順序付けは、
前記両部品を接続する該不良伝播ネットに対して一方が
出力端子または入出力端子、他方が入力端子の場合、出
力端子または入出力端子側の部品を信号伝達の上流側と
判断することを特徴とする。
または２記載の実装基板の不良探索方法において、前記
第４の工程における隣接不良伝播部品間の順序付けは、
前記両部品を接続する該不良伝播ネットに対して一方が
出力端子または入出力端子、他方が入力端子の場合、出
力端子または入出力端子側の部品を信号伝達の上流側と
判断することを特徴とする。
【００１６】また、請求項７記載の発明では、請求項１
または２記載の実装基板の不良探索方法において、前記
第４の工程における隣接不良伝播部品間の順序付けにお
いて、隣接部品の接続関係が、入出力端子−入出力端
子、または入力端子−入力端子の場合、双方の順位を同
等と判断することを特徴とする。
または２記載の実装基板の不良探索方法において、前記
第４の工程における隣接不良伝播部品間の順序付けにお
いて、隣接部品の接続関係が、入出力端子−入出力端
子、または入力端子−入力端子の場合、双方の順位を同
等と判断することを特徴とする。
【００１７】また、請求項８記載の発明では、請求項
１、２、６または７のいずれかに記載の実装基板の不良
探索方法において、前記第４の工程における隣接不良伝
播部品間の順序付けにおいて、前記隣接部品を接続する
該不良伝播ネットが複数個存在し、該不良伝播ネットと
の接続関係に、入出力端子−入出力端子が含まれず、出
力端子−入力端子、または入出力端子−入力端子の関係
が一様に一方の部品から他方の部品に向いている場合
は、出力端子側または入出力端子側の部品を信号伝達の
上流側と判断することを特徴とする。
１、２、６または７のいずれかに記載の実装基板の不良
探索方法において、前記第４の工程における隣接不良伝
播部品間の順序付けにおいて、前記隣接部品を接続する
該不良伝播ネットが複数個存在し、該不良伝播ネットと
の接続関係に、入出力端子−入出力端子が含まれず、出
力端子−入力端子、または入出力端子−入力端子の関係
が一様に一方の部品から他方の部品に向いている場合
は、出力端子側または入出力端子側の部品を信号伝達の
上流側と判断することを特徴とする。
【００１８】また、請求項９記載の発明では、請求項
１、２または７のいずれかに記載の実装基板の不良探索
方法において、前記第４の工程における隣接不良伝播部
品間の順序付けにおいて、前記隣接部品を接続する該不
良伝播ネットが複数個存在し、該不良伝播ネットとの接
続関係に、入出力端子−入出力端子が少なくとも１つ含
まれるか、または、出力端子−入力端子の関係が双方向
存在する場合は、双方の部品を同順位と判断することを
特徴とする。
１、２または７のいずれかに記載の実装基板の不良探索
方法において、前記第４の工程における隣接不良伝播部
品間の順序付けにおいて、前記隣接部品を接続する該不
良伝播ネットが複数個存在し、該不良伝播ネットとの接
続関係に、入出力端子−入出力端子が少なくとも１つ含
まれるか、または、出力端子−入力端子の関係が双方向
存在する場合は、双方の部品を同順位と判断することを
特徴とする。
【００１９】また、請求項１０記載の発明では、請求項
１、２、６または８のいずれかに記載の実装基板の不良
探索方法において、前記第４の工程における隣接不良伝
播部品間の順序付けにおいて、複数個の部品間で信号伝
達経路がループを形成し、いずれの部品からスタートし
ても元の部品に行き着く場合、前記複数個の部品をすべ
て同一順位とすることを特徴とする。
１、２、６または８のいずれかに記載の実装基板の不良
探索方法において、前記第４の工程における隣接不良伝
播部品間の順序付けにおいて、複数個の部品間で信号伝
達経路がループを形成し、いずれの部品からスタートし
ても元の部品に行き着く場合、前記複数個の部品をすべ
て同一順位とすることを特徴とする。
【００２０】また、請求項１１記載の発明では、請求項
１、２または１０のいずれかに記載の実装基板の不良探
索方法において、前記ループの信号伝達経路中に隣接部
品間が同順位である経路が含まれることを特徴とする。
１、２または１０のいずれかに記載の実装基板の不良探
索方法において、前記ループの信号伝達経路中に隣接部
品間が同順位である経路が含まれることを特徴とする。
【００２１】また、請求項１２記載の発明では、請求項
１または２記載の実装基板の不良探索方法において、前
記第４の工程で最も上流側に位置する不良伝播部品を不
良部品として抽出する場合、不良伝播ネットと接続され
た端子と全入力端子を前記不良部品の不良端子候補とし
てすべて抽出することを特徴とする。
１または２記載の実装基板の不良探索方法において、前
記第４の工程で最も上流側に位置する不良伝播部品を不
良部品として抽出する場合、不良伝播ネットと接続され
た端子と全入力端子を前記不良部品の不良端子候補とし
てすべて抽出することを特徴とする。
【００２２】この実装基板の不良探索方法は、全ネット
に対して、測定および比較が容易なパルス数と電圧を測
定し、良品基板との比較から不良伝播ネットに接続され
たＩＣ部品を抽出し、各ＩＣ端子の入出力特性から源流
の不良ＩＣ部品を抽出するため、簡易なシステム構成で
自動的に高速で不良箇所を特定することが可能となる。
に対して、測定および比較が容易なパルス数と電圧を測
定し、良品基板との比較から不良伝播ネットに接続され
たＩＣ部品を抽出し、各ＩＣ端子の入出力特性から源流
の不良ＩＣ部品を抽出するため、簡易なシステム構成で
自動的に高速で不良箇所を特定することが可能となる。
【００２３】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。図１は、本発明の実施の形態の探索
手順を示したフローチャートである。まず、良品基板、
不良品基板の全ネットまたは選択されたネットのパルス
数または電圧を測定する（ステップＳ１：第１の工
程）。次に、両基板の測定結果を比較し、不良基板の不
良伝播ネットを抽出する（ステップＳ２：第２の工
程）。次に、不良伝播ネットに接続された不良伝播部品
を抽出し、グループ分けをする（ステップＳ３：第３の
工程）。そして、各グループに属する複数個の不良伝播
部品の端子の入出力情報に基づいて不良伝播部品の中か
ら源流の不良部品を抽出する（ステップＳ４：第４の工
程）。
の形態を説明する。図１は、本発明の実施の形態の探索
手順を示したフローチャートである。まず、良品基板、
不良品基板の全ネットまたは選択されたネットのパルス
数または電圧を測定する（ステップＳ１：第１の工
程）。次に、両基板の測定結果を比較し、不良基板の不
良伝播ネットを抽出する（ステップＳ２：第２の工
程）。次に、不良伝播ネットに接続された不良伝播部品
を抽出し、グループ分けをする（ステップＳ３：第３の
工程）。そして、各グループに属する複数個の不良伝播
部品の端子の入出力情報に基づいて不良伝播部品の中か
ら源流の不良部品を抽出する（ステップＳ４：第４の工
程）。
【００２４】次に、図２は、上述した探索手順を実行す
るシステム構成の一例を示すブロック図である。システ
ムは、テストプログラム制御部１、プローブ移動機構
２、プローブの検出信号からパルス数をカウントするカ
ウンタ４および電圧を測定する電圧計５と、テストプロ
グラム制御部１およびプローブ移動機構２を制御し、か
つカウンタ４および電圧計５の測定結果を読み込み、信
号処理するパソコン３とで構成されている。
るシステム構成の一例を示すブロック図である。システ
ムは、テストプログラム制御部１、プローブ移動機構
２、プローブの検出信号からパルス数をカウントするカ
ウンタ４および電圧を測定する電圧計５と、テストプロ
グラム制御部１およびプローブ移動機構２を制御し、か
つカウンタ４および電圧計５の測定結果を読み込み、信
号処理するパソコン３とで構成されている。
【００２５】テストプログラム制御部１は、予め作成し
たテストプログラムで実装基板７を動作させる。プロー
ブ移動機構２は、Ｘ、Ｙ、Ｚの３軸移動機構を備え、プ
ローブ６を指定されたポイントに移動する。カウンタ４
は、プローブ６の検出信号からパルス数をカウントす
る。電圧計５は、プローブ６の検出信号の電圧値を測定
する。パソコン３は、テストプログラム制御部１および
プローブ移動機構２を制御するとともに、カウンタ４お
よび電圧計５の測定結果を読み込み、所定の処理を行っ
て、不良伝播ネットおよび不良部品を特定する。
たテストプログラムで実装基板７を動作させる。プロー
ブ移動機構２は、Ｘ、Ｙ、Ｚの３軸移動機構を備え、プ
ローブ６を指定されたポイントに移動する。カウンタ４
は、プローブ６の検出信号からパルス数をカウントす
る。電圧計５は、プローブ６の検出信号の電圧値を測定
する。パソコン３は、テストプログラム制御部１および
プローブ移動機構２を制御するとともに、カウンタ４お
よび電圧計５の測定結果を読み込み、所定の処理を行っ
て、不良伝播ネットおよび不良部品を特定する。
【００２６】測定は、基板のレイアウトデータとネット
接続情報に基づいて、各ネットに接続されているＩＣ端
子また基板パッドを各ネット１点選択し、自動プロービ
ング、測定を順次繰り返すことで実行される。
接続情報に基づいて、各ネットに接続されているＩＣ端
子また基板パッドを各ネット１点選択し、自動プロービ
ング、測定を順次繰り返すことで実行される。
【００２７】次に、パルス数と電圧の測定による不良ネ
ット、不良ＩＣの検出原理の概要を説明する。不良の原
因としては、まず、プリント基板の断線やショート不
良、実装部品のオープンやショート不良といった製造不
良がある。一般に、実装基板の製造工程においては、イ
ンサーキットテストや外観検査により製造不良の検査を
実施している。しかしながら、近年の実装基板の微細
化、高密度化の進展により、すべての端子やテストパッ
ドへプロービングすることができず、製造不良をすべて
検出することは事実上不可能である。
ット、不良ＩＣの検出原理の概要を説明する。不良の原
因としては、まず、プリント基板の断線やショート不
良、実装部品のオープンやショート不良といった製造不
良がある。一般に、実装基板の製造工程においては、イ
ンサーキットテストや外観検査により製造不良の検査を
実施している。しかしながら、近年の実装基板の微細
化、高密度化の進展により、すべての端子やテストパッ
ドへプロービングすることができず、製造不良をすべて
検出することは事実上不可能である。
【００２８】製造不良が存在した場合の不良伝播ネット
の一例を図面を用いて説明する。図３（ａ）は、ＬＳＩ
チップＩＣ１の入力端子８がオープンしていた場合の不
良伝播の様子を示している。チップＩＣ１は、上流側か
ら信号を受信できないため異常動作となり、その結果、
２つの出力端子には異常信号が現れる。したがって、こ
れらの出力端子に接続されたネットＮ２，Ｎ３は異常と
なり、この影響が下位のチップＩＣ２，ＩＣ３に伝達さ
れる。その後、同様にして、さらに下位のチップＩＣ
４，ＩＣ５，ＩＣ６へと不良が伝播していく。この場
合、７つのネットＮ２〜Ｎ８が不良伝播ネットとなる。
一方、図３（ｂ）は、ＬＳＩチップＩＣ１の出力端子９
がオープンしていた場合の不良伝播の様子を示してい
る。この場合、４つのネットＮ２，Ｎ４，Ｎ６，Ｎ７が
不良伝播ネットとなる。
の一例を図面を用いて説明する。図３（ａ）は、ＬＳＩ
チップＩＣ１の入力端子８がオープンしていた場合の不
良伝播の様子を示している。チップＩＣ１は、上流側か
ら信号を受信できないため異常動作となり、その結果、
２つの出力端子には異常信号が現れる。したがって、こ
れらの出力端子に接続されたネットＮ２，Ｎ３は異常と
なり、この影響が下位のチップＩＣ２，ＩＣ３に伝達さ
れる。その後、同様にして、さらに下位のチップＩＣ
４，ＩＣ５，ＩＣ６へと不良が伝播していく。この場
合、７つのネットＮ２〜Ｎ８が不良伝播ネットとなる。
一方、図３（ｂ）は、ＬＳＩチップＩＣ１の出力端子９
がオープンしていた場合の不良伝播の様子を示してい
る。この場合、４つのネットＮ２，Ｎ４，Ｎ６，Ｎ７が
不良伝播ネットとなる。
【００２９】次に、これらの異常ネットを識別する方法
について説明する。通常、デジタルＩＣの信号はパルス
信号である。パルス発生タイミング等の厳密な解析に
は、ロジックアナライザやスペクトロアナライザ等のパ
ルス波形評価用の計測器が必要であるが、単に不良信号
のネットを検出することを考えた場合には、パルスの数
や電圧をモニタすることで容易に異常ネットを識別でき
る。そこで、本実施の形態では、各ネットのパルス数と
電圧を測定し、それらを良品基板と比較することによ
り、不良伝播ネットの抽出を行う。ここで重要なこと
は、測定の再現性である。本実施の形態では、機能検査
で用いられるテストプログラムで被測定基板を動作させ
た状態で測定することを基本としている。
について説明する。通常、デジタルＩＣの信号はパルス
信号である。パルス発生タイミング等の厳密な解析に
は、ロジックアナライザやスペクトロアナライザ等のパ
ルス波形評価用の計測器が必要であるが、単に不良信号
のネットを検出することを考えた場合には、パルスの数
や電圧をモニタすることで容易に異常ネットを識別でき
る。そこで、本実施の形態では、各ネットのパルス数と
電圧を測定し、それらを良品基板と比較することによ
り、不良伝播ネットの抽出を行う。ここで重要なこと
は、測定の再現性である。本実施の形態では、機能検査
で用いられるテストプログラムで被測定基板を動作させ
た状態で測定することを基本としている。
【００３０】次に、測定方法に付いて説明する。図４
は、テストプログラム稼働中のネット出力信号例を模式
的に表した概念図であり、同図（ａ）は、制御信号等の
比較的に複雑なパルス信号、同図（ｂ）は、クロック等
の規則的なパルス信号をそれぞれ表している。
は、テストプログラム稼働中のネット出力信号例を模式
的に表した概念図であり、同図（ａ）は、制御信号等の
比較的に複雑なパルス信号、同図（ｂ）は、クロック等
の規則的なパルス信号をそれぞれ表している。
【００３１】図４（ａ）に示すような複雑なパルス信号
に対しては、測定するタイミングや測定時間により測定
値が異なるため、テストプログラム開始から一定時間に
おいて測定する測定方法Ａや、テストプログラムの１周
期と等しい測定時間において測定する測定方法Ｂを適用
する。測定方法Ａにおける測定時間の設定については、
測定時間が短いと良品と不良品で設定時間内に差が生じ
ない場合があり得る。そのような場合、テストプログラ
ムで不良発生までの時間が既知であるなら、その不良発
生までの時間を設定することにより必要最小時間内で良
品と不良品との差が検出できる。
に対しては、測定するタイミングや測定時間により測定
値が異なるため、テストプログラム開始から一定時間に
おいて測定する測定方法Ａや、テストプログラムの１周
期と等しい測定時間において測定する測定方法Ｂを適用
する。測定方法Ａにおける測定時間の設定については、
測定時間が短いと良品と不良品で設定時間内に差が生じ
ない場合があり得る。そのような場合、テストプログラ
ムで不良発生までの時間が既知であるなら、その不良発
生までの時間を設定することにより必要最小時間内で良
品と不良品との差が検出できる。
【００３２】一方、図４（ｂ）のような規則正しい信号
に対しては、任意のタイミングにおける一定時間で測定
する測定方法Ｃで十分である。また、これらの方法以外
に、テストプログラムの開始からパルス数が予め設定し
た値になるまでの時間で比較しても良い。なお、パルス
数の測定は、電圧しきい値をハイレベル判定範囲の下限
付近に設定し、パルスの立ち下がりまたは立ち上がりで
測定すればよい。
に対しては、任意のタイミングにおける一定時間で測定
する測定方法Ｃで十分である。また、これらの方法以外
に、テストプログラムの開始からパルス数が予め設定し
た値になるまでの時間で比較しても良い。なお、パルス
数の測定は、電圧しきい値をハイレベル判定範囲の下限
付近に設定し、パルスの立ち下がりまたは立ち上がりで
測定すればよい。
【００３３】次に、電圧測定の必要性について説明す
る。通常のほとんどの不良に関しては、パルス数による
比較で良品と不良品との差が検出できるが、パルスの電
圧レベルがハイレベルの下限近傍で、突発的に不良が発
生するような場合には、パルス数のみでの比較では不良
箇所を見逃す可能性がある。そこで、パルス数に加え、
測定パルスの最高電圧または平均電圧も同時に測定する
ことにより、良品と差を生じる不良箇所を精度良く検出
することが可能となる。
る。通常のほとんどの不良に関しては、パルス数による
比較で良品と不良品との差が検出できるが、パルスの電
圧レベルがハイレベルの下限近傍で、突発的に不良が発
生するような場合には、パルス数のみでの比較では不良
箇所を見逃す可能性がある。そこで、パルス数に加え、
測定パルスの最高電圧または平均電圧も同時に測定する
ことにより、良品と差を生じる不良箇所を精度良く検出
することが可能となる。
【００３４】これまでの説明では、テストプログラムで
実装基板を稼働させた状態での測定を前提としていた
が、パソコンのマザーボード等の基板上にＣＰＵを搭載
し、基板単独で信号を制御できる機能を有している基板
においては、電源投入状態またはリセット状態である定
常状態に固定されていると考えることができる。このよ
うな基板に対しては、電源投入のみの状態で、任意のタ
イミングにおける一定時間内のパルス数および電圧を測
定することで同様の検査が可能である。
実装基板を稼働させた状態での測定を前提としていた
が、パソコンのマザーボード等の基板上にＣＰＵを搭載
し、基板単独で信号を制御できる機能を有している基板
においては、電源投入状態またはリセット状態である定
常状態に固定されていると考えることができる。このよ
うな基板に対しては、電源投入のみの状態で、任意のタ
イミングにおける一定時間内のパルス数および電圧を測
定することで同様の検査が可能である。
【００３５】次に、不良伝播ネットから源流の不良部品
または不良箇所の探索方法について説明する。まず、前
述した図３を参照して説明する。図３（ａ）において、
７つの不良伝播ネットに接続された部品として、６個の
ＩＣ１〜ＩＣ６が不良伝播部品として抽出される。これ
ら６個の不良伝播部品であるＩＣ１〜ＩＣ６に対して、
隣接不良伝播部品間でどちらの部品が信号の上流側か各
端子の入出力情報に基づいて順位付けしていく。いずれ
の部品からスタートしても良いが、例えば、ＩＣ４から
考えていく。ＩＣ４と不良伝播ネットＮ４で接続された
隣接部品はＩＣ５とＩＣ２である。ＩＣ４とＩＣ５の関
係は入力−入力の関係であるため、信号伝達上の順位付
けは同位となる。ＩＣ２との関係は、ＩＣ２側が出力で
あるため、ＩＣ２が上位となる。次に、ＩＣ２に着目
し、残っているＩＣ１との関係を調べると、ＩＣ１が上
位であることが分かる。以下、同様に個々のＩＣに対し
て隣接不良伝播部品間で順位付けし、最終的に信号伝達
順にすべての不良伝播部品に順次付けする。
または不良箇所の探索方法について説明する。まず、前
述した図３を参照して説明する。図３（ａ）において、
７つの不良伝播ネットに接続された部品として、６個の
ＩＣ１〜ＩＣ６が不良伝播部品として抽出される。これ
ら６個の不良伝播部品であるＩＣ１〜ＩＣ６に対して、
隣接不良伝播部品間でどちらの部品が信号の上流側か各
端子の入出力情報に基づいて順位付けしていく。いずれ
の部品からスタートしても良いが、例えば、ＩＣ４から
考えていく。ＩＣ４と不良伝播ネットＮ４で接続された
隣接部品はＩＣ５とＩＣ２である。ＩＣ４とＩＣ５の関
係は入力−入力の関係であるため、信号伝達上の順位付
けは同位となる。ＩＣ２との関係は、ＩＣ２側が出力で
あるため、ＩＣ２が上位となる。次に、ＩＣ２に着目
し、残っているＩＣ１との関係を調べると、ＩＣ１が上
位であることが分かる。以下、同様に個々のＩＣに対し
て隣接不良伝播部品間で順位付けし、最終的に信号伝達
順にすべての不良伝播部品に順次付けする。
【００３６】図５は、図３の不良伝播部品ＩＣ１〜ＩＣ
６を順序付けした結果を示す回路図である。便宜上、各
ＩＣに付けた数字（〜）の小さい方を上流側として
特定している。この結果から、実際に想定したＩＣ１を
源流の不良部品として探索できることがわかる。この場
合、不良端子の候補として特定されるのは、ＩＣ１の不
良伝播ネットに接続された２つの出力端子Ｏｕｔと、１
つの入力端子Ｉｎの合計３つである。これら３端子の中
で入力端子Ｉｎが真の不良箇所である。図３（ｂ）につ
いても同様にして源流の不良部品ＩＣ１にたどり着き、
入力端子Ｉｎと出力端子Ｏｕｔがそれぞれ１個ずつ特定
され、出力端子Ｏｕｔが真の不良箇所である。
６を順序付けした結果を示す回路図である。便宜上、各
ＩＣに付けた数字（〜）の小さい方を上流側として
特定している。この結果から、実際に想定したＩＣ１を
源流の不良部品として探索できることがわかる。この場
合、不良端子の候補として特定されるのは、ＩＣ１の不
良伝播ネットに接続された２つの出力端子Ｏｕｔと、１
つの入力端子Ｉｎの合計３つである。これら３端子の中
で入力端子Ｉｎが真の不良箇所である。図３（ｂ）につ
いても同様にして源流の不良部品ＩＣ１にたどり着き、
入力端子Ｉｎと出力端子Ｏｕｔがそれぞれ１個ずつ特定
され、出力端子Ｏｕｔが真の不良箇所である。
【００３７】次に、不良伝播ネットの端子間接続に、入
出力−入出力、または出力―入出力の関係が含まれた場
合の順序付けについて説明する。図６は、不良伝播ネッ
トの端子間接続に、入出力−入出力、または出力―入出
力の関係が含まれた場合を示す回路図である。図におい
て、ＩＣ１の一方の出力端子Ｏｕｔは、ＩＣ３の入出力
端子Ｉ／Ｏに接続されており、ＩＣ２の入出力端子Ｉ／
Ｏは、ＩＣ５の入出力端子Ｉ／Ｏに接続されている。
出力−入出力、または出力―入出力の関係が含まれた場
合の順序付けについて説明する。図６は、不良伝播ネッ
トの端子間接続に、入出力−入出力、または出力―入出
力の関係が含まれた場合を示す回路図である。図におい
て、ＩＣ１の一方の出力端子Ｏｕｔは、ＩＣ３の入出力
端子Ｉ／Ｏに接続されており、ＩＣ２の入出力端子Ｉ／
Ｏは、ＩＣ５の入出力端子Ｉ／Ｏに接続されている。
【００３８】このように、入出力−入出力、または出力
―入出力という接続関係がある場合には、どちらのＩＣ
が上流側か判断できないため、ＩＣ２とＩＣ５、および
ＩＣ１とＩＣ３が同位となる。便宜上、各ＩＣに付けた
数字（〜）の小さい方を上流側として特定してい
る。この場合、最終的に、ＩＣ１とＩＣ３が不良部品候
補として抽出される。ＩＣ１については、２つの出力端
子Ｏｕｔと１つの入力端子Ｉｎが、また、ＩＣ３につい
ては、不良伝播ネットＮ３，Ｎ５に接続された入出力端
子Ｉ／Ｏと出力端子Ｏｕｔ以外に、符号１０で示す入力
端子Ｉｎが不良端子の候補として特定される。
―入出力という接続関係がある場合には、どちらのＩＣ
が上流側か判断できないため、ＩＣ２とＩＣ５、および
ＩＣ１とＩＣ３が同位となる。便宜上、各ＩＣに付けた
数字（〜）の小さい方を上流側として特定してい
る。この場合、最終的に、ＩＣ１とＩＣ３が不良部品候
補として抽出される。ＩＣ１については、２つの出力端
子Ｏｕｔと１つの入力端子Ｉｎが、また、ＩＣ３につい
ては、不良伝播ネットＮ３，Ｎ５に接続された入出力端
子Ｉ／Ｏと出力端子Ｏｕｔ以外に、符号１０で示す入力
端子Ｉｎが不良端子の候補として特定される。
【００３９】次に、隣接不良伝播部品間の順序付けにお
いて、複数個の部品間でループを形成する場合につい
て、図を参照して説明する。図７は、その一例を示す回
路図である。図において、ＩＣ１の符号１１で示す入力
端子Ｉｎがオープン不良である場合の不良伝播ネットお
よび不良伝播部品の順序付けを示してある。同図におい
て、９個のネットＮ２〜Ｎ１０が不良伝播ネットであ
る。不良伝播部品の順序付けで、ＩＣ１とＩＣ２とＩＣ
３がすべて１位（）で順序付けされている。
いて、複数個の部品間でループを形成する場合につい
て、図を参照して説明する。図７は、その一例を示す回
路図である。図において、ＩＣ１の符号１１で示す入力
端子Ｉｎがオープン不良である場合の不良伝播ネットお
よび不良伝播部品の順序付けを示してある。同図におい
て、９個のネットＮ２〜Ｎ１０が不良伝播ネットであ
る。不良伝播部品の順序付けで、ＩＣ１とＩＣ２とＩＣ
３がすべて１位（）で順序付けされている。
【００４０】まず、ＩＣ１から見た順序付けは、上流側
からＩＣ３→ＩＣ１→ＩＣ２となる。次に、ＩＣ２から
見た順序付けは、ＩＣ１→ＩＣ２→ＩＣ３となる。同様
に、ＩＣ３から見た順序付けは、ＩＣ２→ＩＣ３→ＩＣ
１となる。このように、これら３つのＩＣ１〜ＩＣ３の
間での順序付けがループし、明確な順序付けができない
場合、これらをすべて同位で順序付けする。
からＩＣ３→ＩＣ１→ＩＣ２となる。次に、ＩＣ２から
見た順序付けは、ＩＣ１→ＩＣ２→ＩＣ３となる。同様
に、ＩＣ３から見た順序付けは、ＩＣ２→ＩＣ３→ＩＣ
１となる。このように、これら３つのＩＣ１〜ＩＣ３の
間での順序付けがループし、明確な順序付けができない
場合、これらをすべて同位で順序付けする。
【００４１】次に、上述した場合における不良端子候補
の指定に付いて説明する。ＩＣ１については、不良伝播
ネットＮ２，Ｎ４に接続された２つの入力端子Ｉｎ、出
力端子Ｏｕｔと、不良伝播ネットＮ２，Ｎ４には接続さ
れていない１つの入力端子Ｉｎ１１が不良端子の候補と
なる。同様にＩＣ２については、不良伝播ネットＮ２，
Ｎ３に接続された２つの入力端子Ｉｎ、出力端子Ｏｕ
ｔ、ＩＣ３については、不良伝播ネットＮ３，Ｎ４に接
続された２つの入力端子Ｉｎ、出力端子Ｏｕｔと、不良
伝播ネットＮ３，Ｎ４には接続されていない１つの入力
端子Ｉｎ１２が不良端子の候補となる。
の指定に付いて説明する。ＩＣ１については、不良伝播
ネットＮ２，Ｎ４に接続された２つの入力端子Ｉｎ、出
力端子Ｏｕｔと、不良伝播ネットＮ２，Ｎ４には接続さ
れていない１つの入力端子Ｉｎ１１が不良端子の候補と
なる。同様にＩＣ２については、不良伝播ネットＮ２，
Ｎ３に接続された２つの入力端子Ｉｎ、出力端子Ｏｕ
ｔ、ＩＣ３については、不良伝播ネットＮ３，Ｎ４に接
続された２つの入力端子Ｉｎ、出力端子Ｏｕｔと、不良
伝播ネットＮ３，Ｎ４には接続されていない１つの入力
端子Ｉｎ１２が不良端子の候補となる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
従来の検査方法がボードテスタやシグネチャアナライザ
等の測定器を用いて、タイミングあるいは動作波形を良
品と比較する代わりに、パルス数と電圧を測定して比較
することにより、不良部品および不良箇所を特定するよ
うにしたので、情報量を大幅に減少でき、測定時間およ
び処理時間を大幅に短縮できる上、カウンタや電圧計と
いう簡易な測定器でシステムを構成でき、装置コストを
安くできるという利点が得られる。
従来の検査方法がボードテスタやシグネチャアナライザ
等の測定器を用いて、タイミングあるいは動作波形を良
品と比較する代わりに、パルス数と電圧を測定して比較
することにより、不良部品および不良箇所を特定するよ
うにしたので、情報量を大幅に減少でき、測定時間およ
び処理時間を大幅に短縮できる上、カウンタや電圧計と
いう簡易な測定器でシステムを構成でき、装置コストを
安くできるという利点が得られる。
【００４３】また、本発明によれば、不良探索は、全ネ
ットまたは選択されたネットの信号を測定し、良品との
比較から不良伝播ネットを抽出し、その不良伝播ネット
に接続された不良伝播部品に対して、端子の入出力情報
から信号の伝達方向に順序付けし、源流の不良部品を抽
出するようにしたので、電子部品等が実装された回路基
板の不良探索を、詳細な回路情報なしに自動的に短時間
で探索できるという利点が得られる。
ットまたは選択されたネットの信号を測定し、良品との
比較から不良伝播ネットを抽出し、その不良伝播ネット
に接続された不良伝播部品に対して、端子の入出力情報
から信号の伝達方向に順序付けし、源流の不良部品を抽
出するようにしたので、電子部品等が実装された回路基
板の不良探索を、詳細な回路情報なしに自動的に短時間
で探索できるという利点が得られる。
【図１】 本発明の実施の形態による不良探索方法の手
順を示すフローチャートである。
順を示すフローチャートである。
【図２】 探索手順を実行する不良探索システムの構成
を示すブロック図である。
を示すブロック図である。
【図３】 製造不良が存在した場合の不良伝播ネットの
一例を示す回路図である。
一例を示す回路図である。
【図４】 テストプログラム稼働中のネット出力信号例
を示す概念図である。
を示す概念図である。
【図５】 不良伝播部品を順序付けした結果を示す回路
図である。
図である。
【図６】 不良伝播ネットの端子間接続に、入出力−入
出力、または出力―入出力の関係が含まれる場合の構成
を示す回路図である。
出力、または出力―入出力の関係が含まれる場合の構成
を示す回路図である。
【図７】 複数個の不良伝播部品がループを形成する場
合について示す回路図である。
合について示す回路図である。
【図８】 従来の電子部品実装基板の機能不良探索装置
の一構成例を示すブロック図である。
の一構成例を示すブロック図である。
１ テストプログラム制御部 ２ プローブ移動機構 ３ パソコン ４ カウンタ ５ 電圧計 ６ プローブ ７ 実装基板 ８，９ オープン端子 １０，１１，１２ 入力端子 ＩＣ１〜ＩＣ８ ＬＳＩチップ Ｎ１〜Ｎ１１ ネット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 政良 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2G032 AC02 AC05 AC06 AD01 AD04 AE08 AK03 AK12 AK15 5E313 AA01 AA11 FG08 9A001 BB05 JJ44 JJ46 KK31 KK37 LL02
Claims (12)
- 【請求項１】 電子部品が実装された実装基板の不良探
索方法であって、 良品基板と不良基板をそれぞれ個別に予め作成したテス
トプログラムで動作させ、測定手段を用いて全ネットあ
るいは選択されたネットの信号を測定し、その結果を格
納する第１の工程と、 前記良品基板と前記不良基板との測定結果を比較し、設
定レベル以上の差が見られた不良伝播ネットを抽出する
第２の工程と、 前記不良伝播ネットに接続された不良伝播部品を抽出
し、繋がりのある部品単位でグループ分けする第３の工
程と、 前記各グループに属する複数個の前記不良伝播部品に対
して前記不良伝播ネットに接続される各不良伝播部品の
端子の入出力関係から隣接する不良伝播部品間でどちら
の部品が信号伝達の上流側かを判断する作業を順次繰り
返し、各グループ毎に最も上流側に位置する不良伝播部
品を不良部品として抽出する第４の工程とからなること
を特徴とする実装基板の不良探索方法。 - 【請求項２】 前記第１の工程における測定は、予め作
成したテストプログラムで稼働させた状態で行う代わり
に、実装基板に電源のみを供給した状態で行うことを特
徴とする請求項１記載の実装基板の不良探索方法。 - 【請求項３】 前記第１の工程における測定は、対象ネ
ットの信号特性に応じて、パルス数、周波数または電圧
のいずれかを測定することを特徴とする請求項１または
２記載の実装基板の不良探索方法。 - 【請求項４】 前記第１の工程における測定時間は、測
定ポイントにおいて、テストプログラムの開始から一定
時間、あるいは前記テストプログラム実行中の任意のタ
イミングにおける一定時間、あるいは前記テストプログ
ラム開始から不良が発生するまでの時間、あるいは前記
テストプログラムの開始からパルス数が予め設定した値
になるまでの時間、あるいは前記テストプログラムの一
周期の時間とすることを特徴とする請求項１ないし３の
いずれかに記載の実装基板の不良探索方法。 - 【請求項５】 前記第１の工程における電圧測定は、測
定時間における最高電圧および平均電圧を測定すること
を特徴とする請求項１ないし４のいずれかに記載の実装
基板の不良探索方法。 - 【請求項６】 前記第４の工程における隣接不良伝播部
品間の順序付けは、前記両部品を接続する該不良伝播ネ
ットに対して一方が出力端子または入出力端子、他方が
入力端子の場合、出力端子または入出力端子側の部品を
信号伝達の上流側と判断することを特徴とする請求項１
または２記載の実装基板の不良探索方法。 - 【請求項７】 前記第４の工程における隣接不良伝播部
品間の順序付けにおいて、隣接部品の接続関係が、入出
力端子−入出力端子、または入力端子−入力端子の場
合、双方の順位を同等と判断することを特徴とする請求
項１または２記載の実装基板の不良探索方法。 - 【請求項８】 前記第４の工程における隣接不良伝播部
品間の順序付けにおいて、前記隣接部品を接続する該不
良伝播ネットが複数個存在し、該不良伝播ネットとの接
続関係に、入出力端子−入出力端子が含まれず、出力端
子−入力端子、または入出力端子−入力端子の関係が一
様に一方の部品から他方の部品に向いている場合は、出
力端子側または入出力端子側の部品を信号伝達の上流側
と判断することを特徴とする請求項１、２、６または７
のいずれかに記載の実装基板の不良探索方法。 - 【請求項９】 前記第４の工程における隣接不良伝播部
品間の順序付けにおいて、前記隣接部品を接続する該不
良伝播ネットが複数個存在し、該不良伝播ネットとの接
続関係に、入出力端子−入出力端子が少なくとも１つ含
まれるか、または、出力端子−入力端子の関係が双方向
存在する場合は、双方の部品を同順位と判断することを
特徴とする請求項１、２または７のいずれかに記載の実
装基板の不良探索方法。 - 【請求項１０】 前記第４の工程における隣接不良伝播
部品間の順序付けにおいて、複数個の部品間で信号伝達
経路がループを形成し、いずれの部品からスタートして
も元の部品に行き着く場合、前記複数個の部品をすべて
同一順位とすることを特徴とする請求項１、２、６また
は８のいずれかに記載の実装基板の不良探索方法。 - 【請求項１１】 前記ループの信号伝達経路中に隣接部
品間が同順位である経路が含まれることを特徴とする請
求項１、２または１０のいずれかに記載の実装基板の不
良探索方法。 - 【請求項１２】 前記第４の工程で最も上流側に位置す
る不良伝播部品を不良部品として抽出する場合、不良伝
播ネットと接続された端子と全入力端子を前記不良部品
の不良端子候補としてすべて抽出することを特徴とする
請求項１または２記載の実装基板の不良探索方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10268626A JP2000098006A (ja) | 1998-09-22 | 1998-09-22 | 実装基板の不良探索方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10268626A JP2000098006A (ja) | 1998-09-22 | 1998-09-22 | 実装基板の不良探索方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000098006A true JP2000098006A (ja) | 2000-04-07 |
Family
ID=17461170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10268626A Pending JP2000098006A (ja) | 1998-09-22 | 1998-09-22 | 実装基板の不良探索方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000098006A (ja) |
-
1998
- 1998-09-22 JP JP10268626A patent/JP2000098006A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420229B2 (en) | Failure analysis vehicle for yield enhancement with self test at speed burnin capability for reliability testing | |
| JP6815251B2 (ja) | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム | |
| US6781151B2 (en) | Failure analysis vehicle | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| JP2000098006A (ja) | 実装基板の不良探索方法 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP2000321329A (ja) | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 | |
| KR100780849B1 (ko) | 샷 단위의 웨이퍼 검사 방법 | |
| JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JP3147855B2 (ja) | 実装基板の不良検査方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US5442301A (en) | LSI test circuit | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JP2001074818A (ja) | 実装基板の不良探索方法及び実装基板の不良探索装置 | |
| JP2000338187A (ja) | 実装基板不良探索方法及び実装基板不良探索装置 | |
| JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
| JP2002006000A (ja) | 実装基板の不良探索方法及び不良探索装置並びに記録媒体 | |
| JPH02227679A (ja) | 基板の検査装置 | |
| Elhamawy et al. | Scenario-based Test Content Optimization: Scan Test vs. System-Level Test | |
| JP2001166004A (ja) | 実装基板の不良探索方法及び不良探索装置 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| Nikaido et al. | Auto-Fault-Locating-System for Mounting Boards | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| KR0135332B1 (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능 검사장치 및 그 방법 | |
| JPH0511022A (ja) | 回路基板検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |