JP2000338187A

JP2000338187A - 実装基板不良探索方法及び実装基板不良探索装置

Info

Publication number: JP2000338187A
Application number: JP11146807A
Authority: JP
Inventors: Masato Nikaido; 正人二階堂; Masayuki Yoshima; 政幸與島; Masayoshi Iida; 政良飯田; Hiromi Tokita; 弘美時田; Hirobumi Inoue; 博文井上
Original assignee: NEC Corp; NEC Tohoku Corp
Current assignee: NEC Corp; NEC Tohoku Corp
Priority date: 1999-05-26
Filing date: 1999-05-26
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】ＩＣ及び電子部品が実装された実装基板の機
能不良あるいは製造不良の箇所を特定する不良探索を行
う場合において、詳細な回路情報無しに簡易な装置構成
で自動的に短時間で不良探索を行うことができる汎用的
な探索手法を実現した実装基板不良探索方法及び実装基
板不良探索装置を提供する。【解決手段】実装基板不良探索方法は、良品基板と不
良基板の全ネットまたは選択ネットの信号を測定し、そ
の結果を格納する第１の工程Ｓ１と、方向制御端子の論
理状態から方向設定端子の信号方向を特定する第２の工
程Ｓ２と、両基板の測定結果を比較し、不良基板の不良
伝播ネットを抽出する第３の工程Ｓ３と、不良伝播ネッ
トの中から端子の入出力属性をもとに源流の不良ネット
を抽出する第４の工程Ｓ４とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣ及び電子部品
が実装された実装基板の機能不良や製造不良の箇所を探
索する実装基板不良探索方法及び実装基板不良探索装置
に関し、特に、良品基板と被検査基板とでネットの信号
を比較し異常ネットを抽出した後に源流の不良箇所を探
索する場合に好適な実装基板不良探索方法及び実装基板
不良探索装置に関する。

【０００２】

【従来の技術】従来、電子回路実装基板の機能不良探索
は、熟練者または回路設計者がＩＣ端子や基板パッドに
電気プローブを当てて、オシロスコープやスペクトルア
ナライザ等の計測器を用いて信号解析し、各個人が持つ
知識やノウハウによって不良箇所の探索を行っていた。

【０００３】これ以外に、電子回路実装基板の機能不良
を自動的に探索する自動探索装置として、例えば特開平
１−２６３５７１号公報に記載のものが提案されてい
る。同公報は、機能不良探索作業を自動的に行うことに
より、不良探索作業を行う作業者のスキルや経験に左右
されることなく、一定の上限時間内に電子回路実装基板
の機能不良探索を行うことを目的としたものである。

【０００４】図１３は上記公報記載の機能不良探索装置
の構成を示した機能ブロック図である。この機能不良探
索装置は、電子回路実装基板（被不良探索基板）２７の
機能検証を行うファンクションボードテスタ部２１と、
コンタクトピン２６をＸ−Ｙ−Ｚ方向に自動的に移動す
るハンドラ部２２と、コンタクトピン２６が採取した被
不良探索基板２７の各ポイントのデータを入力して解析
するシグネチャアナライザ部２３とシグネチャアナライ
ザ部２３からの解析データと正解値データとを比較照合
して良否の判定を行うコンピュータ部２４と、コンピュ
ータ部２４に各種の指令を入力するキーボード２５とを
具備している。

【０００５】次に、上記構成を有する従来例の機能不良
探索装置の動作について説明する。ファンクションボー
ドテスタ部２１から被不良探索基板２７にテストデータ
が送られる。被不良探索基板２７の回路の浅い順にコン
ピュータ部２４が被不良探索基板２７上のＩＣのＸ−Ｙ
座標を出し、その位置にハンドラ部２２に取り付けられ
たヘッド部２８が位置決めされ、コンタクトピン２６が
ＩＣのピンにコンタクトする。コンタクトピン２６を経
由して被不良探索基板２７の１ポイントのデータがシグ
ネチャアナライザ部２３に取り込まれ、予め採取されて
いる良品データとの比較、照合がコンピュータ部２４に
より行われる。良品との比較、照合結果が良の場合、被
不良探索基板２７の１ステップ深い位置にハンドラ部２
２を移動して次のポイントにコンタクトピン２６をコン
タクトさせる。

【０００６】以上の作業を被不良探索基板の電子回路の
浅い位置から深い位置について繰り返し、良品データと
の比較、照合結果が否と判定されたときは、探索を停止
し、否と判定されたポイントをディスプレイに表示する
ので、この位置のＩＣを良品と交換すればよい。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来例においては次のような問題点があった。

【０００８】上述した従来の人間の手作業による探索で
は、各個人の能力や経験が探索効率に影響する上、高密
度化が進展する実装基板に対してはプローブによる作業
が困難な上、機能が複雑で探索に多大な時間を有すると
いう問題があった。

【０００９】一方、上述した従来例のシグネチャアナラ
イザを用いた機能不良探索装置では、ファンクションボ
ードテスタ、シグネチャアナライザといった高価な測定
機器を必要とし探索システムが高価になる上、シグネチ
ャアナライザでは同期、波形比較といった高度な解析の
ためにデータ取得や解析に時間がかかるという問題があ
った。

【００１０】本発明の目的は、ＩＣ及び電子部品が実装
された実装基板の機能不良あるいは製造不良の箇所を特
定する不良探索を行う場合において、詳細な回路情報無
しに簡易な装置構成で自動的に短時間で不良探索を行う
ことができる汎用的な探索手法を実現した実装基板不良
探索方法及び実装基板不良探索装置を提供するものであ
る。

【００１１】

【課題を解決するための手段】本発明は、ＩＣ等の部品
が実装された基板の不良探索を行う実装基板不良探索方
法において、良品基板と不良基板をそれぞれ別個にテス
トプログラムで動作させネットの信号を測定する第１の
工程と、前記両基板に実装された部品の方向制御端子の
論理状態から前記部品の方向設定端子の信号方向を特定
する第２の工程と、前記両基板の前記測定結果を比較し
設定レベル以上の差がある不良伝播ネットを抽出する第
３の工程と、任意の前記不良伝播ネットに対して前記不
良伝播ネットと出力端子もしくは双方向端子で接続され
ている部品側に溯り、前記部品を中継地点として前記中
継地点で別の部品の出力端子もしくは前記双方向端子と
接続された任意の前記不良伝播ネットを次の探索経路と
して順次溯り、前記不良伝播ネットのリストアップから
源流の不良ネットを抽出する第４の工程とを有すること
を特徴とする。

【００１２】また、本発明の実装基板不良探索方法は、
図２を参照しつつ説明すれば、ＩＣ等の部品が実装され
た基板の不良探索を行う実装基板不良探索方法におい
て、良品基板と不良基板をそれぞれ別個に動作させネッ
トの信号を測定する第１の工程（図２のＳ１）と、前記
両基板に実装された部品の方向制御端子の論理状態から
前記部品の方向設定端子の信号方向を特定する第２の工
程（図２のＳ２）と、前記両基板の前記測定結果を比較
し設定レベル以上の差がある不良伝播ネットを抽出する
第３の工程（図２のＳ３）と、任意の前記不良伝播ネッ
トに対して前記不良伝播ネットと出力端子もしくは双方
向端子で接続されている部品側に溯り、前記部品を中継
地点として前記中継地点で別の部品の出力端子もしくは
前記双方向端子と接続された任意の前記不良伝播ネット
を次の探索経路として順次溯り、前記不良伝播ネットの
リストアップから源流の不良ネットを抽出する第４の工
程（図２のＳ４）とを有している。

【００１３】［作用］本発明の実装基板不良探索方法
は、全ネットに対して、測定及び比較が容易なパルス
数、周波数又は電圧を測定し、良品基板との比較から不
良伝播ネットを抽出し、方向制御端子の論理状態から方
向設定端子の信号方向を決定し、各不良伝播ネットの入
出力特性から源流の不良箇所を抽出するため、簡易なシ
ステム構成で自動的に高速で不良箇所を特定できる。

【００１４】

【発明の実施の形態】［本実施形態］次に、本発明の実
施形態について図面を参照して詳細に説明する。

【００１５】（１）構成の説明図１は本発明の実施形態の実装基板不良探索システムの
構成例を示すブロック図である。図１において、本発明
の実施形態の実装基板不良探索システムは、テストプロ
グラム制御部１、プローブ移動機構２、パーソナルコン
ピュータ（以下パソコンと略称）３、カウンタ４、電圧
計５、プローブ６を具備している。図中７は実装基板で
ある。

【００１６】上記構成を詳述すると、テストプログラム
制御部１は、実装基板７を予め作成したテストプログラ
ムで起動・稼動する。プローブ移動機構２は、プローブ
６を実装基板７上における指定されたポイントに移動す
る機構であり、Ｘ、Ｙ、Ｚの３軸移動機構を備えてい
る。カウンタ４は、プローブ６の検出信号からパルス数
をカウントする。電圧計５は、プローブ６の検出信号か
ら電圧を測定する。パソコン３は、テストプログラム制
御部１及びプローブ移動機構２を制御し、かつカウンタ
４及び電圧計５の測定結果を読み込み信号処理を行う。

【００１７】図２は上記図１に示した本発明の実施形態
の実装基板不良探索システムにおける不良探索手順を示
すフローチャートである。探索手順は、良品基板と不良
基板の全ネットまたは選択ネットの信号を測定し、その
結果を格納する第１の工程Ｓ１と、方向制御端子の論理
状態から方向設定端子の信号方向を特定する第２の工程
Ｓ２と、両基板の測定結果を比較し、不良基板の不良伝
播ネットを抽出する第３の工程Ｓ３と、不良伝播ネット
の中から端子の入出力属性をもとに源流の不良ネットを
抽出する第４の工程Ｓ４とを有する。

【００１８】ここで、源流とは不良個所又は障害箇所の
根元箇所をいい、それからその源流に基づく不良原因を
引きずって末端まで影響があるので、末端から源流に至
るまでを辿っていって源流に至り、源流の不良を正常化
することによって一連の作業を終了する。

【００１９】本発明の実施形態においては、測定は実装
基板７のレイアウトデータとネット接続情報をもとに、
各ネットに接続されている部品端子または基板パッドを
各ネット１ポイント選択し、自動プロービング、測定を
順次繰り返すことで実行される。

【００２０】また、これまでは、テストプログラムで基
板を稼動させた状態での測定を前提としていたが、パソ
コンのマザーボードなど基板上にＣＰＵを搭載し、基板
単独で信号を制御できる機能を有している基板において
は、電源投入状態またはリセット状態である定常状態に
固定されていると考えることができる。このような基板
に対しては、電源投入のみの状態で、任意のタイミング
における一定時間内のパルス数及び電圧を測定すること
で同様の検査が可能である。

【００２１】尚、上記の第１の工程Ｓ１における測定時
間は、測定ポイントにおいて、テストプログラム開始か
ら一定時間、或いはテストプログラム実行中の任意のタ
イミングにおける一定時間、或いはテストプログラム開
始から不良が発生するまでの時間、或いはテストプログ
ラム開始からパルス数が予め設定した値になるまでの時
間、或いはテストプログラムの一周期の時間とする。

【００２２】図３は上記図２に示した第２の工程を説明
するための方向制御端子の構成と双方向端子である方向
設定端子の一例を示す説明図である。部品１３１では、
方向端子１４１及びゲート端子１４８が方向制御端子で
あり、端子１４２〜１４７及び１４９〜１５４が方向設
定端子である。ゲート端子１４８の論理が“０”あるい
はパルス信号のとき、方向設定端子１４２〜１４７及び
１４９〜１５４は、方向端子１４１の論理レベルでそれ
ぞれ決定される。

【００２３】即ち、方向端子１４１に論理“０”が入力
した場合は、方向設定端子１４２〜１４７は入力端子と
して動作し、方向設定端子１４９〜１５４は出力端子と
して動作する。また、方向端子１４１に論理“１”が入
力した場合は、方向設定端子１４２〜１４７は出力端子
として動作し、方向設定端子１４９〜１５４は入力端子
として動作する。また、方向端子１４１にパルス信号が
入力した場合は、方向設定端子１４２〜１４７及び１４
９〜１５４は双方向端子として動作する。一方、ゲート
端子１４８の論理が“１”のとき、方向設定端子１４２
〜１４７及び１４９〜１５４の全てが出力アイソレーシ
ョン（回路未接続）となる。

【００２４】図４は方向制御端子の論理によって特定さ
れる方向設定端子の信号方向の一例を示す説明図であ
る。方向端子１４１の論理が“０”でゲート端子１４８
の論理が“０”またはパルス信号の場合は、方向設定端
子１４２〜１４７は入力端子として動作し、方向設定端
子１４９〜１５４は出力端子として動作する。即ち、上
記図２に示した第４の工程では、方向設定端子１４２〜
１４７を入力端子、方向設定端子１４９〜１５４を出力
端子と設定して、不良箇所を探索する。

【００２５】図５は方向制御端子の論理によって特定さ
れる方向設定端子の信号方向の一例を示す説明図であ
る。方向端子１４１の論理が“１”でゲート端子１４８
の論理が“０”またはパルス信号の場合は、方向設定端
子１４２〜１４７は出力端子として動作し、方向設定端
子１４９〜１５４は入力端子として動作する。即ち、上
記図２に示した第４の工程では、方向設定端子１４２〜
１４７を出力端子、方向設定端子１４９〜１５４を入力
端子と設定して、不良箇所を探索する。

【００２６】図６は方向制御端子の論理によって特定さ
れる方向設定端子の信号方向の別の一例を示す説明図で
ある。方向端子１４１にパルス信号が入力していて、ゲ
ート端子の論理が“０”あるいはパルス信号の場合は、
方向設定端子１４２〜１４７及び１４９〜１５４は双方
向端子として動作する。即ち、上記図に示した第３及び
４の工程では、方向設定端子１４２〜１４７及び１４９
〜１５４を双方向端子と設定して、不良箇所を探索す
る。

【００２７】図７は方向制御端子の論理によって特定さ
れる方向設定端子の信号方向の別の一例を示す説明図で
ある。ゲート端子１４８の論理が“１”の場合は、方向
設定端子１４２〜１４７及び１４９〜１５４は出力アイ
ソレーション（回路未接続）として動作する。即ち、上
記図２に示した第４の工程では、方向設定端子１４２〜
１４７及び１４９〜１５４を出力アイソレーションと設
定して、不良箇所を探索する。

【００２８】図８は方向制御端子の論理によって特定さ
れる方向設定端子の信号方向の別の一例を示す説明図で
ある。ゲート端子１４８の論理が“１”の場合は、方向
設定端子１４２〜１４７及び１４９〜１５４は出力アイ
ソレーション（回路未接続）として動作する。ここで出
力アイソレーションは、信号が出力されないことを示す
ため、上記図２に示した第４の工程では、方向設定端子
１４２〜１４７及び１４９〜１５４を入力端子と設定し
てもよい。

【００２９】（２）動作の説明次に、本発明の実施形態の動作について図９〜図１２を
参照して詳細に説明する。

【００３０】先ず、測定結果から不良伝播ネットを抽出
する方法について説明する。通常ディジタルＩＣの信号
はパルス信号である。パルス発生タイミング等の厳密な
解析にはロジックアナライザやスペクトルアナライザ等
のパルス波形評価用の計測器が必要であるが、単に不良
信号のネットを検出することを考えた場合には、パルス
の数や電圧をモニタすることで容易に異常ネットを識別
できる。そこで、本検査方法では、各ネットのパルス数
（または周波数）と電圧を測定し、それらを良品基板と
比較することにより、不良伝播ネットの抽出を行う。こ
の場合、電圧測定に関しては、測定時間における最高電
圧及び平均電圧を測定する。

【００３１】次に、不良伝播ネットから源流の不良ネッ
トまたは不良箇所の探索方法について図９を例に説明す
る。図９は不良伝播ネットと部品の構成の一例を示す説
明図である。不良伝播ネットとして５１から６５までの
１５個の不良伝播ネットが１０１から１１０までの１０
個の部品と接続している。これらの不良伝播ネットのい
ずれからスタートしてもよいが、例えば、不良伝播ネッ
ト６０から考えていく。

【００３２】信号は出力端子から入力端子に伝播するた
め、不良伝播ネット６０では部品１０４の出力端子から
部品１０６の入力端子へ不良が伝播する。即ち、部品１
０４の出力端子が源流側である。次に部品１０４の入力
端子には不良伝播ネット５４が接続しており、部品１０
３の出力端子から部品１０４の入力端子に不良が伝播し
ている。したがって、不良伝播ネット６０から部品１０
４を中継地点として不良伝播ネット５４へ溯ることがで
きる。同様にして、不良伝播ネット５４から不良伝播ネ
ット５２に溯り、次に、不良伝播ネット５１に溯る。不
良伝播ネット５１では、溯ることができる不良伝播ネッ
トが存在しないため、源流と判断できる。

【００３３】次に、不良伝播ネット６１から考えた場
合、不良伝播ネット６０に溯ることができる。ここで不
良伝播ネット６０の不良の源流は不良伝播ネット５１で
あることから、不良伝播ネット６１の不良の源流もまた
不良伝播ネット５１である。以下同様に個々の不良伝播
ネットに対して不良の伝播経路を溯っていくと、不良伝
播ネット５１が源流となる。即ち不良伝播ネット５１を
不良箇所として抽出される。

【００３４】図１０は不良伝播ネットが閉ループを形成
する場合の不良伝播ネットと部品の構成の一例を示す説
明図である。不良伝播ネット６６から６９は閉ループを
形成しているため、源流の不良ネットを特定することが
できない。この場合は、閉ループを形成する全てのネッ
ト、即ち、不良伝播ネット６６から６９を不良ネットと
して抽出する。

【００３５】図１１（ａ）、（ｂ）は不良の伝播経路の
一部が閉ループを形成する場合の不良伝播ネットと部品
の構成の一例を示す説明図である。不良伝播ネット７０
から７２（７４から７６）のいずれが不良であっても、
不良伝播ネット７０から７３（７４から７７）に不良が
伝達する。そのため、不良伝播ネット７０から７２（７
４から７６）を源流の不良ネットとして抽出する。

【００３６】図１２は方向設定端子の信号方向を決定で
きた場合と決定できなかった場合の探索への影響を説明
するための説明図である。図１２（ａ）に示すように、
部品１２３の方向制御端子１５５、１５６の論理状態か
ら方向設定端子１５７〜１６０の信号方向が決定できな
かった場合は、不良伝播ネット７８〜８５が閉ループを
形成するため、不良伝播ネット７８〜８５を不良ネット
として抽出する。一方、例えば図１２（ｂ）に示すよう
に、方向制御端子の論理状態から方向設定端子１５７〜
１６０が出力端子と決定できた場合は、源流の不良ネッ
トはネット７８〜８１であり、方向設定端子の信号方向
を決定できない場合に比べて、不良候補を絞り込むこと
ができる。

【００３７】本発明の実施形態によれば、全ネットに対
して、測定及び比較が容易なパルス数、周波数又は電圧
を測定し、良品基板との比較から不良伝播ネットを抽出
し、方向制御端子の論理状態から方向設定端子の信号方
向を決定し、各不良伝播ネットの入出力特性から源流の
不良箇所を抽出するため、簡易なシステム構成で自動的
に高速で不良箇所を特定できる。

【００３８】また、上記実施形態では基板に搭載したＩ
ＣやＬＳＩ等の不良を検索する例を示したが、基板では
なくても、シリコンウェハー上に形成されたＤＳＰやＡ
ＳＩＣ等のＩＣやＬＳＩ自体についても、本発明を適用
できる。その際、ＩＣピンではなくて、論理回路の論理
端子が不良個所の検索等に役立てられる。

【００３９】

【発明の効果】以上説明したように本発明によれば、従
来の検査方法のようにボードテスタやシグネチャアナラ
イザ等の測定機器を用いてタイミングあるいは動作波形
を良品と比較する代わりに、良品基板及び不良基板にお
けるネットのパルス数、周波数又は電圧を測定して比較
することにより、測定に付随する情報量を大幅に減少で
き、測定時間及び処理時間を大幅に短縮できる上、パル
ス数や電圧の測定手段としてはカウンタや電圧計という
簡易な測定機器でシステムを構成でき、装置コストを安
くできるという効果がある。

【００４０】また、不良探索は、全ネットまたは選択さ
れたネットの信号を測定し、良品との比較から不良伝播
ネットを抽出し、その不良伝播ネットに対して端子の入
出力属性から不良の源流を探索するという方法であるた
め、電子部品などが実装された回路基板の不良探索を詳
細な回路情報無しに自動的に短時間で探索できるという
効果がある。

【００４１】更に、方向制御端子の論理状態から方向設
定端子の信号方向を特定するため、バス不良など、多く
の方向設定端子で構成される箇所に不良が存在した場合
に、不良の伝播方向を限定でき効率的に不良を絞り込め
るという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態の実装基板不良探索システム
の構成例を示すブロック図である。

【図２】本発明の実施形態の実装基板不良探索システム
による実装基板の不良探索手順を示すフローチャートで
ある。

【図３】本発明の実施形態における第２の工程を説明す
るための方向制御端子の構成と信号方向の一例を示す説
明図である。

【図４】本発明の実施形態における第２の工程を説明す
るための方向制御端子の論理によって特定される方向設
定端子の信号方向の一例を示す説明図である。

【図５】本発明の実施形態における第２の工程を説明す
るための方向制御端子の論理によって特定される方向設
定端子の信号方向の別の一例を示す説明図である。

【図６】本発明の実施形態における第２の工程を説明す
るための方向制御端子の論理によって特定される方向設
定端子の信号方向の別の一例を示す説明図である。

【図７】本発明の実施形態における第２の工程を説明す
るための方向制御端子の論理によって特定される方向設
定端子の信号方向の別の一例を示す説明図である。

【図８】本発明の実施形態における第２の工程を説明す
るための方向制御端子の論理によって特定される方向設
定端子の信号方向の別の一例を示す説明図である。

【図９】本発明の実施形態における第４の工程の動作を
示すための不良伝播ネットと部品の構成の一例を示す説
明図である。

【図１０】本発明の実施形態における不良伝播ネットが
閉ループを形成する場合の不良伝播ネットと部品の構成
の一例を示す説明図である。

【図１１】本発明の実施形態における不良伝播経路の一
部が閉ループを形成する場合の不良伝播ネットと部品の
構成の一例を示す説明図であり、（ａ）は閉ループを形
成する部品の端子が入力端子、出力端子の場合の説明
図、（ｂ）は閉ループを形成する部品の端子が双方向端
子の場合の説明図である。

【図１２】本発明の実施形態における方向設定端子の信
号方向を決定できた場合と決定できなかった場合の探索
への影響を説明するための不良伝播ネットと部品の構成
の一例を示す説明図であり、（ａ）は信号方向を決定で
きなかった場合の説明図、（ｂ）は信号方向を方向設定
端子の信号方向を決定できた場合の説明図である。

【図１３】従来例の電子部品実装基板の機能不良探索装
置の一例を示す機能ブロック図である。

【符号の説明】

１テストプログラム制御部２プローブ移動機構３パソコン４カウンタ５電圧計６プローブ７実装基板５１〜８５不良伝播ネット１０１〜１２５、１３１部品１４１〜１６０端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者與島政幸東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者飯田政良岩手県一関市柄貝１番地東北日本電気株式会社内 (72)発明者時田弘美東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者井上博文東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 2G032 AD01 AD04 AD07 AE12 AK03 AK14 AK15

Claims

【特許請求の範囲】

【請求項１】ＩＣ等の部品が実装された基板の不良探
索を行う実装基板不良探索方法において、良品基板と不良基板をそれぞれ別個にテストプログラム
で動作させネットの信号を測定する第１の工程と、前記
両基板に実装された部品の方向制御端子の論理状態から
前記部品の方向設定端子の信号方向を特定する第２の工
程と、前記両基板の前記測定結果を比較し設定レベル以
上の差がある不良伝播ネットを抽出する第３の工程と、
任意の前記不良伝播ネットに対して前記不良伝播ネット
と出力端子もしくは双方向端子で接続されている部品側
に溯り、前記部品を中継地点として前記中継地点で別の
部品の出力端子もしくは前記双方向端子と接続された任
意の前記不良伝播ネットを次の探索経路として順次溯
り、前記不良伝播ネットのリストアップから源流の不良
ネットを抽出する第４の工程とを有することを特徴とす
る実装基板不良探索方法。
【請求項２】前記第１の工程における測定は、前記両
基板が基板単独で信号制御機能を有する場合は前記両基
板に電源のみを供給した状態で行うことを特徴とする請
求項１に記載の実装基板不良探索方法。
【請求項３】前記第１の工程における測定は、対象ネ
ットの信号特性により、パルス数、周波数又は電圧を選
択することを特徴とする請求項１又は２に記載の実装基
板不良探索方法。
【請求項４】前記第１の工程における測定時間は、測
定ポイントにおいて、前記テストプログラム開始から一
定時間、或いは前記テストプログラム実行中の任意のタ
イミングにおける一定時間、或いは前記テストプログラ
ム開始から不良が発生するまでの時間、或いは前記テス
トプログラム開始からパルス数が予め設定した値になる
までの時間、或いは前記テストプログラムの一周期の時
間とすることを特徴とする請求項１乃至３の何れかに記
載の実装基板不良探索方法。
【請求項５】前記第１の工程における電圧測定は、測
定時間における最高電圧及び平均電圧を測定することを
特徴とする請求項３に記載の実装基板不良探索方法。
【請求項６】前記第２の工程における前記方向設定端
子の信号方向の特定は、前記方向制御端子の論理状態を
もとに前記方向設定端子を入力端子、出力端子、出力ア
イソレーション端子もしくは双方向端子と設定すること
を特徴とする請求項１に記載の実装基板不良探索方法。
【請求項７】前記第２の工程における前記方向制御端
子の論理状態の判定は、パルス数、周波数又は電圧の測
定値に対して、予め設定した値と前記測定結果を比較し
て判定することを特徴とする請求項１又は６に記載の実
装基板不良探索方法。
【請求項８】前記第３の工程における判定は、パルス
数、周波数又は電圧の測定値に対して、良品データとの
比又は差分を求め、予め設定した判定レベルをもとに異
常ネットを識別することを特徴とする請求項１に記載の
実装基板不良探索方法。
【請求項９】前記第４の工程における前記不良ネット
の探索は、前記不良伝播ネットと前記出力端子で接続さ
れた前記部品及び前記双方向端子で接続された別の部品
がある場合、前記出力端子と接続された部品側に溯り、
前記部品を中継地点とし、更に、前記中継地点で別の部
品の出力端子と接続された前記不良伝播ネット及び前記
双方向端子と接続された前記不良伝播ネットがある場
合、前記出力端子と接続された前記不良伝播ネットを次
の探索経路として順次溯ることを特徴とする請求項１に
記載の実装基板不良探索方法。
【請求項１０】前記第４の工程で、既に探索済みの前
記不良伝播ネットに別経路から探索が溯ってきた場合
は、そこで探索を終了することを特徴とする請求項１又
は９に記載の実装基板不良探索方法。
【請求項１１】前記第４の工程で、入力側に溯る前記
不良伝播ネットがない場合は、最終的に行き着いた前記
不良伝播ネット及び前記最終的に行き着いた不良伝播ネ
ットの１段入力側のネットを前記不良ネットとすること
を特徴とする請求項１、９、１０の何れかに記載の実装
基板不良探索方法。
【請求項１２】前記第４の工程で、複数個の前記不良
伝播ネット間で閉ループを形成し且つ前記閉ループ上に
ある任意の前記不良伝播ネットに対して入力側へ溯る別
の前記不良伝播ネットがない場合、前記閉ループ上にあ
る全ての前記不良伝播ネット及び前記閉ループ上にある
全ての前記不良伝播ネットの１段入力側のネットを前記
不良ネットとすることを特徴とする請求項１、９〜１１
の何れかに記載の実装基板不良探索方法。
【請求項１３】前記第４の工程における前記不良ネッ
トの探索は、出力アイソレーション端子を入力端子とし
て探索することを特徴とする請求項１、９〜１２の何れ
かに記載の実装基板不良探索方法。
【請求項１４】ＩＣ等の部品が実装された基板の不良
探索を行う実装基板不良探索装置において、良品基板及び不良基板の信号を測定する測定手段と、前
記両基板に実装された部品の方向制御端子の論理状態か
ら前記部品の方向設定端子の信号方向を特定する特定手
段と、前記両基板の前記測定結果を比較し前記不良基板
の不良伝播ネットを抽出する第一の抽出手段と、前記抽
出された前記不良伝播ネットの中から端子の入出力属性
に基づき源流の不良ネットを抽出する第二の抽出手段と
を具備することを特徴とする実装基板不良探索装置。