JPS62206468A - プローブポイント決定装置 - Google Patents

プローブポイント決定装置

Info

Publication number
JPS62206468A
JPS62206468A JP61048334A JP4833486A JPS62206468A JP S62206468 A JPS62206468 A JP S62206468A JP 61048334 A JP61048334 A JP 61048334A JP 4833486 A JP4833486 A JP 4833486A JP S62206468 A JPS62206468 A JP S62206468A
Authority
JP
Japan
Prior art keywords
pin
probe
circuit board
printed circuit
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61048334A
Other languages
English (en)
Other versions
JP2523483B2 (ja
Inventor
Hayashi Kajitani
梶谷 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61048334A priority Critical patent/JP2523483B2/ja
Publication of JPS62206468A publication Critical patent/JPS62206468A/ja
Application granted granted Critical
Publication of JP2523483B2 publication Critical patent/JP2523483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプリント基板の動作テストを行なうインサーキ
ットテスタに係り、特にプリント基板に1触させるプロ
ーブピンのピン立て位置(プo −プポイント)の決定
方法に関する。
〔発明の背景〕
電子部品を実装したプリント基板の動作テストを自動的
に行なう手段の1つとして、インサーキットテスタが知
られている。インサーキットテスタは、プリント基板の
裏面から電子部品のピンにテスタのプローブピンを接触
させ、このプローブピンよりテストパターンを供給して
動作テストを行なう仕組みに1よっている。従って従来
の方法では、インサーキットテスタのプローブピンは、
被検査部品のピン位置に対応させ、テスト治具上の一定
間隔の格子座標上に配置していた。なお、この釉の装置
に関するものとしては、例えは特開昭55−14988
<S号公報等がある。
ところが、近年プリント基板上により多(の部品を搭載
して装置中のプリント基板の枚数を減らす心安が高まり
、電子部品の高品度化が顕著になってきた。このため、
プリント基板へ搭載する電子部品の形状が変わり、テス
タのプローブピンが配でされる格子座標上に部品ピンか
乗らない格子、 3 。
踏み外し部品や、部品ピンがプリント基板の裏面へ出な
い面付は部品が出現してきた。また、表面だけでなく裏
面にも部品を搭載するプリント基板も現われてきた。
従来のインサーキットテスタはこのような場合について
配慮されておらず、プローブピンを直接部品ピンへ接触
させることができないため、動作テストを行なうことが
できなかった。
〔発明の目的〕
本発明の目的は、上記部品ピンのようにピン立て候補位
置へのプローブピンの接触が不可能な場合のピン・立て
位置決定方法を提供し、ピン立て候補位置に直接プa−
ブピンを接触することができないプリント基板に対して
もインサーキットテスタによる動作テストを可能にする
ことにある。
〔発明の概要〕
上記目的達成のため本発明では、プリント基板上の電子
部品の論理的接続関係を示す論理設計情報と、プリント
基板のプリントパターンの接続状態さびプリント基板上
の電子部品の搭載状態な示・ 4 ・ す実装設計情報とを利用し、これらの情報からプa −
,7”ピンのピン立て候補位置についてプローブピンが
接触可能かどうかを検査するとともに、接触不可能な場
合には上記情報に基づいてプリントパターンを追跡して
プローブピンが接触可能な点を検出してやり、これによ
りプローブピンのピン立て位置を決定することとした。
〔発明の実施例〕
以下、本発明を図を用いて説明する。
第1図は本発明の一実施例によりインサーキットテスタ
のプローブピンのピン立て位置を決定する処理手順を示
したフローチャートであり、第2図は本発明を実施する
際の電子計算機の構成例を示した機器構成図、第3図は
インサーキットテスタと被検査プリント基板の概念図で
ある。
第2図において、1は本発明に係る電子計算機上での処
理を司さどる中央処理装置(CPU )で、定められた
プログラムに従い各機器からのデータの取り出し、処理
及び各機器の動作の制御を行なう。2はビデオターミナ
ルで、CPU1へのバツチジョブ投入及びジョブラン結
果の確認を行なうためのものである。3は磁気ディスク
装置で、検査対象であるプリント基板の論理設計情報及
び実装設計情報を収納する。4はメモリで、CpUlを
動作させるプログラムを収納する。5は紙テープ出力装
置で、CpUlにおける処理で決定されたプローブピン
のピン立て位置をインサーキットテスタのテスト治具製
造数値制御用紙テープに出力し、またインサーキットテ
スタのテスタピンとテスト治具との布線接続を自動布線
数値制御用紙テープに出力する。6は7aツピーデイス
ク出力装置で、インサーキットテスタで使用するテスト
パターン情報をフロッピーディスクへ収納する。
7はラインプリンタで、CPU1におけるバッチジョブ
の処理結果を出力する。
また、第3図において、8はフロッピーディスク入力装
置で、第2図のフロッピーディスク出力装置6より出力
されたフロッピーディスクからテストパターン情報を入
力する。9はインサーキットテスタの制御を司さどるテ
スタCPUで、フロ情報に従い、テーブル10上のテス
タピン11を介して検査信号の入出力及びその演算処理
を行なう。
13はプローブピン14が設置されるテスト治具であり
、第2図の紙テープ出力装置5で出力されたテスト治具
製造数値制御用紙テープの情報に基づきプローブピン1
4の位置が設定され、また自動布線数値制御用紙テープ
の情報に基づいてテスタピン11とケーブル12により
血続接続される。15は検査対象であるプリント基板、
16はプリント基板15に搭載された電子部品である。
次に、第1図の70−チャートに従って、各部の動作を
説明する。
まず、第2図のビデオターミナル2からCPU1へ作業
開始が指示され、CpUlでの処理がスタートする(ス
テップ100)。
CpUlは、プリント基板上のプローブ禁止領域の全情
報を8気デイスク装置3から読み取り、メモリ4へ収納
する( 101 )。このプローブ禁止領域について、
以下説明する。
・ 7 ・ 第4図は、電子部品を実装したプリント基板の断面図を
示したもので、プリント基板15の表面15αには通常
の穴開は部品16と面付は部品17が、また裏面15b
には表向への面付は部品18が実装されている。19は
プリントパターン、20はスルーホール、21はプリン
トパターン19と部品ピンとを接合する接合剤である。
第4図のように薬面へ電子部品を搭載した場合には、裏
面へ搭載した部品で覆われる一定領域に対してはプロー
ブピン14の接触が不可W目となる。第5図はプリント
基板を裏面から見たもので、図中22がプローブピンの
接触できない領域を示している。このような場合、あら
かじめ裏面へ搭載した部品の形状に従いプローブピンの
接触できない領域を決定し、これをプローブ禁止領域と
して磁気ディスク装置3に収納する。本実施例では、例
えば、後述する部品実装情報の一部として実装設計情報
中に収めてお((第6図、 608 )。
CpUiはこのようなプローブ禁止領域の情報を読み取
った後、磁気ディスク装置3中に処理す・ 8 ・ べき論理設計情報が存在するかを判定しく 102 )
、存在すれば11?fJ電位接続(以下、「ネット」と
称す)分の論理設計情報及びそれに対応する実装設計情
報を絖み取りメモリ4へ収納する( 104 )。
ここでプリント基板の論理設計情報とは、プリント基板
上の電子部品の論理的な接続関係を示すデータである。
また、実装設計情報とは、プリント基板のプリントパタ
ーンの接続状態及びプリント基板上の電子部品の搭載状
態を示すデータである。
第6図に、論理設計情報及び実装設計情報の具体例を示
す。第4図1α)は1ネット分の論理設計情報を表現し
たもので、ネット番@ (501の下に、そのネット内
に含まれる全ての部品ピンについてプリント基板上の実
装位置名602と、どの部品のどのピンであるかを示す
部品名称605及びピン査号604が収められている。
同図(1)lは実装設計情報のうちプリント基板のプリ
ントパターン情報を表現したもので、ネット内のプリン
トパターンのスルーホールの座標609が各部・ト毎に
収められてぃる。また、同図(C1は実装設計情報のう
ち電子部品の部品実装情報を表埃したもので、論理設計
情報中の実装位置名602に対応して、各実装位!母に
そこに実装されている電子部品の部品ピンのピン番号6
04とその座標605、プリント基板のどちら側に搭載
されているかを示す表裏情報606、面付は部品か穴開
は部品かを示す面付げ/穴開げ情報607、さらに表面
に搭載する部品であれば前述したプローブ禁止領域の情
報608等が収められている。
CpUlはこれらの情報を読み取った後、着目ネットの
部品ピンについてプローブピンが接触可能かどうかの判
断処理を開始する。
まず、メモリ4に収納した論理設計情報により部品ピン
の実装位置名602を調べ、そこに実装されている電子
部品についての部品実装情報をメモリ4中の実装設計情
報から取り出す。そして、この部品実装情報中に含まれ
ている部品ピンの座標605と101の処理でメモリ4
中へ収納したプローブ禁止領域の情報とを比較して、部
品ピンがプローブ禁止領域に該当するか否かの判定を行
なう(105)。プローブ禁止領域であれは、その部品
ピンには直接プローブピンを接触することができないた
め、プリントパターン追跡処理111へ進む。
次妊、同じ(部品ピンの座標605から、内亥幽する電
子部品が格子踏み外し部品かどうかを判定する( 10
6 )。インサーキットテスタのプローブピンはテスト
治具上で一定間隔(例えば2.54mm )の格子座標
上に配列されており、部品ピンがこの格子座標上に乗ら
ない格子踏み外し部品である場合には部品ピンへ直接プ
a−グピンを接触させることができないので、プリント
パターン追跡処理111へ進む。格子踏み外し部品でな
げれば、次へ進んでその電子部品がプリント基板の裏面
へ搭載されているかどうかを部品実装情報中の表裏情報
606から判定する( 107 )。
今、電子部品が裏面へ搭載したものでない場合、さらに
部品実装情報中の面付け/穴開げ情報607からプリン
ト基板の裏面へ部品ピンの出ない面付は部品か否かの判
定を行なつ(1os )。面付は部、11 + 品でもなければ、その電子部品は部品ピンへ直接プロー
ブピンを接触できるものであるため、部品実装情報から
得た部品ピンの座標605をそのままピン立て位置とし
てメモリ4へ登録する( 110 )。
逆に面付は部品であれば、部品ピンへ直接プローブピン
を接触できないので、111のプリントパターン追跡処
理へ進む。
一方、107の判定で電子部品が裏面へ搭載したもので
あった場合には、その電子部品がプリント基板の裏面へ
の面付は部品か否かを面付け/穴開は情報607から判
定する( 109 )。プリント基板の裏面へ搭載した
電子部品の場合、面付は部品であれば部品ピンへ直接プ
a−ブピンを接触できるノテ、部品ピンの座標605を
そのままピン立て位置として登録する(11’0)。し
かし、プリント基板の表面へ部品ピンが出る穴開は部品
であれば、プリント基板の裏面へプリントパターンが出
現するスルーホールを捜す必要があり、111のプリン
トパターン追跡処理へ進む。
CPU1はこのようにして部品ピンへ直接プ0.12゜ −グピンが接触できないことを検出した後、着目ネット
上のプローブピン接触可能点の検出処理を行なう。
まず、メモリ4へ収納した実装設計情報のうちのプリン
トパターン情報から、スルーホールを捜し出す(111
)。ネット中にスルーホールが発見されれば(112)
 、発見したスルーホールの座標609をプリントパタ
ーン情報から取り出し、101の処理でメモリ4中へ収
納したプロー1禁止領域の情報と比較して、プローブ禁
止領域に該当するか否かの判定を行な5 (114)。
プローブ禁止領域であれば、発見したスルーホールへは
プローブピンの接触が不可能なため、111のプリント
パターン追跡処理へ戻り再度別のスルーホールを捜す。
プローブ禁止領域でなければ、発見したスルーホールの
座標609をプローブピンのピン立て位置としてメモリ
4へ登録する(115)。
もし、112の判定で着目ネット中にスルーホールが発
見されなかった場合には、プローブピンを接触できない
ネットが存在するというエラーメッセージをラインプリ
ンタ7へ出力し、プログラム使用者へ注意を促す(11
3)。
以上により1ネット分の処理が終了したら、102へ戻
って次のネットの処理を開始する。102の判定でネッ
ト情報が終了すれば、110及び115の処理でメモリ
4へ登録した各座標情報を紙テープ出力it5及びフロ
ッピーディスク出力装置6へ出力し、全ての処理を完了
する(105)。
なお、本実施例では、グローブ禁止領域か否か(105
)、格子踏み外し部品か否か(10<S)、裏面への搭
載か否か(107)、面付は部品か否か(108。
109)の順に判定を行なってプローブピンが接触不可
能な部品ピンを検出しているが、判定の順序はこれに限
らず任意である。
第7図は、本発明をプリント基板の接栓部のピンを含む
ネットについて実施する場合の処理手順を示すフローチ
ャートである。プリント基板の接栓部のピンは、プリン
ト基板の一辺に高密度に配置されているため、プローブ
ピンの格子座標上に表両面に配置されており、表面のピ
ンについては裏面へプリントパターンが出現するスルー
ホールを捜す必要がある。
第7図では、まず701においてプリント基板上の全ブ
a−プ宗止領域な絖み取り、次いで704でプリント基
板の接栓部の1ピンに接続づ−るネットの論理設計情報
、実装設計情報な磁気ディスク装置3から読み取り、メ
モリ4へ収納する。この場合、第6図(alの論理設計
情報中に接栓部のピンであることを示す接栓記号603
′及びそのピンの実装位置名602′とピン香604′
を含め、接極部情報として第6図fdlに示すようにピ
ン番号604’、ピン座標605′及び表面ピンか裏面
ピンかを示す表裏情報606′等を用いる。CpUlは
、このような接極部情報に基づき着目ピンが格子踏み外
しく705)及び表面ピンC’706)かによって直接
プローブピンが接触できるか否かを判断し、プローブピ
ンが接触できないピンである場合には708へ進んでプ
リントパターン追跡処理を行Tx 5゜その他の処理は
第1図と同様である。
これらの処理をプリント基板接栓部のピン全てに対して
行なうことにより、接栓部のプローブピンのピン立て位
置を決定し、インサーキットテスタでの動作テストを実
施することができる。
次に、本発明の他の実施例を第8図により説明する。第
8図は、部品ピンや接栓部のピン等のピン立て候補位置
にプローブピンな接触できない場合に、ピン立て候補位
置から直線距離で最も近いスルーホールを検出してプロ
ーブピンのピン立て位置とする場合の処理手順を示した
フローチャートである。
群 妙ず、CPU1は磁気ディスク装置3からグローブ禁止
領域の読み取り(801)及び論理設計情報。
実装設計情報の読み取り(804)を行ない、部品ピ。
ンや接栓部ピン等のピン立て候補位置、についてプロー
ブピンが接触可能かどうかを第1図あるいは第7図に述
べた処理手順で判定する(ao5)。そして、プローブ
ピンが接触不可能である場合には、そのピン立て候補位
置から直線距離で最も近いスルーホールを検出する処理
を開始する。
ま−fcpUlは、メモリ4上に作業用距離登録エリア
を設け、その内容を登録しうる最大値に設定する(80
7)。例えば、距離登録エリアを32ビツトで構成する
こととすれば、登録しつる最大値はC2”−1)となる
次にCPU1は、メモリ4へ収納したプリントパターン
情報とグローブ禁止領域の情報とから、プリントパター
ン上でプローブ禁止領域外のスルーホールを1つ選び出
す(811)。そして、そのスルーホールの座標からピ
ン立て候補位置との直線距離を計算しく812)、計算
した直線距離の値を距離登録エリア内の値と比較する(
813)。計算した直線距離の方が短い場合には、距離
登録エリアの内容をこの短い直線距離の値に曹き換える
とともに(814) 、着目しているスルーホールの座
標をプローブピンのピン立て位置としてメモリ4へ登録
する(815)。計算した直線距離の方が長かった場合
は、最初に戻って別のスルーホールを捜す。
以上、811〜815の処理を繰り返すことにより、ピ
ン立て候補位置から最短距離にあるスルーホールをプロ
ーブピンのピン立て位置として決定することができる。
なお、プリントパターンの終了後(so8)、プリント
パターン上にプローブピンが接触可能なスルーホールが
1つも検出されなかった場合には(809)、プローブ
ピンを接触できないネットが存在するというエラーメツ
セージをランプリンタフへ出力しく810 )、ブaグ
ラム使用者に対して警告を与える。
このように本実施例によれば、プロー1ピンを接触でき
ないピン立て候補位置から直巌距離で最短の位置にある
スルーホールをプロー1ピンのピン立て位置とできるの
で、インサーキットテスタによる動作テストで不良が検
出された場合の不良解析が非常に容易となる。
〔発明の効果〕
以上説明した遡り本発明によれば、プローブピンのピン
立て候補位置についてプローブピンが接触可能かどうか
を検査し、接触不可能な場合にはプローブピンが接触可
能な位置を捜し出してピン位置に直接プローブピンを接
触することができないプリント基板に対してもインサー
キットテスタによる動作テスタを行なうことができる。
【図面の簡単な説明】
第1図は本発明の処理手順の一実施例を示すフローチャ
ート、第2図は本発明を実施する電子計算機の機器構成
図、第3図はインサーキットテスタとプリント基板の概
念図、第4図はプリント基板の断面図、第5図はプリン
ト基板の裏面図、第6図は論理設計情報及び実装設計情
報の具体例、第7図及び第8図は本発明の他の実施例を
示すフローチャートである。 図面の簡単な説明 1・・・中央処理装f(CPU) 2・・・ビデオターミナル 3・・・研気ディスク装置
4・・・メモリ       5・・・紙テープ出力装
置6・・・フロッピーディスク出力装置 7・・・ラインプリンタ 8・・・フローラピーディスク入力装置9・・・テスタ
CPU 代理人 弁理士 小 川 勝1男 第 /Fl も3図 第4図 弔S1 夷 6V (α)を詣I甲曾支計小l艮            
(b)フ0りっトJぐ9−ソ利1報(C)  仲晶実夢
精報         (d) −ft栓卸汁育報第7
図 第8図

Claims (1)

  1. 【特許請求の範囲】 1、プリント基板へ立てたプローブピンよりテストパタ
    ーンを供給して電子部品からの出力信号を観測するイン
    サーキットテスタにおいて、プリント基板上の電子部品
    の論理的接続関係を示す論理設計情報と、プリント基板
    のプリントパターンの接続状態及びプリント基板上の電
    子部品の搭載状態を示す実装設計情報とをあらかじめ記
    録手段に記録しておき、処理手段にて論理設計情報から
    得たプローブピンのピン立て候補位置に該当する実装設
    計情報を上記記録手段から取り出し、この実装設計情報
    に基づいて上記ピン立て候補位置についてプローブピン
    が接触可能かどうかを検査するとともに、接触不可能な
    場合にはそのピン立て候補位置に接続されたプリントパ
    ターン上のプローブピン接触可能点を上記実装設計情報
    から検出してプローブピンのピン立て位置と決定するこ
    とを特徴とするインサーキットテスタのプローブポイン
    ト決定方法。 2、プリント基板に搭載した電子部品の部品ピン位置を
    上記プローブピンのピン立て候補位置とするとともに、
    上記電子部品の実装設計情報としてプローブ禁止領域の
    座標、部品ピンの座標、プリント基板のどちらの面に搭
    載されているかを示す情報及び面付け部品か穴開け部品
    かを示す情報を用い、上記部品ピンがプローブ禁止領域
    にある場合、上記電子部品が格子踏み外し部品の場合、
    プリント基板表面への面付け部品の場合及びプリント基
    板裏面への穴開け部品の場合に上記部品ピン位置につい
    てプローブピンが接触不可能と判定する特許請求の範囲
    第1項記載のインサーキットテスタのプローブポイント
    決定方法。 3、プリント基板の接栓部のピン位置を上記プローブピ
    ンのピン立て候補位置とするとともに、上記接栓部の実
    装設計情報としてピンの座標とプリント基板のどちらの
    面に配置されているかを示す情報を用い、上記ピンが格
    子踏み外しの場合及び表面ピンの場合に上記ピン位置に
    ついてプローブピンが接触不可能と判定する特許請求の
    範囲第1項記載のインサーキットテスタのプローブポイ
    ント決定方法。 4、プリントパターン中のスルーホールの座標を上記プ
    リントパターンの実装設計情報として用い、スルーホー
    ルと上記ピン立て候補位置との直線距離を計算して上記
    ピン立て候補位置から最短距離にあるスルーホールの位
    置を上記プローブピン接触可能点として検出する特許請
    求の範囲第1項、第2項又は第3項記載のインサーキッ
    トテスタのプローブポイント決定方法。
JP61048334A 1986-03-07 1986-03-07 プロ―ブポイント決定装置 Expired - Lifetime JP2523483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048334A JP2523483B2 (ja) 1986-03-07 1986-03-07 プロ―ブポイント決定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048334A JP2523483B2 (ja) 1986-03-07 1986-03-07 プロ―ブポイント決定装置

Publications (2)

Publication Number Publication Date
JPS62206468A true JPS62206468A (ja) 1987-09-10
JP2523483B2 JP2523483B2 (ja) 1996-08-07

Family

ID=12800511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048334A Expired - Lifetime JP2523483B2 (ja) 1986-03-07 1986-03-07 プロ―ブポイント決定装置

Country Status (1)

Country Link
JP (1) JP2523483B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010048757A (ja) * 2008-08-25 2010-03-04 Hioki Ee Corp 情報生成装置および基板検査システム
JP2010107265A (ja) * 2008-10-29 2010-05-13 Hioki Ee Corp データ生成装置およびデータ生成方法
JP2016114479A (ja) * 2014-12-16 2016-06-23 日置電機株式会社 データ生成装置およびデータ生成方法
JP2016114377A (ja) * 2014-12-11 2016-06-23 日置電機株式会社 データ生成装置およびデータ生成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010048757A (ja) * 2008-08-25 2010-03-04 Hioki Ee Corp 情報生成装置および基板検査システム
JP2010107265A (ja) * 2008-10-29 2010-05-13 Hioki Ee Corp データ生成装置およびデータ生成方法
JP2016114377A (ja) * 2014-12-11 2016-06-23 日置電機株式会社 データ生成装置およびデータ生成方法
JP2016114479A (ja) * 2014-12-16 2016-06-23 日置電機株式会社 データ生成装置およびデータ生成方法

Also Published As

Publication number Publication date
JP2523483B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
US4242751A (en) Automatic fault-probing method and apparatus for checking electrical circuits and the like
EP0878761A1 (en) Method and apparatus for diagnosing failure occurrence position
US6958619B2 (en) Inspecting apparatus and inspecting method for circuit board
US7171587B2 (en) Automatic test system with easily modified software
US4183459A (en) Tester for microprocessor-based systems
JP2002016115A (ja) 半導体パラメトリック試験装置
JPS62206468A (ja) プローブポイント決定装置
JPH0522385B2 (ja)
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JPH1019986A (ja) Cmos集積回路の故障診断装置及び故障診断方法
JPH10170585A (ja) 回路基板検査方法
EP0032895A1 (en) Testor for microprocessor-based systems
JP2000304820A (ja) 故障診断装置および故障診断方法ならびに半導体集積回路
US5572669A (en) Bus cycle signature system
JP2966185B2 (ja) 故障検出方法
JP3696009B2 (ja) 半導体試験装置、半導体試験方法および記録媒体
JPH0787207B2 (ja) 集積回路試験装置
JP2539055B2 (ja) 集積回路試験装置
JP2000321329A (ja) 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体
JPH1115518A (ja) 電子回路基板・装置の故障診断方式
JP2001141789A (ja) 半導体及びその半導体の良品/不良品識別装置
JPH10199953A (ja) 歩留まり解析方法及びその装置
EP0937991A2 (en) System and method for determining the delay makeup of a circuit
CA1124870A (en) Tester for micro-processor-based systems
JP3112263B2 (ja) 配線ショート箇所検出方法及びその検査装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term