JP2006275966A - プローバ測定補正基板及びそのプログラム及びその記録媒体 - Google Patents

プローバ測定補正基板及びそのプログラム及びその記録媒体 Download PDF

Info

Publication number
JP2006275966A
JP2006275966A JP2005099378A JP2005099378A JP2006275966A JP 2006275966 A JP2006275966 A JP 2006275966A JP 2005099378 A JP2005099378 A JP 2005099378A JP 2005099378 A JP2005099378 A JP 2005099378A JP 2006275966 A JP2006275966 A JP 2006275966A
Authority
JP
Japan
Prior art keywords
correction
impedance
measurement
resistance
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005099378A
Other languages
English (en)
Inventor
Yasushi Okawa
康司 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2005099378A priority Critical patent/JP2006275966A/ja
Priority to US11/350,678 priority patent/US20060226860A1/en
Priority to TW095104559A priority patent/TW200636263A/zh
Priority to KR1020060029047A priority patent/KR20060105603A/ko
Publication of JP2006275966A publication Critical patent/JP2006275966A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06766Input circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】 インピーダンスアナライザでコンタクトプローブを使用する測定に関し、負荷補正に適した補正基板およびそのためのプログラムまたはそのプログラムの記録媒体を提供する。
【解決手段】 500Ω以上の抵抗114と、前記抵抗の両端にそれぞれ接続された、プローブ針が接触するための第1と第2のパッド(112、116)とを備えた負荷補正用パターン102を有する補正基板100。
【選択図】 図1

Description

本発明は、プローブ針あるいは探針あるいはメンブレンプローブなどのコンタクトプローブを用いて被測定物(DUT:Device Under Test)の電極に接触させ、被測定物をインピーダンス測定する際の補正方法に関し、特に半導体ウエハ上の被測定物のインピーダンス測定に関する。
従来、ウエハプローバを使って半導体ウエハ(以下、本明細書では半導体ウエハを単にウエハと称する)上で高周波信号を測定する場合には、インピーダンス基準基板(ISS:Impedance Standard Substrate)と呼ばれる補正基板を使って、測定器から針先までの補正をする必要があった。ISSには、例えば非特許文献1に記載のものが知られている。このISSは、主にRF信号用の補正に使われ、典型的には、図4(A)に示すように、1.5センチ×1センチ程度の基盤400の上に、スルー(THUR)補正用のパッド(電極)群404、短絡(SHORT)補正用のパッド群406、負荷(LOAD)補正用のパッド群408を備えている。各パッド群は、それぞれの測定目的に適したパターンで構成され、プローブ針などのコンタクトプローブによるプロービングの磨耗対策のためにそれぞれ複数個形成されている。なお本明細書で記述するコンタクトプローブとは、ミクロンオーダのパッドにプロービングすることができる器具のことであり、プローブ針、探針、あるいは、メンブレンプローブなどがあげられる。
負荷補正用のパッド群の中の負荷補正用パターン402について、図4(B)を用いてより詳細に説明する。負荷補正用パターン402はSG(Signal−Ground)型(タイプ)と呼ばれる補正パターンで、S側(信号線側)のプロービングがされるパッド412とG側(グランド側)のプロービングがされるパッド416とその間に設けられた基準抵抗414で形成されている。基準抵抗414は、50Ωである。G側パッド416は、S側パッドよりも長く、両パッドをプロービングする際、複数のピッチに対応できるようになっている。一例として、このピッチは100μm〜250μmに対応する。負荷補正の際には、S側パッド412とG側パッド416にコンタクトプローブを接触させて抵抗値を測定して補正する。なお、RF信号用の補正では、4本のコンタクトプローブを用いた測定システムでも構成できるように、負荷補正用パターン402を図4(A)に示されるように2本ずつ並べて設けたISSも知られている。
図4(C)に示すのは、図4(B)に示したのとは別の負荷補正用パターン420である。これはGSG(Ground−Signal−Ground)型と呼ばれ、S側パッド426の両側にそれぞれ基準抵抗424と428を介してG側パッド422と430が設けられている。基準抵抗424と428には、合成インピーダンスが50Ωになるように、それぞれ100Ωの抵抗が用いられる。ケーブルからの接続方法によりSG型、GSG型あるいはその他のパターンの型が用いられるが、LOAD補正用のそれぞれの基準抵抗の値は、RF帯域での測定のために、合成インピーダンスが50Ωになるように定められる。
ところで、近年、半導体製造プロセスにおける絶縁膜の容量測定手法、特に、容量−電圧特性の測定手法が注目されている。ここでいう半導体製造プロセスにおける絶縁膜とは、例えば、トランジスタの絶縁膜でできたMIS(Metal Insulator Silicon)−CAP(CAPacitor)、あるいは、トランジスタの絶縁膜でできたMOS(Metal Oxide Silicon)−CAP、あるいは、MIS−FETのゲート絶縁膜、あるいは、MOS−FETのゲート絶縁膜、あるいは、MOSキャパシタのゲート絶縁膜などが挙げられる。なおここで、ゲート酸化膜はゲート絶縁膜に包含される。
絶縁膜の測定では、非特許文献2に記載のように、測定器にインピーダンスアナライザ(例えばアジレント・テクノロジー社製Agilent 4284A、または、Agilent 4285A、または、Agilent 4294Aなど)などのインピーダンス測定器を用いて、容量測定が行われる。その際、ウエハ上の絶縁膜を1MHz以上の高周波信号を用いて測定する場合、プローブ針などのコンタクトプローブを含む測定系で生じる誤差を低減させるために、補正基板(ISS)を用いてコンタクトプローブの先端におけるOPEN/SHORT/LOAD補正(以下、開放/短絡/負荷補正と称する)を実施する必要がある。なお、ゲート酸化膜はゲート絶縁膜に含まれる。
ISSを用いた開放/短絡/負荷補正は次のように行われる。開放状態の測定には、コンタクトプローブをISSにタッチダウンさせない状態、すなわち、コンタクトプローブに何も接触させない状態でインピーダンス測定器によってインピーダンス測定を行う。短絡状態の測定では、コンタクトプローブをISSの短絡用パターンに接触させてインピーダンス測定を行う。負荷状態の測定では、コンタクトプローブをISSの負荷用パターンのパッドに接触させてインピーダンス測定を行う。それらの測定値を用いて非特許文献2の図5−2(B)の式により測定値を補正する。
ところで、コンタクトプローブの先端の劣化や汚染、パッド表面の劣化(タッチダウンの跡あるいは酸化)によっては、接触抵抗が大きくなり、それが補正の測定値に含まれる。そのため、短絡補正の測定値あるいは負荷補正の測定値のどちらかの接触抵抗が増大したときには、それが測定値の補正に大きな影響を与えている場合がある。このような場合には、測定結果は正しく補正されない。そのため、被測定物の測定をして、測定結果がおかしい場合には、接触抵抗の増大が疑われ、オペレータは、コンタクトプローブの先端をクリーニングあるいは研磨したり、ISSのパッドをクリーニングしたり、コンタクトプローブのパッドへの接触位置の微調整をする、ISSで使用するパッドをまだタッチダウンされてない別の新しいパッドに変更する、などの対処をする。この場合、いずれの対処をするにせよ、測定の再開に少なからぬ時間がかかるという問題がある。また、測定結果から接触抵抗の増大に気づかない場合には、正しくない補正による測定結果を得ているという問題がある。
Cascade Microtech,Inc.、"Impedance Standard Substrates to support all of your high−frequency probing applications"、[online]、平成16年、カタログ、[平成17年2月1日検索]、インターネット<URL : http://www.cmicro.com/pubs/ISSFAM-DS.PDF> アジレント・テクノロジー株式会社、プロダクトノート、"Agilent Technologies 4294AによるMOSキャパシタのゲート酸化膜のC−V特性評価 プロダクト・ノート4294−3"、[online]、2003年6月25日、プロダクト・ノート、[平成17年2月1日検索]、インターネット <URL : http://www.home.agilent.com/cgi-bin/pub/agilent/reuse/cp_ObservationLogRedirector.jsp?NAV_ID=-11144.0.00&LANGUAGE_CODE=jpn&CONTENT_KEY=1000002192%3aepsg%3aapn&COUNTRY_CODE=JP&CONTENT_TYPE=AGILENT_EDITORIAL >、p6〜7
上述の背景技術の問題点に鑑みて、本発明者は、コンタクトプローブとパッドの接触抵抗が、多いときには10Ω程度にもなるときがあり、その場合は、50Ω負荷測定では20%に及ぶ誤差を含むことになり、そのため、この増大した接触抵抗によって補正用の測定値が20%もの大きな誤差を含むことになり、測定値の補正に大きな影響を与えることに着目した。
さらに、半導体製造プロセスにおける絶縁膜の容量測定に使われる測定器であるインピーダンス測定器は、負荷インピーダンスとして必ずしも50Ωを用いて補正する必要がなく、任意のインピーダンスで補正できる点にも着目した。特に、MOSキャパシタなどの絶縁膜を被測定物とする場合、そのインピーダンスは通常1kΩ以上なので、インピーダンス測定器の負荷補正に使うインピーダンスも50Ωよりも被測定物のインピーダンスに近い値を使用した方が誤差も低減でき望ましい。
また、従来の補正基板はRF用途に開発されているため、インピーダンス整合を考慮して50Ωまたは100Ωの比較的低い抵抗値が負荷抵抗と用意されるのが主流であるという点にも着目した。
以上の考察から、本発明の目的は、インピーダンスアナライザでプローブ針などのコンタクトプローブを使用する測定に関し、負荷補正に適した補正基板およびそのための測定プログラムまたはそのプログラムの記録媒体を提供することである。
本発明による別の目的は、上記の測定に関し、負荷補正での接触抵抗の増大による負荷補正のやり直し回数を低減させる補正基板及びそのための測定プログラム及びそのプログラムの記録媒体を提供することである。
本発明による別の目的は、上記の測定に関し、被測定物に近いインピーダンス値で負荷補正を行い、測定誤差を低減させる補正及びそのための測定プログラム及びそのプログラムの記録媒体を提供することである。
本発明による第1の実施態様である補正基板は、500Ω以上の抵抗と、前記抵抗の両端にそれぞれ接続された、コンタクトプローブが接触するための第1と第2のパッドとを備えた負荷補正用パターンを備えたことを特徴とする。さらに、この実施態様は、前記負荷補正用パターンを複数設けた態様や、前記抵抗は、1kΩである態様や、短絡補正用パターンも備えた態様も含む。その上、この実施態様は、前記コンタクトプローブはプローブ針である態様や、前記補正基板は、半導体製造プロセスにおける絶縁膜の容量測定の補正に使われる補正基板である態様も含む。
本発明による第2の実施態様であるインピーダンス基準基板は、コンタクトプローブを接触させて補正を行うためのインピーダンス基準基板において、500Ω以上の負荷補正用基準抵抗を備えたことを特徴とする。さらに、この実施態様は、前記インピーダンス基準基板が、半導体製造プロセスにおける絶縁膜の容量測定の補正に使われる基板である態様も含む。
本発明による第3実施態様である補正を行うコンピュータプログラムは、上記の第1とそれに付随する実施態様のいずれかの補正基板の実施態様と、前記補正基板の第1と第2のパッドにそれぞれ第1と第2のコンタクトプローブを介して接続されてインピーダンスを測定する測定器と、前記測定器を制御する演算手段すなわちCPUを備えたコンピュータであるコントローラとを備えた測定システムにおいて、前記測定器に、開放補正のインピーダンス測定を行う命令と、前記測定器に、短絡補正のインピーダンス測定を行う命令と、前記測定器に、前記500Ω以上の抵抗に対する負荷補正のインピーダンス測定を行う命令とを前記コントローラに対して実行させることを特徴とする。また、この実施態様は、前記測定器に、前記補正基板の500Ω以上の抵抗の事前に定められたインピーダンス値の入力をする命令を前記コントローラに対して実行させる態様も含む。
本発明による第4の実施態様であるコンピュータ読み取り可能な記録媒体は、上記の第3とそれに付随する実施態様のいずれかのコンピュータプログラムを記録したことを特徴とする。
以上のように、本発明を用いると、インピーダンスアナライザなどのインピーダンス測定器でコンタクトプローブを使用する測定に関し、従来は50Ωなどの低抵抗を使って行っていた負荷補正を、500Ω以上のインピーダンスで補正することができるので、コンタクトプローブやパッドの磨耗の影響を受けにくく、負荷補正に適した補正基板およびそのための測定プログラムまたはそのプログラムの記録媒体を提供することがでる。
また、本発明を用いると、上記の測定に関し、従来は50Ωまたは100Ω程度の低抵抗を使って行っていた負荷補正を、500Ω以上の抵抗を使って行うことができるので、コンタクトプローブやパッドの多少の劣化や汚染による接触抵抗の増大に起因する負荷補正のやり直しの低減と測定値に占める接触抵抗に起因する誤差の割合を低減させる補正基板及びそのためのプログラム及びそのプログラムの記録媒体を提供することができる。
さらに、本発明を用いると、上記の測定に関し、従来は50Ωなどの低抵抗を使って行っていた負荷補正を、被測定物のインピーダンスに近い値で補正することができるので、被測定物に近いインピーダンス値で負荷補正ができ、従って、測定誤差を低減することができる。
図1(A)を参照して、本発明によるISS(100)について説明する。本発明によるISS(100)は、複数の負荷抵抗のパッド群104、及び、複数の短絡補正用パターンを備えた短絡補正用のパッド群106を備える。この短絡校正用パターンは、図4の背景技術のISSの短絡校正用のパターンと同じ物である。負荷抵抗のパッド群104の内の負荷補正用パターンの一つ102を図1(B)に詳しく示す。負荷補正用パターン102はSG(Signal−Ground)型について示している。S側のプロービングがされるパッド112とG側のプロービングがされるパッド116とその間に設けられた基準抵抗114で形成されている。基準抵抗114は500Ω以上の抵抗であり、例えば500Ωあるいは1kΩである。G側パッド116は、S側パッドよりも長く、両パッドをプロービングする際の複数のピッチに対応できるようになっている。一例として、このピッチとしては100μm〜250μmに対応する。負荷補正の際には、S側パッド112とG側パッド116にコンタクトプローブを接触させて抵抗値を測定して補正する。
また、図1(C)には、GSG型の負荷補正用パターン120を示す。ここで、S側パッド126の両側にそれぞれ基準抵抗124と128を介してG側パッド122と130が設けられている。基準抵抗124と128の抵抗値は、合成インピーダンスが500Ω以上になるように決定される。一例として、合成インピーダンスを500Ωとすると、基準抵抗124と128の抵抗値は、どちらも1kΩである。また、合成インピーダンスが1kΩの場合は、基準抵抗124と128の抵抗値は、どちらも2kΩである。さらに、SG,GSG型以外の負荷補正用パターンに付いても、同様に抵抗値を決定することで、500Ω以上の基準抵抗を用いたものを使用することができる。
ここで、コンタクトプローブとパッドの状態が良くなかった場合の補正時の誤差を考える。まず、図5に示す回路モデルから、被測定物のインピーダンスZdutは、次式で算出される。
[数1]
Zdut=Zstd(Zo−Zsm)(Zxm−Zs)/{(Zsm−Zs)(Zo−Zxm)} ・・・ (1)
ここで、
Zoは端子間を開放したときのインピーダンスの測定値、
Zsは端子間を短絡したときのインピーダンスの測定値(接触抵抗を含まない)、
Zstdは既知の負荷インピーダンスの値、
Zsmは端子間に既知の負荷インピーダンスを接続したときのインピーダンスの測定値(接触抵抗を含まない)、
Zxmは被測定物(DUT)のインピーダンスの測定値、
Zdutは補正後のDUTのインピーダンス
である。
ところで、上記の(1)式では、ZsとZsmには接触抵抗が含まれていないので、Zdutには接触抵抗の影響が考慮されてない。そこで、短絡補正測定時の接触抵抗をRcs、負荷補正測定時の接触抵抗をRclとして、
[数2]
Zs’=Zs+Rcs
Zsm’=Zsm+Rcl
とし、このZs’とZsm’で(1)式のZsとZsmを置き換えた、接触抵抗を含む被測定物のインピーダンスZdut’を考える。なお、ここで、Zs≒0,Zsm≒Zstdであることに注意されたい。
このとき、ZdutとZdut’との誤差の割合を示すErrorは、次式で算出される。
[数3]
Error=1−(Zdut’/Zdut)
≒1−{(Zxm−Zs−Rcs)/(Zxm−Zs)}{(Zsm−Zs)/(Zsm+Rcl−Zs−Rcs)}
≒1−{(Zxm−Zs−Rcs)/(Zxm−Zs)}{(Zstd−Zs)/(Zstd+Rcl−Zs−Rcs)}
但し、ここで、Zo≫Zsmである。
ここで、最悪の場合として、Rcl=10Ω、Rcs=0Ωの場合を考えると、Zstd=500Ω、Zs=0Ω、被測定物のインピーダンスを10kΩとすると、誤差の割合Errorは2%であるのに対し、従来のZstd=50ΩではErrorが20%となってしまう。また、Rcl=5Ωとして上記の条件を考えると、Zstd=500ΩではErrorが1%なのに対し、Zstd=50ΩではErrorが10%となってしまう。
以上のように、1MHz以上の高周波帯域でのインピーダンス測定のISSの負荷補正用基準抵抗では、測定器であるインピーダンス測定器の負荷補正が50Ω以外の任意のインピーダンスで可能な上、被測定物のインピーダンスが1kΩ程度以上なので、500Ω以上、一例としては1kΩの基準抵抗を用いた負荷補正用パターンを使用することにより、コンタクトプローブとパッドの接触抵抗が増大したとしても、その誤差を無視することができる。従って、負荷補正用の測定をやり直す必要はない。
次に、図2を用いて、本発明によるISSを用いて補正をする測定システムとして、図1(B)の負荷補正用パターン102を例にして補正をする測定システム200を説明する。ISS(100)には、図1(B)で説明した負荷補正用パターン102が設けられ、そこに、インピーダンス測定をする測定器210のH側端子からパターン102のS側パッド112にケーブル222を介してコンタクトプローブ220によって、プロービングされ、測定器210のL側端子からパターン102のG側パッド116にケーブル226を介してコンタクトプローブ224によってプロービングされて、測定される。測定器210はGP−IBなどの制御バス212によりコントローラ214に接続され、制御される。コントローラ214は、好ましくは、PCなどのコンピュータが望ましく、内部に演算手段としてのCPU216と、プログラム及びデータを格納するメモリ218を備える。なお、ISS(100)及びコンタクトプローブ220、224は、好ましくは位置合わせを高精度かつ容易にするために、プローバ228内に配置されることが望ましい。また、プローバ228は、コントローラ214から制御されずに、オペレータがマニュアルで操作して位置合わせをしてもよい。あるいは、プローバ228は、コントローラ214に接続されて、コントローラ214から制御されていても良い。
次に、図3を用いて、図2の測定システム200で実行される補正用測定プログラムのフローチャートを説明する。測定システム200は、インピーダンス測定器210によりコンタクトプローブ220および224を介して被測定物に対する測定を行う前に、まず、コントローラ214により、ISSなどの補正基板を用いた補正用測定のステップとして図3の304、306、308、310の各ステップを行う。すなわち、ステップ302でプログラムが開始し、ステップ304でコンタクトプローブを補正基板にタッチダウンせずに開放補正用のインピーダンス測定を行う。その後、ステップ306で、コンタクトプローブを補正基板の短絡用パターンに接触させて、短絡補正用のインピーダンス測定を行う。次に、ステップ308で、測定器にこれから行う負荷補正のインピーダンス値として500Ω以上の値を入力する。ここでは、補正基板の負荷補正用抵抗の値として、別途高精度測定された測定値、あるいは、仕様値が入力される。次に、ステップ310で、500Ω以上の抵抗を用いて負荷補正用の測定を行う。
さらに、測定システム200は、得られた補正データを用いて、次のように実際にDUTを測定して補正する。まず、ステップ312で、被測定物(DUT)にコンタクトプローブを接触させて、測定器210によりインピーダンス測定を行う。次に、得られたDUTのインピーダンス測定値と補正データを用いて、上述の(1)式を用いてDUTの測定値を補正計算する。さらに、ステップ316で別のDUT測定を行うか判断し、測定を続行する場合には、ステップ312に進み、続行しない場合はステップ318に進んでプログラムを終了する。このように、補正基板の負荷補正用抵抗の値を500Ω以上としたため、コンタクトプローブと負荷補正用パターンのパッドとの接触抵抗の値を気にせずに、補正用の測定と被測定物の測定を続行することができ、オペレータは補正測定のやり直しの時間や手間を節約することができる。
なお、図3において、ステップ304、306、308、310の順番を入れ替えても、補正をする上で支障はないし、ステップ308を、ステップ310の後で行うようにプログラムを変更することもできる。また、ステップ314は、必ずしもステップ312の直後に行う必要はなく、DUTの一連の測定が終了した後に、ステップ304、306、308、310を実行して、一連の測定結果についてステップ314を実行するように変更することもできる。
また、図3のステップ310及び/又はステップ306において、目的とする補正用パターンにコンタクトプローブを接触させた後、予備的なインピーダンス測定を行って大まかな測定値を得て、接触抵抗値が異常におかしくないか判断し、おかしくない場合は、目的とする補正用パターンの精密な補正用の測定をし、接触抵抗値がおかしい場合は、それを表示してプログラムを終了する態様とすることもできる。この場合、予備的なインピーダンス測定とは、短時間で大まかにインピーダンスを測定することであり、一例としては、1kHzから10kHz程度の低周波数でのインピーダンスを測ることである。このような低周波での予備的なインピーダンス測定により、測定系の残留インダクタと寄生容量の影響を除いた接触抵抗分のインピーダンスを手早く見積もることができる。予備的なインピーダンス測定の際の接触抵抗値の算出には、短絡補正の場合にはゼロΩとの差を用い、負荷補正の場合には、別途事前に値付けされた負荷補正用抵抗の抵抗値を用いることができる。
以上、本発明の実施態様を基づいて本発明を説明してきたが、本発明の思想に基づき、さまざまな変形・変更を施すことができる。例えば、図1の負荷補正パターン102を、図4の負荷補正パターン402のように2本ずつ並べて形成して、コンタクトプローブが4本の測定システムに対応することも可能である。
図1(A)に本発明によるISSの概略図を示し、図1(B)に図1(A)の負荷補正パターン102の詳細を示し、図1(C)に、図1(B)の代替実施形態の負荷補正パターンの詳細を示す。 本発明によるISSを用いた負荷補正測定をする測定システムの概略図である。 図2で示される測定システムで実行される構成プログラムのフローチャートである。 図4(A)に従来のISSの概略図を示し、図4(B)に図4(A)のSG型の負荷補正パターン402の詳細を示し、図4(C)に、GSG型の負荷補正パターンの詳細を示す。 本発明による補正の補正式を導くためのモデルの概念図である。
符号の説明
100 ISS
102 負荷補正用パターン
104 負荷補正用パッド群
106 短絡補正用パッド群
112、116 パッド
114 基準抵抗
200 測定システム
210 測定器
212 制御バス
214 コントローラ
216 CPU
218 メモリ
228 プローバ

Claims (11)

  1. 500Ω以上の抵抗と、前記抵抗の両端にそれぞれ接続された、コンタクトプローブが接触するための第1と第2のパッドとを備えた負荷補正用パターンを有する補正基板。
  2. 前記負荷補正用パターンを複数個設けたことを特徴とする請求項1に記載の補正基板。
  3. 前記抵抗は、1kΩである請求項1または2に記載の補正基板。
  4. さらに、短絡補正用パターンを有する請求項1ないし3のいずれかに記載の補正基板。
  5. 前記コンタクトプローブはプローブ針であることを特徴とする請求項1ないし4のいずれかに記載の補正基板。
  6. 前記補正基板は、半導体製造プロセスにおける絶縁膜の容量測定の補正に使われることを特徴とする請求項1ないし5のいずれかに記載の補正基板。
  7. コンタクトプローブを接触させて補正を行うためのインピーダンス基準基板において、500Ω以上の負荷補正用基準抵抗を備えたことを特徴とするインピーダンス基準基板。
  8. 前記インピーダンス基準基板は、半導体製造プロセスにおける絶縁膜の容量測定の補正に使われることを特徴とする請求項7に記載のインピーダンス基準基板。
  9. 請求項1ないし6のいずれかに記載の補正基板と、前記補正基板の第1と第2のパッドにそれぞれ第1と第2のコンタクトプローブを介して接続されてインピーダンスを測定する測定器と、前記測定器を制御する演算手段を備えたコントローラとを備えた測定システムにおいて、
    前記測定器に、開放補正のインピーダンス測定を行う命令と、
    前記測定器に、短絡補正のインピーダンス測定を行う命令と、
    前記測定器に、前記500Ω以上の抵抗に対する負荷補正のインピーダンス測定を行う命令と
    を前記コントローラに対して実行させるコンピュータプログラム。
  10. 前記測定器に、前記補正基板の500Ω以上の抵抗の事前に定められたインピーダンス値の入力をする命令を前記コントローラに対して実行させる請求項9に記載のコンピュータプログラム。
  11. 請求項9または10に記載のコンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体。

JP2005099378A 2005-03-30 2005-03-30 プローバ測定補正基板及びそのプログラム及びその記録媒体 Pending JP2006275966A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005099378A JP2006275966A (ja) 2005-03-30 2005-03-30 プローバ測定補正基板及びそのプログラム及びその記録媒体
US11/350,678 US20060226860A1 (en) 2005-03-30 2006-02-09 Compensation board for measurement using prober, program and recording media therefor
TW095104559A TW200636263A (en) 2005-03-30 2006-02-10 Compensation board for measurement using prober, program and recording media therefor
KR1020060029047A KR20060105603A (ko) 2005-03-30 2006-03-30 보정 기판, 컴퓨터 프로그램 및 컴퓨터 판독 가능 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099378A JP2006275966A (ja) 2005-03-30 2005-03-30 プローバ測定補正基板及びそのプログラム及びその記録媒体

Publications (1)

Publication Number Publication Date
JP2006275966A true JP2006275966A (ja) 2006-10-12

Family

ID=37082602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099378A Pending JP2006275966A (ja) 2005-03-30 2005-03-30 プローバ測定補正基板及びそのプログラム及びその記録媒体

Country Status (4)

Country Link
US (1) US20060226860A1 (ja)
JP (1) JP2006275966A (ja)
KR (1) KR20060105603A (ja)
TW (1) TW200636263A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI391744B (zh) * 2009-01-23 2013-04-01 Au Optronics Corp 具高色彩表現之顯示裝置及其使用之輸出色彩調整方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106483381B (zh) * 2016-10-10 2019-03-19 东南大学 超高绝缘电阻测量仪用附加误差电流非对称补偿装置及方法
CN107390051B (zh) * 2017-07-03 2019-09-10 北京理工雷科电子信息技术有限公司 一种基于感性耦合原理的元器件在线特性测量方法及测量装置
CN115541943B (zh) * 2021-06-30 2024-06-28 荣耀终端有限公司 一种射频测试探针结构、射频测试装置以及系统
EP4354152A1 (en) * 2022-10-14 2024-04-17 Rohde & Schwarz GmbH & Co. KG Power calibration adapter, measurement application system, method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783375A (en) * 1973-02-21 1974-01-01 Westinghouse Electric Corp Means for calibrating a four-probe resistivity measuring device
JP2002257876A (ja) * 2001-02-28 2002-09-11 Shin Etsu Handotai Co Ltd 四探針抵抗測定装置用管理試料および四探針抵抗測定装置の管理方法
JP2004317195A (ja) * 2003-04-14 2004-11-11 Toshiba Corp 塗膜劣化診断装置、塗膜インピーダンス測定装置及び校正用治具

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047725A (en) * 1989-11-28 1991-09-10 Cascade Microtech, Inc. Verification and correction method for an error model for a measurement network
US4994737A (en) * 1990-03-09 1991-02-19 Cascade Microtech, Inc. System for facilitating planar probe measurements of high-speed interconnect structures
US6632929B1 (en) * 1998-11-10 2003-10-14 Yeda Research And Development Co. Ltd Avidin derivatives and uses thereof
JP3498944B2 (ja) * 1999-08-30 2004-02-23 Necエレクトロニクス株式会社 ケーブル検出機能付き入力バッファ回路
TW583409B (en) * 2002-12-25 2004-04-11 Advanced Semiconductor Eng Impedance standard substrate and correction method for vector network analyzer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783375A (en) * 1973-02-21 1974-01-01 Westinghouse Electric Corp Means for calibrating a four-probe resistivity measuring device
JP2002257876A (ja) * 2001-02-28 2002-09-11 Shin Etsu Handotai Co Ltd 四探針抵抗測定装置用管理試料および四探針抵抗測定装置の管理方法
JP2004317195A (ja) * 2003-04-14 2004-11-11 Toshiba Corp 塗膜劣化診断装置、塗膜インピーダンス測定装置及び校正用治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI391744B (zh) * 2009-01-23 2013-04-01 Au Optronics Corp 具高色彩表現之顯示裝置及其使用之輸出色彩調整方法

Also Published As

Publication number Publication date
KR20060105603A (ko) 2006-10-11
TW200636263A (en) 2006-10-16
US20060226860A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
JP6255439B2 (ja) プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム
JP6414389B2 (ja) 検査治具、基板検査装置、及び基板検査方法
JP2006275966A (ja) プローバ測定補正基板及びそのプログラム及びその記録媒体
JP2008082734A (ja) 電気的接触装置、高周波測定システムおよび高周波測定方法
TWI393911B (zh) 用以校準自動化電路測試系統之方法
JP2006078479A (ja) 自動ポート延長校正を含むネットワークアナライザ及び動作方法
JP2000258483A (ja) 実時間測定値の集合を適応学習するための方法及び自動試験システム
Clarke et al. An intra-laboratory investigation of on-wafer measurement reproducibility at millimeter-wave frequencies
Sia Minimizing discontinuities in wafer-level sub-THz measurements up to 750 GHz for device modelling applications
US12007423B2 (en) Portable nodal impedance analyser
US7876119B2 (en) Method of inspecting semiconductor device chip patterns on a wafer
JP5875815B2 (ja) 回路基板検査装置および回路基板検査方法
JP2006308436A (ja) 補正測定方法及び検証測定方法
JP2010204021A (ja) 回路基板検査装置および回路基板検査方法
JP2018040579A (ja) 処理装置、検査システムおよび処理プログラム
JP6943648B2 (ja) 基板検査装置および基板検査方法
US9645195B2 (en) System for testing integrated circuit
JP2011185625A (ja) 検査装置
JP2000098005A (ja) 探針の寿命判定方法及びプローブ装置
JP2013117482A (ja) 電子回路検査装置、電子回路検査方法、回路基板検査装置および回路基板検査方法
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
JP2004286605A (ja) インピーダンス測定装置
JP5959204B2 (ja) 実装状態判別装置および実装状態判別方法
JP2007178154A (ja) 回路基板検査装置および回路基板検査方法
JP2017101947A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906