JP2010204021A - 回路基板検査装置および回路基板検査方法 - Google Patents

回路基板検査装置および回路基板検査方法 Download PDF

Info

Publication number
JP2010204021A
JP2010204021A JP2009052180A JP2009052180A JP2010204021A JP 2010204021 A JP2010204021 A JP 2010204021A JP 2009052180 A JP2009052180 A JP 2009052180A JP 2009052180 A JP2009052180 A JP 2009052180A JP 2010204021 A JP2010204021 A JP 2010204021A
Authority
JP
Japan
Prior art keywords
circuit board
conductor pattern
inspection
value
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009052180A
Other languages
English (en)
Other versions
JP5420277B2 (ja
Inventor
Kazuhiko Shiozaki
和彦 塩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009052180A priority Critical patent/JP5420277B2/ja
Publication of JP2010204021A publication Critical patent/JP2010204021A/ja
Application granted granted Critical
Publication of JP5420277B2 publication Critical patent/JP5420277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】検査時間の短縮および検査コストの低減を実現しつつ、検査精度を向上し得る回路基板検査装置を提供する。
【解決手段】絶縁性基板の一面に導体パターンが形成された回路基板100における導体パターンに対して検査用信号(電流信号Siおよび電圧信号Sv)が供給されたときの物理量を測定する測定部4と、測定部4によって測定された物理量に基づいて回路基板100の良否を検査する制御部7とを備え、測定部4は、導体パターンの各端部の間に電流信号Siが供給されたときの物理量としての導体パターンの抵抗値Rを測定すると共に、絶縁性基板の他面側に配設された電極および導体パターンの間に電圧信号Svが供給されたときの物理量としての導体パターンと電極との間の静電容量Cを測定し、制御部7は、測定部4によって測定された抵抗値Rおよび静電容量Cを乗算した乗算値に基づいて回路基板100の良否を検査する。
【選択図】図1

Description

本発明は、回路基板の良否を検査する回路基板検査装置および回路基板検査方法に関するものである。
回路基板の良否を検査する回路基板検査装置として、特開2006−343264号公報に開示された特性インピーダンス検査装置(以下、「検査装置」ともいう)が知られている。この検査装置は、特性インピーダンス波形測定手段、正常値登録手段および比較・判定手段を備えて構成されている。この場合、特性インピーダンス波形測定手段は、回路配線基板における導体パターン(被測定線路)の特性インピーダンス波形をTDR(Time Domain Reflectometry )法によって測定する。また、正常値登録手段には、導体パターンについての特性インピーダンス値および発散するまでの時間の正常値(正常データ)が予め登録されている。また、比較・判定手段は、導体パターンについての特性インピーダンス波形から、特性インピーダンス値と発散するまでの時間とを算出し、正常値登録手段に登録されている正常値と算出した値とを比較演算処理して、回路基板の良否判定を行う。
特開2006−343264号公報(第4頁、第1図)
ところが、従来の検査装置には、以下の問題点がある。すなわち、この検査装置では、特性インピーダンス波形をTDR法によって測定する必要がある。この場合、TDR法による1つの導体パターンについての特性インピーダンス波形の測定には、一般的に、数秒から十数秒の測定時間が必要となる。このため、数多くの導体パターンが形成されている回路基板を検査する際には、回路基板1枚当りの測定時間が極めて長くなる。したがって、特性インピーダンス波形をTDR法によって測定する従来の検査装置には検査効率の向上が困難であるという問題点が存在する。また、TDR法による測定が可能な検査装置は高価であるため、この検査装置の導入コストに起因して検査コストが高騰するという問題点も存在する。一方、導体パターンの抵抗値を測定してその抵抗値と基準値とを比較して回路基板の良否判定を簡易的に行う検査装置が知られている。この場合、抵抗値の測定は比較的短時間で行うことができるため、この検査装置では、数多くの導体パターンが形成されている回路基板を検査する場合においても、検査時間を短縮することができる。しかしながら、特性インピーダンスが、導体パターンの幅、導体パターンの厚み、回路基板の基板本体(絶縁層)の厚み、および基板本体の誘電率によって決定されるのに対して、導体パターンの抵抗値は、導体パターンの抵抗率、導体パターンの長さ、導体パターンの幅、および導体パターンの厚みの各パラメータによって決定される。つまり、導体パターンの抵抗値は、製造工程で比較的大きく変動する可能性のある基板本体の厚みによっては変動しない値となっている。このため、導体パターンの抵抗値に基づいて回路基板の良否を検査しているこの検査装置では、基板本体の厚みが規定値以下(または規定値以上)となっている不良な回路基板であっても、導体パターンの抵抗値が許容範囲内であるときには良品として判定されて、これによって検査精度が低下するおそれがある。
本発明は、かかる問題点に鑑みてなされたものであり、検査時間の短縮および検査コストの低減を実現しつつ、検査精度を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、絶縁性基板の一面に導体パターンが形成された回路基板における当該導体パターンに対して検査用信号が供給されたときの所定の物理量を測定する測定部と、当該測定部によって測定された前記物理量に基づいて前記回路基板の良否を検査する検査部とを備えた回路基板検査装置であって、前記測定部は、前記導体パターンの各端部の間に前記検査用信号が供給されたときの前記所定の物理量としての当該導体パターンの抵抗値を測定すると共に、前記絶縁性基板の他面側に配設された電極および前記導体パターンの間に前記検査用信号が供給されたときの前記所定の物理量としての当該導体パターンと当該電極との間の静電容量を測定し、前記検査部は、前記測定部によって測定された前記抵抗値および前記静電容量を乗算した乗算値に基づいて前記回路基板の良否を検査する。
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記検査部は、良好とされる前記回路基板についての前記乗算値、および検査対象の前記回路基板についての前記乗算値のいずれか一方を他方で除算した除算値と、所定の基準値とを比較して、前記検査対象の回路基板の良否を検査する。
また、請求項3記載の回路基板検査方法は、絶縁性基板の一面に導体パターンが形成された回路基板における当該導体パターンに検査用信号を供給して所定の物理量を測定し、当該測定した物理量に基づいて前記回路基板の良否を検査する回路基板検査方法であって、前記導体パターンの各端部の間に前記検査用信号を供給して前記所定の物理量としての当該導体パターンの抵抗値を測定すると共に、前記絶縁性基板の他面側に配設された電極および前記導体パターンの間に前記検査用信号を供給して前記所定の物理量としての当該導体パターンと当該電極との間の静電容量を測定し、前記測定した抵抗値および静電容量を乗算した乗算値に基づいて前記回路基板の良否を検査する。
また、請求項4記載の回路基板検査方法は、請求項3記載の回路基板検査方法において、良好とされる前記回路基板についての前記乗算値、および検査対象の前記回路基板についての前記乗算値のいずれか一方を他方で除算した除算値と、所定の基準値とを比較して、前記検査対象の回路基板の良否を検査する。
請求項1記載の回路基板検査装置および請求項3記載の回路基板検査方法では、測定した抵抗値および静電容量を乗算した乗算値に基づいて回路基板の良否を検査する。この場合、乗算値には、回路基板の製造工程で比較的大きく変動する可能性のある絶縁性基板の厚みのパラメータが含まれている。このため、この回路基板検査装置および回路基板検査方法によれば、絶縁性基板の厚みが許容範囲内であるか否かを加味した判定を行うことができる結果、検査精度を十分に向上させることができる。また、この回路基板検査装置および回路基板検査方法によれば、乗算値の算出に用いる抵抗値および静電容量が短時間で測定可能なため、TDR法によって測定した特性インピーダンス波形に基づいて回路基板の良否を判定する従来の検査装置と比較して、検査時間を十分に短縮することができる。また、この回路基板検査装置および回路基板検査方法によれば、簡易な構成で抵抗値および静電容量を測定することができるため、TDR法によって特性インピーダンス波形を測定する従来の検査装置と比較して、装置価格を低く抑えることができる結果、検査コストを十分に低減することができる。
また、請求項2記載の検査装置および請求項4記載の回路基板検査方法では、良好とされる回路基板についての乗算値、および検査対象の回路基板についての乗算値のいずれか一方を他方で除算した除算値と、所定の基準値とを比較して、検査対象の回路基板の良否を検査する。このため、良品の回路基板についての抵抗値および静電容量を予め記憶しておくことで、回路基板の良否の判定を正確にしかも一層短時間で行うことができる。
回路基板検査装置1の構成を示す構成図である。 回路基板100の平面図である。 回路基板100および載置台2の断面図である。 検査処理30のフローチャートである。 回路基板200の断面図である。
以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。
最初に、回路基板検査装置1の構成について、図面を参照して説明する。
図1に示す回路基板検査装置1は、本発明に係る回路基板検査装置の一例であって、回路基板100における導体パターン102(図2参照)の断線や短絡の有無(導体パターン102の良否)、および絶縁性基板101の厚薄(絶縁性基板101の良否)に起因する回路基板100の良否を検査可能に構成されている。この場合、回路基板100は、図2,3に示すように、一例として、絶縁性基板101と、絶縁性基板101の一面101a(回路基板100の一面であって図3における上面)に形成さた導体パターン102とを備えて構成されている。なお、発明の理解を容易とするため、同図では、1つの導体パターン102のみを図示している。
一方、回路基板検査装置1は、図1に示すように、載置台2、移動機構3、測定部4、表示部5、記憶部6および制御部7を備えて構成されている。載置台2は、図3に示すように、非導電性を有する本体部21と、本体部21の上面側に配設された電極板22とを備えて、回路基板100を載置可能に構成されている。この場合、電極板22は、図3に示すように、測定部4の電源部41に接続されている。移動機構3は、制御部7の制御に従い、検査用プローブ11,11(同図参照)をX−Y方向および上下方向(Z方向)に移動させて、載置台2の上に載置された回路基板100の導体パターン102に検査用プローブ11の先端部を接触(プロービング)させる。
測定部4は、図1に示すように、電源部41、電圧検出回路42、および電流測定回路43を備えて構成されている。電源部41は、制御部7の制御に従い、本発明における検査用信号としての電流信号(例えば、電流値が既知の交流定電流信号)Siおよび電圧信号(例えば、電圧値が既知の直流電圧信号)Svを出力する。また、測定部4は、制御部7の制御に従って測定処理を実行する。この場合、測定部4は、導体パターン102の各端部111,111の間(つまり両端部の間)に電流信号Siが供給されたときの各端部111,111の間に生じる電圧の電圧値を電圧検出回路42によって検出して、検出した電圧値および電流信号Siの電流値に基づいて導体パターン102の抵抗値Rを測定する。また、測定部4は、載置台2(電極板22)上に回路基板100が載置された状態において、電極板22および導体パターン102の間に電圧信号Svが供給されたときに導体パターン102と電極板22との間に流れる電流の電流値を電流測定回路43によって検出して、検出した電流値、電圧信号Svの電圧値、並びに電流および電圧の位相差に基づいて導体パターン102と電極板22との間の静電容量Cを測定する。
表示部5は、制御部7の制御に従い、測定部4によって測定された抵抗値Rや静電容量C、および制御部7によって実行される良否判定の結果などを表示する。記憶部6は、測定部4によって測定された抵抗値Rや静電容量Cを一時的に記憶する。また、記憶部6は、制御部7による良否判定の際に用いられる良品の(良好とされる)回路基板100についての抵抗値Rsおよび静電容量Csを記憶する。制御部7は、移動機構3、測定部4および表示部5を制御する。また、制御部7は、本発明における検査部として機能して、図4に示す検査処理30を実行することによって回路基板100の良否を検査する。
次に、回路基板検査装置1を用いて回路基板100の良否を検査する方法、その際の各構成要素の動作について、図面を参照して説明する。
まず、図3に示すように、絶縁性基板101の他面101b(回路基板100の他面)が下向きとなるようにして、回路基板100を載置台2における電極板22の上に載置する。この場合、電極板22が、本発明における「絶縁性基板の他面側に配設された電極板」に相当する。次いで、図外の操作部を操作して検査の開始を指示する。これに応じて、制御部7が、図4に示す検査処理30を実行する。
この検査処理30では、制御部7は、抵抗測定処理を実行する(ステップ31)。この場合、制御部7は、移動機構3を制御して、回路基板100における配線パターン102の各端部111,111の間に検査用プローブ11,11の先端部をそれぞれ接触させる。続いて、制御部7は、測定部4の電源部41を制御して、電流信号Siを出力させる。この際に、検査用プローブ11,11を介して電流信号Siが導体パターン102の各端部111,111の間に供給される。次いで、制御部7は、測定部4を制御して、導体パターン102の抵抗値R(本発明における所定の物理量)を測定させる。この場合、測定部4は、電流信号Siの供給に伴って各端部111,111の間に生じる電圧の電圧値を電圧検出回路42によって検出して、検出した電圧値および電流信号Siの電流値に基づいて導体パターン102の抵抗値Rを測定する。続いて、制御部7は、測定部4によって測定された抵抗値Rを記憶部6に記憶させる。
次いで、制御部7は、静電容量測定処理を実行する(ステップ32)。この場合、制御部7は、移動機構3を制御して、いずれか一方の検査用プローブ11の先端部を回路基板100の配線パターン102に接触させる。続いて、制御部7は、測定部4の電源部41を制御して、電圧信号Svを出力させる。この際に、検査用プローブ11を介して導体パターン102と載置台2の電極板22との間に電圧信号Svが供給される。次いで、制御部7は、測定部4を制御して、導体パターン102と電極板22との間の静電容量C(本発明における所定の物理量)を測定させる。この場合、測定部4は、電圧信号Svの供給に伴って導体パターン102と電極板22との間に流れる電流の電流値を電流測定回路43によって検出して、検出した電流値、電圧信号Svの電圧値、並びに電流および電圧の位相差に基づいて導体パターン102と電極板22との間の静電容量Cを測定する。続いて、制御部7は、測定部4によって測定された静電容量Cを記憶部6に記憶させる。
次いで、制御部7は、良否判定処理を実行する(ステップ33)。この場合、制御部7は、測定した抵抗値Rおよび静電容量Cを乗算した乗算値Nmに基づいて回路基板100の良否を検査する。具体的には、制御部7は、抵抗値Rおよび静電容量Cを記憶部6から読み出し、続いて、抵抗値Rおよび静電容量Cを乗算して乗算値Nmを算出する。また、制御部7は、記憶部6に予め記憶されている良品の回路基板100についての抵抗値Rsおよび静電容量Csを読み出して、抵抗値Rsおよび静電容量Csを乗算して乗算値Nmsを算出する。次いで、制御部7は、乗算値Nmと乗算値Nmsとに基づいて除算値Ndを算出する。より具体的には、制御部7は、乗算値Nm(本発明におけるいずれか一方の乗算値)を乗算値Nms(本発明における他方の乗算値)で除算して除算値Ndを算出する。続いて、制御部7は、算出した除算値Ndと予め規定されている所定の許容範囲(所定の基準値)とを比較して、除算値Ndが所定の許容範囲内であるか否かを判別し、その判別結果に基づいて回路基板100の良否を判定する。具体的には、制御部7は、一例として、除算値Ndが所定の許容範囲としての0.9以上1.1以下の範囲内であるか否かを判別し、除算値Ndがこの範囲内のときに回路基板100が良好と判定し、除算値Ndがこの範囲外のときに回路基板100が不良と判定する。
ここで、導体パターン102の抵抗値Rは、導体パターン102(導体パターン102を構成する導電性材料)の抵抗率をρ、導体パターン102の長さをL(図2参照)、導体パターン102の幅をW(同図参照)、導体パターン102の厚みをT(図3参照)としたときに、次の式によって理論的に求めることができる。
R=(ρ×L)/(W×T)・・・(1)式
また、導体パターン102と電極板22との間の静電容量Cは、絶縁性基板101の誘電率をεγ、絶縁性基板101の厚みをD(図3参照)、導体パターン102の長さをL、導体パターン102の幅をWとしたときに、次の式によって理論的に求めることができる。
C=εγ×W×L/D・・・(2)式
上記(1)式、(2)式から、乗算値Nmは、次の式によって理論的に求めることができる。
乗算値Nm=R×C=(ρ×L×εγ×W×L)/(W×T×D)・・・(3)式
上記(3)式から、乗算値Nmには、回路基板100の製造工程で比較的大きく変動する可能性のある絶縁性基板101の厚みDのパラメータが含まれており、絶縁性基板101の厚薄によって乗算値Nmが変動することが明らかである。このため、この回路基板検査装置1および回路基板検査方法では、乗算値Nmに基づいて回路基板100の良否を判定することで、絶縁性基板101の厚みが許容範囲内であるか否かを加味した判定を行うことが可能となっている。
次いで、制御部7は、表示部5に検査結果(回路基板100についての良否の判定結果)を表示させてこの検査処理30を終了する。続いて、他の回路基板100についての検査を行う際には、上記したように、載置台2に回路基板100を載置して、制御部7に対して検査処理30を実行させる。
このように、この回路基板検査装置1および回路基板検査方法では、測定した抵抗値Rおよび静電容量Cを乗算した乗算値Nmに基づいて回路基板100の良否を検査する。この場合、乗算値Nmには、回路基板100の製造工程で比較的大きく変動する可能性のある絶縁性基板101の厚みのパラメータが含まれている。このため、この回路基板検査装置1および回路基板検査方法によれば、絶縁性基板101の厚みが許容範囲内であるか否かを加味した判定を行うことができる結果、検査精度を十分に向上させることができる。また、この回路基板検査装置1および回路基板検査方法によれば、乗算値Nmの算出に用いる抵抗値Rおよび静電容量Cが短時間で測定可能なため、TDR法によって測定した特性インピーダンス波形に基づいて回路基板100の良否を判定する従来の検査装置と比較して、検査時間を十分に短縮することができる。また、この回路基板検査装置1および回路基板検査方法によれば、簡易な構成で抵抗値Rおよび静電容量Cを測定することができるため、TDR法によって特性インピーダンス波形を測定する従来の検査装置と比較して、装置価格を低く抑えることができる結果、検査コストを十分に低減することができる。
また、この回路基板検査装置1および回路基板検査方法では、検査対象の回路基板100についての乗算値Nmを良品の回路基板100についての乗算値Nmsで除算した除算値Ndと、所定の基準値とを比較して、検査対象の回路基板100の良否を検査する。このため、良品の回路基板100についての抵抗値Rsおよび静電容量Csを予め記憶しておくことで、回路基板100の良否の判定を正確にしかも一層短時間で行うことができる。
なお、本発明は、上記の構成に限定されない。例えば、導体パターン102が1つのみで形成されている回路基板100を検査する例について上記したが、複数の導体パターン102が形成されている回路基板100を検査する場合においても、各導体パターン102についての抵抗値Rおよび静電容量Cを測定して乗算値Nmおよび除算値Ndを算出し、各除算値Ndを、その各除算値Ndに対応して予め規定されている所定の基準値と比較することで、回路基板100の良否の判定を正確に行うことができる。また、絶縁性基板101の一面101aにのみ導体パターン102が形成されている回路基板100を検査する例について上記したが、図5に示すように、絶縁性基板101の他面101bの全域に例えばグランドパターンや電源パターンなどの導体パターン103が形成されている回路基板200を検査する際にも、回路基板100に対する検査と同様にして、その良否を正確に検査することができる。
また、2つの検査用プローブ11を用いる構成および方法について上記したが、3つ以上の検査用プローブ11を用いる構成および方法を採用することもできる。また、複数の検査用プローブ11が配設されたプローブユニットを用いて複数の導体パターン102に検査用プローブ11を一度に接触させる構成および方法を採用することもできる。また、検査対象の回路基板100についての乗算値Nm(本発明におけるいずれか一方の乗算値)を良品の回路基板100についての乗算値Nms(本発明における他方の乗算値)で除算した除算値Ndと所定の許容範囲(所定の基準値)とを比較して回路基板100の良否を判定する構成および方法について上記したが、これとは逆に、乗算値Nmsを本発明におけるいずれか一方として、本発明における他方としての乗算値Nmで除算した除算値Ndと所定の許容範囲とを比較して回路基板100の良否を判定する構成および方法を採用することもできる。さらに、乗算値Nmと所定の基準値(例えば、乗算値Nmsに対して上記の許容範囲(上記の例では0.9以上1.1以下)の上下限値を乗算して得られる値または範囲)とを直接比較して回路基板100の良否を判定する構成および方法を採用することもできる。
1 回路基板検査装置
2 載置台
5 測定部
8 制御部
22 電極板
100,200 回路基板
101 絶縁性基板
101a 一面
101b 他面
102 導体パターン
103 電極
111 端部
C,Cs 静電容量
Nd 除算値
Nm,Nms 乗算値
R,Rs 抵抗値
Si 電流信号
Sv 電圧信号

Claims (4)

  1. 絶縁性基板の一面に導体パターンが形成された回路基板における当該導体パターンに対して検査用信号が供給されたときの所定の物理量を測定する測定部と、当該測定部によって測定された前記物理量に基づいて前記回路基板の良否を検査する検査部とを備えた回路基板検査装置であって、
    前記測定部は、前記導体パターンの各端部の間に前記検査用信号が供給されたときの前記所定の物理量としての当該導体パターンの抵抗値を測定すると共に、前記絶縁性基板の他面側に配設された電極および前記導体パターンの間に前記検査用信号が供給されたときの前記所定の物理量としての当該導体パターンと当該電極との間の静電容量を測定し、
    前記検査部は、前記測定部によって測定された前記抵抗値および前記静電容量を乗算した乗算値に基づいて前記回路基板の良否を検査する回路基板検査装置。
  2. 前記検査部は、良好とされる前記回路基板についての前記乗算値、および検査対象の前記回路基板についての前記乗算値のいずれか一方を他方で除算した除算値と、所定の基準値とを比較して、前記検査対象の回路基板の良否を検査する請求項1記載の回路基板検査装置。
  3. 絶縁性基板の一面に導体パターンが形成された回路基板における当該導体パターンに検査用信号を供給して所定の物理量を測定し、当該測定した物理量に基づいて前記回路基板の良否を検査する回路基板検査方法であって、
    前記導体パターンの各端部の間に前記検査用信号を供給して前記所定の物理量としての当該導体パターンの抵抗値を測定すると共に、前記絶縁性基板の他面側に配設された電極および前記導体パターンの間に前記検査用信号を供給して前記所定の物理量としての当該導体パターンと当該電極との間の静電容量を測定し、
    前記測定した抵抗値および静電容量を乗算した乗算値に基づいて前記回路基板の良否を検査する回路基板検査方法。
  4. 良好とされる前記回路基板についての前記乗算値、および検査対象の前記回路基板についての前記乗算値のいずれか一方を他方で除算した除算値と、所定の基準値とを比較して、前記検査対象の回路基板の良否を検査する請求項3記載の回路基板検査方法。
JP2009052180A 2009-03-05 2009-03-05 回路基板検査装置および回路基板検査方法 Expired - Fee Related JP5420277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009052180A JP5420277B2 (ja) 2009-03-05 2009-03-05 回路基板検査装置および回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009052180A JP5420277B2 (ja) 2009-03-05 2009-03-05 回路基板検査装置および回路基板検査方法

Publications (2)

Publication Number Publication Date
JP2010204021A true JP2010204021A (ja) 2010-09-16
JP5420277B2 JP5420277B2 (ja) 2014-02-19

Family

ID=42965637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009052180A Expired - Fee Related JP5420277B2 (ja) 2009-03-05 2009-03-05 回路基板検査装置および回路基板検査方法

Country Status (1)

Country Link
JP (1) JP5420277B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078277A (ja) * 2010-10-05 2012-04-19 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2012078276A (ja) * 2010-10-05 2012-04-19 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2017009399A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板の検査方法
CN107076790A (zh) * 2014-10-29 2017-08-18 日本电产理德股份有限公司 基板检查装置及基板检查方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425775A (ja) * 1990-05-21 1992-01-29 Hitachi Chem Co Ltd 配線板の検査方法及び装置
JPH06109796A (ja) * 1992-05-29 1994-04-22 Internatl Business Mach Corp <Ibm> 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法
JPH07301654A (ja) * 1994-04-04 1995-11-14 Fluke Corp ローカル・エリア・ネットワーク・ケーブルの試験装置及び方法
JP2003014808A (ja) * 2001-06-28 2003-01-15 Hioki Ee Corp 基準データ作成方法および回路基板検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425775A (ja) * 1990-05-21 1992-01-29 Hitachi Chem Co Ltd 配線板の検査方法及び装置
JPH06109796A (ja) * 1992-05-29 1994-04-22 Internatl Business Mach Corp <Ibm> 被試験装置の評価装置とその方法、ならびに抵抗性評価と波形評価を同時実行するための装置とその方法
JPH07301654A (ja) * 1994-04-04 1995-11-14 Fluke Corp ローカル・エリア・ネットワーク・ケーブルの試験装置及び方法
JP2003014808A (ja) * 2001-06-28 2003-01-15 Hioki Ee Corp 基準データ作成方法および回路基板検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078277A (ja) * 2010-10-05 2012-04-19 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
JP2012078276A (ja) * 2010-10-05 2012-04-19 Hioki Ee Corp 回路基板検査装置および回路基板検査方法
CN107076790A (zh) * 2014-10-29 2017-08-18 日本电产理德股份有限公司 基板检查装置及基板检查方法
CN107076790B (zh) * 2014-10-29 2019-12-13 日本电产理德股份有限公司 基板检查装置及基板检查方法
US10761654B2 (en) 2014-10-29 2020-09-01 Nidec-Read Corporation Circuit board inspection device and circuit board inspection method
JP2017009399A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板の検査方法

Also Published As

Publication number Publication date
JP5420277B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
KR102050123B1 (ko) 절연 검사 방법 및 절연 검사 장치
KR20090027610A (ko) 기판 검사 장치 및 기판 검사 방법
JP5507430B2 (ja) 回路基板検査装置
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP4949947B2 (ja) 回路基板検査方法および回路基板検査装置
KR101296460B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP4219489B2 (ja) 回路基板検査装置
JP5191805B2 (ja) 検査装置および検査方法
JP2002014132A (ja) 回路基板検査装置
JP2006200973A (ja) 回路基板検査方法およびその装置
JP2010175489A (ja) 回路基板検査装置および回路基板検査方法
KR101430040B1 (ko) 절연검사장치 및 절연검사방법
JP2001330631A (ja) 回路基板検査方法および回路基板検査装置
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP2014020815A (ja) 基板検査装置および基板検査方法
JP2014137231A (ja) 検査治具の検査方法
US8704545B2 (en) Determination of properties of an electrical device
JP2010243507A (ja) 回路基板検査装置
JP2010066031A (ja) 回路基板検査装置
JP2005049314A (ja) プロービングテスト法およびプローブ状態検出装置
JP4999143B2 (ja) 基板検査装置
KR20230089427A (ko) 절연 검사 장치 및 절연 검사 방법
JP2002043721A (ja) プリント基板の検査方法と検査装置
JP2006071567A (ja) プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees