DE102011123040B3 - Verfahren zum Ausbilden eines dünnen Halbleiterbauelements - Google Patents

Verfahren zum Ausbilden eines dünnen Halbleiterbauelements Download PDF

Info

Publication number
DE102011123040B3
DE102011123040B3 DE102011123040.1A DE102011123040A DE102011123040B3 DE 102011123040 B3 DE102011123040 B3 DE 102011123040B3 DE 102011123040 A DE102011123040 A DE 102011123040A DE 102011123040 B3 DE102011123040 B3 DE 102011123040B3
Authority
DE
Germany
Prior art keywords
semiconductor chip
lead frame
semiconductor chips
system carrier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011123040.1A
Other languages
English (en)
Inventor
Khalil Hosseini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102011123040B3 publication Critical patent/DE102011123040B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zum Ausbilden eines Halbleiterbauelements, das Folgendes aufweist: • Bereitstellen eines Systemträgers (202) über einem Träger (200), wobei der Systemträger (202) ein Lead Frame mit mehreren Lead Frame-Verbindungselementen ist; • Bereitstellen mindestens eines Halbleiterchips (208) auf dem Systemträger (202), wobei der Halbleiterchip (208) ein Leistungstransistor ist, der eine erste Elektrode und eine zweite Elektrode aufweist, wobei die erste Elektrode elektrisch an ein erstes Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird, wobei die zweite Elektrode elektrisch an ein zweites Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird; • Kapseln des mindestens einen Halbleiterchips (208) mit einem Kapselungsmaterial (220); • Reduzieren der Dicke des mindestens einen gekapselten Halbleiterchips (208) und des Kapselungsmaterials (220), so dass dadurch eine Oberfläche (219) des ersten Lead Frame-Verbindungselements und eine Oberfläche (219) des zweiten Lead Frame-Verbindungselements exponiert werden und die Oberflächen koplanar mit dem Kapselungsmaterial (220) reduzierter Dicke sind, so dass dadurch Durchverbindungen in dem Kapselungsmaterial (220) gebildet werden; und • Ausbilden mindestens eines elektrischen Kontaktelements (238) über dem mindestens einen Halbleiterchip (208) und der mindestens einen Durchverbindung.

Description

  • Die vorliegende Erfindung betrifft allgemein das Ausbilden eines dünnen Halbleiterbauelements. Die vorliegende Offenbarung betrifft insbesondere ein Verfahren und ein System zum Ausbilden eines dünnen Halbleiterbauelements in einem dünnen Halbleiterpackage für Leistungsanwendungen.
  • Leistungshalbleiterchips können in Elektronikgeräte integriert werden. Leistungshalbleiterchips eignen sich beispielsweise zum Schalten oder Steuern von Strömen und/oder Spannungen. Zu Beispielen für Leistungshalbleiterchips zählen Leistungs-MOSFETs, IGBTs, JFETs, Leistungsbipolartransistoren und Leistungsdioden.
  • Aus US 6 723 585 B1 ist eine Anordnung von Halbleiterbauelementen ohne Halbleiter-Befestigungspad (die attach pad) bekannt.
  • Aus US 2009/0 309 212 A1 ist eine Anordnung mit einer Stressentlastungschicht zwischen übereinander gestapelten Halbleiterbauelementen bekannt.
  • Jüngst hat die Nachfrage nach dünneren Leistungshalbleiterchips, beispielsweise mit einer Dicke von unter 150 μm, zugenommen. Deshalb besteht ein Bedarf an einem Verfahren und einem System zum Herstellen von dünneren Leistungshalbleiterchips in dünnen Halbleiterpackages.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen:
    • • Bereitstellen eines Systemträgers über einem Träger, wobei der Systemträger ein Lead Frame mit mehreren Lead Frame-Verbindungselementen ist.
    • • Bereitstellen mindestens eines Halbleiterchips auf dem Systemträger, wobei der Halbleiterchip ein Leistungstransistor ist, der eine erste Elektrode und eine zweite Elektrode aufweist, wobei die erste Elektrode elektrisch an ein erstes Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird, wobei die zweite Elektrode elektrisch an ein zweites Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird.
    • • Kapseln des mindestens einen Halbleiterchips mit einem Kapselungsmaterial.
    • • Reduzieren der Dicke des mindestens einen gekapselten Halbleiterchips und des Kapselungsmaterials, so dass dadurch eine Oberfläche des ersten Lead Frame-Verbindungselements und eine Oberfläche des zweiten Lead Frame-Verbindungselements exponiert werden und die Oberflächen koplanar mit dem Kapselungsmaterial (220) reduzierter Dicke sind, so dass dadurch Durchverbindungen in dem Kapselungsmaterial gebildet werden; und
    • • Ausbilden mindestens eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung.
  • In noch einer Ausgestaltung kann das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials auf unter etwa 150 μm aufweisen.
  • In noch einer Ausgestaltung kann der Träger mindestens ein Verbindungssystemträgerelement aufweisen, das mit mindestens einer auf einer Frontseite des mindestens einen Halbleiterchips angeordneten Elektrode elektrisch verbunden wird.
  • In noch einer Ausgestaltung kann sich die mindestens eine Durchverbindung von einer Deckoberfläche des Kapselungsmaterials zu einer Deckoberfläche des Systemträgers erstrecken.
  • In noch einer Ausgestaltung kann die Deckoberfläche des Kapselungsmaterials mit einer Rückseite des mindestens einen Halbleiterchips nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials im Wesentlichen koplanar sein.
  • In noch einer Ausgestaltung kann das Ausbilden mindestens eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung Folgendes aufweisen: Ausbilden einer Barrierenschicht über der mindestens einen Durchverbindung und einer Rückseite des mindestens einen Halbleiterchips; Füllen der mindestens einen Durchverbindung mit einem leitenden Material; Ausbilden einer elektrisch leitenden Schicht über der Barrierenschicht; und Entfernen von Teilen der elektrisch leitenden Schicht, um das mindestens eine elektrische Kontaktelement auszubilden.
  • Beispielsweise wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen: Bereitstellen eines Systemträgers mit mindestens einem Verbindungselement; Bereitstellen mindestens eines Halbleiterchips auf dem Systemträger; Kapseln des mindestens einen Halbleiterchips und des Systemträgers mit einem Kapselungsmaterial; Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials; und Ausbilden eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip.
  • In noch einer Ausgestaltung kann der Systemträger einer eines gestanzten oder geätzten Systemträgers sein.
  • In noch einer Ausgestaltung kann der mindestens eine Halbleiterchip eine erste Oberfläche und eine zweite Oberfläche aufweisen, wobei mindestens zwei Elektroden auf der ersten Oberfläche angeordnet sein können und mindestens eine Elektrode auf der zweiten Oberfläche angeordnet sein kann.
  • In noch einer Ausgestaltung kann das mindestens eine Verbindungselement elektrisch mit den mindestens zwei Elektroden verbunden sein oder werden.
  • In noch einer Ausgestaltung kann das Ausbilden eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip Folgendes aufweisen: Ausbilden einer Barrierenschicht über der zweiten Oberfläche der Halbleiterchips und des Kapselungsmaterials; Ausbilden einer elektrisch leitenden Schicht über der Barrierenschicht; und Entfernen von Teilen der elektrisch leitenden Schicht, um das mindestens eine elektrische Kontaktelement über der mindestens einen Elektrode auszubilden.
  • In noch einer Ausgestaltung kann eine Deckoberfläche des Kapselungsmaterials nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials mit der zweiten Oberfläche des mindestens einen Halbleiterchips im Wesentlichen koplanar sein.
  • Beispielsweise kann ein Halbleiterbauelement bereitgestellt werden. Das Halbleiterbauelement kann aufweisen: einen auf einem Träger angeordneten Systemträger, wobei der Systemträger mindestens ein Verbindungselement aufweist; mindestens einen auf dem Systemträger angeordneten Halbleiterchip; ein über dem mindestens einen Halbleiterchip und dem Träger angeordnetes Kapselungsmaterial; mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung; und mindestens ein über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung angeordnetes elektrisches Kontaktelement. Beispielsweise kann ein Halbleiterbauelement bereitgestellt werden. Das Halbleiterbauelement kann aufweisen: einen Systemträger, der mindestens ein Verbindungselement aufweist, wobei der Systemträger auf einem Träger fixiert ist; mindestens einen über dem Systemträger angeordneten Halbleiterchip; ein über dem mindestens einen Halbleiterchip und dem Systemträger angeordnetes Kapselungsmaterial; und ein über dem mindestens einen Halbleiterchip angeordnetes elektrisches Kontaktelement.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1A bis 1F Diagramme, die einen beispielhaften Prozess zum Ausbilden eines dünnen Halbleiterchips gemäß einem nicht erfindungsgemäßen Beispiel der vorliegenden Offenbarung darstellen; und
  • 2A bis 2E Diagramme, die einen beispielhaften Prozess zum Ausbilden eines dünnen Halbleiterchips gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele und Beispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Elemente mit Halbleiterchips werden unten beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Arten sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen oder passive Elemente oder MEMS usw. enthalten. Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Isolated Gate Bipolar Transistors) konfiguriert sein. Halbleiterchips können eine vertikale Struktur besitzen und können derart hergestellt werden, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Diese Halbleiterchips können Kontaktelemente aufweisen, die auf ihren Hauptoberflächen angeordnet sind, was eine Deckoberfläche und eine Bodenoberfläche beinhaltet. Zu Beispielen für Halbleiterchips mit einer vertikalen Struktur zählen Leistungstransistoren und Leistungsdioden. Im Fall von Leistungstransistoren können die Sourceelektrode und die Gateelektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Drainelektrode auf einer zweiten Hauptoberfläche angeordnet sein kann. Im Fall einer Leistungsdiode kann die Anodenelektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Kathodenelektrode auf einer zweiten Hauptoberfläche angeordnet sein kann.
  • Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips als MEMS (micro electro mechanical systems) konfiguriert sein und können mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren konfiguriert sein, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrofone usw. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente konfiguriert sein. Die Halbleiterchips können auch Antennen und/oder diskrete passive Elemente enthalten. Halbleiterchips, in die solche Funktionselemente eingebettet sind, enthalten im Allgemeinen Elektronikschaltungen, die dazu dienen, die Funktionselemente oder weitere von den Funktionselementen generierte Prozesssignale anzusteuern. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können zudem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips können Kontaktpads aufweisen, die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktpads können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise aus einem Metall wie etwa Aluminium, Nickel, Palladium, Gold oder Kupfer, einer Metalllegierung, einem Metallstapel oder einem elektrisch leitenden organischen Material. Die Kontaktpads können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden. Die aktiven oder passiven Strukturen der Halbleiterchips sind üblicherweise unter den aktiven Hauptoberflächen angeordnet und können über die Kontaktpads elektrisch kontaktiert werden. Im Fall von Leistungstransistoren können die Kontaktpads Drain-, Source- oder Gate-Elektroden sein.
  • Die nachfolgend beschriebenen Bauelemente können externe Kontaktpads enthalten, die von außerhalb der Bauelemente zugänglich sind, um das Herstellen eines elektrischen Kontakts von außerhalb der Bauelemente zu gestatten. Außerdem können die externen Kontaktpads wärmeleitend sein und als Kühlkörper zur Wärmeableitung der Halbleiterchips dienen. Die externen Kontaktpads können aus einem beliebigen elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Pd, Ni, Au, usw.
  • Die nachfolgend beschriebenen Bauelemente können ein Kapselungsmaterial enthalten, das mindestens Teile der Halbleiterchips bedeckt. Das Kapselungsmaterial ist ein elektrisch isolierendes Material, das relativ zu den elektrisch leitenden Komponenten des Bauelements höchstens marginal elektrisch leitend ist. Zu Beispielen für ein Kapselungsmaterial zählen ein Ausformmaterial und ein epoxidbasiertes Material. Das Kapselungsmaterial kann ein beliebiges entsprechendes duroplastisches, thermoplastisches, Laminat-(Prepreg) oder wärmehärtendes Material sein und kann Füllmaterialien enthalten. Es können verschiedene Techniken eingesetzt werden, um die Halbleiterchips mit dem Ausformmaterial zu bedecken, zum Beispiel Formpressen, Laminierung oder Spritzgießen.
  • Die 1A bis 1F sind Diagramme, die einen nicht erfindungsgemäßen Prozess zum Herstellen eines dünnen Halbleiterbauelements darstellen. Wie in 1A gezeigt, wird ein Träger 100 bereitgestellt und ein Systemträger 102 wird auf dem Träger 100 fixiert. Der Systemträger 102 kann aus einem Metall wie etwa Kupfer oder einer Kupferlegierung bestehen oder mit Nickel, Gold oder einem beliebigen anderen metallischen Material plattiertes Kupfer sein. Der Systemträger 102 kann auch ein vorplattierter Systemträger (PPF – pre-plated lead frame) sein. Die Gestalt des Systemträgers 102 ist nicht auf irgendeine Größe oder geometrische Gestalt beschränkt, beispielsweise kann der Systemträger 102 rund oder quadratisch oder endlos sein (Spule zu Spule). Der Systemträger 102 kann unter Verwendung eines Klebers wie etwa eines Klebebands an dem Träger 100 fixiert werden. Der Systemträger 102 kann jedoch unter Verwendung anderer Verfahren oder Materialien auf dem Träger 100 fixiert werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Beispielsweise weist der Systemträger 102 mehrere Systemträger-(LF – lead frame)Verbindungselemente auf wie etwa LF-Verbindungselemente 104 und 106, die auf einer ersten Oberfläche 103 des Trägers 100 abgeschieden werden. Bei einem Beispiel kann es sich bei den LF-Verbindungselementen 104 um Sourceverbindungselemente und bei den LF-Verbindungselementen 106 um Gate-Verbindungselemente handeln. LF-Verbindungselemente von anderen Arten können jedoch implementiert werden. Bei diesem Beispiel können Anschlussbänder 105 auf der ersten Oberfläche 103 des Trägers 100 angeordnet sein, um LF-Verbindungselemente von unterschiedlichen Systemträgern 102 zu verbinden, beispielsweise LF-Verbindungselemente 104 eines Systemträgers 102 und LF-Verbindungselemente 106 eines anderen Systemträgers 102.
  • Unter Bezugnahme auf 1B können ein oder mehrere Halbleiterchips 108 über den LF-Verbindungselementen 104, 106 des Systemträgers 102 platziert werden. Die Halbleiterchips 108 können vertikale Leistungsdioden, IGBTs oder Leistungstransistoren wie etwa Leistungs-MOSFETs sein. Die Halbleiterchips 108 können auf einem aus einem Halbleitermaterial hergestellten Wafer hergestellt werden. Nach dem Zerlegen des Wafer und Trennen individueller Halbleiterchips 108 können Halbleiterchips 108 in größeren Abständen, als sie sich in dem Waferbond befunden haben, an einem Systemträger angebracht werden. Halbleiterchips 108 können auf dem gleichen Wafer oder auf verschiedenen Wafern hergestellt werden. Halbleiterchips 108 können identische Chips oder Chips mit anderen integrierten Schaltungen sein.
  • Halbleiterchips 108 können Sourceelektroden 110 und Gateelektroden 112 aufweisen, die auf einer ersten Oberfläche 114 der Halbleiterchips 108 angeordnet sind. In einem Beispiel sind LF-Verbindungselemente 104 elektrisch an Sourceelektroden 110 und LF-Verbindungselemente 106 elektrisch an Gateelektroden 112 gekoppelt. Die erste Oberfläche 114 kann auch als eine Vorderseite der Halbleiterchips 108 bezeichnet werden. Bei einem Beispiel können elektrische Verbindungen zwischen LF-Verbindungselementen 104, 106 des Systemträgers 102 und der Sourceelektroden 110, Gateelektroden 112 der Halbleiterchips 108 beispielsweise durch Diffusionslöten hergestellt werden.
  • Ein Diffusionslötmaterial kann auf dem Systemträger 102 und/oder Sourceelektroden 110 und Gateelektroden 112 der Halbleiterchips 108 durch Sputtern oder andere angemessene physikalische oder chemische Abscheidungsverfahren abgeschieden werden. Das Lötmaterial kann eine Dicke in einem Bereich von etwa 500 nm und etwa 10 μm besitzen, beispielsweise zwischen etwa 1 μm und 3 μm. Während des Lötbetriebs diffundiert das Lötmaterial in die benachbarten Materialien auf der Systemträgeroberfläche 107, was an der Grenzfläche zwischen den LF-Verbindungselementen 104, 106 auf der Systemträgeroberfläche 107 und Sourceelektroden 110, Gateelektroden 112 der Halbleiterchips 108 zu einer intermetallischen Phase führt. Das Lötmaterial kann beispielsweise aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi, Cu, Bi oder CuIn oder Schichtstapeln mit oder ohne Diffusionsbarriere und/oder Haftschicht bestehen.
  • Außerdem können die elektrischen Verbindungen zwischen LF-Verbindungselementen 104, 106 des Systemträgers 102 und Sourceelektroden 110, Gateelektroden 112 der Halbleiterchips 108 beispielsweise durch einen Flip-Chip-Prozess hergestellt werden, bei dem das Lötmaterial auf den Halbleiterchips 108 und LF-Verbindungselementen 104, 106 auf der Systemträgeroberfläche 107 abgeschieden wird, bevor die Halbleiterchips 108 von dem Wafer entfernt und über der Systemträgeroberfläche 107 platziert werden.
  • Alternativ können die elektrischen Verbindungen zwischen LF-Verbindungselementen 104, 106 des Systemträgers 102 und Sourceelektroden 110, Gateelektroden 112 der Halbleiterchips 108 durch Verbindungstechniken wie etwa Weichlöten oder Lötpaste oder adhäsives Bonden mit Hilfe eines elektrisch leitenden adhäsiven Klebers hergestellt werden. Bei Verwendung einer Weichlöttechnik bleibt das Lötmaterial nach dem Löten an den Grenzflächen zwischen den Halbleiterchips 108 und der Systemträgeroberfläche 107. Wenn Lötpaste oder adhäsives Bonden verwendet wird, können elektrisch leitendes adhäsives Material wie etwa gefüllte oder ungefüllte Polyimide, Epoxidharze, Acrylatharze, Silikonharze oder Mischungen davon verwendet und mit Gold, Silber, Nickel, Kupfer oder CNT angereichert werden, um eine elektrische Leitfähigkeit herzustellen.
  • Die Halbleiterchips 108 können auch Drainelektroden 116 aufweisen, die auf einer zweiten Oberfläche 118 der Halbleiterchips 108 angeordnet sind. Die zweite Oberfläche 118 kann auch als eine Rückseite der Halbleiterchips 108 bezeichnet werden. Im Gegensatz zu Sourceelektroden 110 und Gateelektroden 112 jedoch, die auf der ersten Oberfläche 114 angeordnet sind, werden Drainelektroden 116 nicht verarbeitet und befinden sich ohne jegliche Metallisierung auf der zweiten Oberfläche 118 der Halbleiterchips 108.
  • Unter Bezugnahme auf 1C werden, nachdem Halbleiterchips 108 auf dem Systemträger 102 platziert werden, Halbleiterchips 108 und der Systemträger 102 von einem Kapselungsmaterial gekapselt, beispielsweise einem Ausformmaterial 120, um ein Formteil auszubilden. Das Ausformmaterial 120 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Partikeln oder Fasern aus Glas (SiO2) besteht, oder ein anderes elektrisch isolierendes mineralisches Füllmaterial wie etwa Al2O3 oder organische Füllmaterialien. Die Dicke des Ausformmaterials 120 kann im Bereich von 100 μm bis 1500 μm liegen. Zusätzlich dazu, dass die zweite Oberfläche 118 der Halbleiterchips 108 von Ausformmaterial 120 bedeckt ist, können auch Seitenoberflächen der Halbleiterchips 108 mit dem Ausformmaterial 120 bedeckt sein.
  • Unter Bezugnahme auf 1D werden nach dem Ausformen des Formteils die Halbleiterchips 108 verdünnt oder geschliffen. Beispielsweise werden die Halbleiterchips 108 auf eine Dicke 116 von unter etwa 150 μm, beispielsweise 100 μm, geschliffen oder verdünnt. Während des Verdünnens oder Schleifens der Halbleiterchips 108 wird auch die Dicke 117 des Ausformmaterials 120 beispielsweise auf eine Dicke von unter etwa 150 μm reduziert. Außerdem können mehr als ein Halbleiterchip 108 gleichzeitig verdünnt werden.
  • Um die Halbleiterchips 108 und das Ausformmaterial 120 zu verdünnen oder zu schleifen, können Schleifmaschinen verwendet werden, die Waferschleifmaschinen ähneln. Beispielsweise kann Ätzen verwendet werden, um die Dicke der Halbleiterchips 108 zu reduzieren. Nach dem Schleifen kann ein Damage-Ätzprozess durchgeführt werden, um durch das Schleifen verursachte Übergangs- und Risszonen zu beseitigen. Alternativ kann ein chemisch-mechanischer Polierprozess ausgeführt werden. Nach dem Dünnen oder Schleifen ist die Deckoberfläche 122 des Ausformmaterials 120 im Wesentlichen koplanar mit der freigelegten zweiten oder hinteren Oberfläche 118 der Halbleiterchips 108.
  • Unter Bezugnahme auf 1E können nach dem Verdünnen oder Schleifen der Halbleiterchips 108 Durchverbindungen in dem Ausformmaterial 120 ausgebildet werden. In einem Beispiel können in dem Ausformmaterial 120 eine oder mehrere Durchverbindungen wie etwa durch Verbindungen 128 und 130 ausgebildet werden, die sich von einer Deckoberfläche 122 des Ausformmaterials 120 zur Systemträgeroberfläche 107 erstrecken. In diesem Beispiel können externe Kontakte von außerhalb des Ausformmaterials 120 zu Sourceelektroden 110 der Halbleiterchips 108 über LF-Verbindungselemente 104 hergestellt werden.
  • Bei einem anderen Beispiel können in dem Ausformmaterial 120 eine oder mehrere Durchverbindungen wie etwa Durchverbindungen 132, ausgebildet werden, die sich von einer Deckoberfläche 122 des Ausformmaterials 120 zur Systemträgeroberfläche 107 erstrecken. Auf diese Weise können externe Kontakte von außerhalb des Ausformmaterials 120 zu Gateelektroden 112 der Halbleiterchips 108 über LF-Verbindungselemente 106 hergestellt werden. Durchverbindungen 128, 130 und 132 können durch Bohren unter Verwendung eines Laserstrahls, ein Ätzverfahren oder irgendein anderes Verfahren ausgebildet werden.
  • Nachdem Durchverbindungen 128, 130 und 132 in dem Ausformmaterial 120 ausgebildet worden sind, können die Durchverbindungen 128, 130 und mit 132 einem elektrisch leitenden Material wie etwa Kupfer, Aluminium, Gold, Metalllegierung, Lötmaterial oder einer elektrisch leitenden Paste gefüllt werden. Beispielsweise werden die Durchverbindungen 128, 130 und 132 nicht vollständig mit einem elektrisch leitenden Material gefüllt, sondern nur die Wände der Durchverbindungen werden mit dem leitenden Material beschichtet. In diesem Fall kann eine Barrieren- und/oder Keimschicht auf der Oberfläche 122 der Durchverbindungen 128, 130 und 132 und der hinteren Oberfläche 118 der Halbleiterchips 108 abgeschieden werden. Beispielsweise kann eine Barrierenschicht zuerst über den Durchverbindungen 128, 130 und 132 und der hinteren Oberfläche 118 der Halbleiterchips 108 abgeschieden werden. Die Barrierenschicht kann aus einem elektrisch leitenden Material wie etwa Titan oder Wolfram bestehen. Bei einem Beispiel kann die Dicke der Barrierenschicht zwischen etwa 50 μm und etwa 400 μm liegen. Dann kann eine Keimschicht auf die Barrierenschicht gesputtert werden. Die Keimschicht kann aus einem elektrisch leitenden Material wie etwa Kupfer bestehen. Bei einem Beispiel kann die Dicke der Keimschicht zwischen etwa 50 μm und etwa 400 μm betragen.
  • Nachdem die Durchverbindungen 128, 130 und 132 und die hintere Oberfläche 118 der Halbleiterchips 108 mit einer Barrieren- und/oder Keimschicht beschichtet sind, wird eine andere Schicht aus einem elektrisch leitenden Material wie etwa Kupfer galvanisch abgeschieden. Zuerst wird ein Photolack über der Barrieren- und/oder Keimschicht aufgebracht. Der Photolack bedeckt die ganze Barrieren- und/oder Keimschicht außer der hinteren Oberfläche 118 der Halbleiterchips 108 und den Durchverbindungen 128, 130 und 132. Der Photolack erzielt eine gute Haftung an der leitenden Barrieren- und/oder Keimschicht und kann mit einer üblichen Nassätztechnik leicht entfernt werden. Der Photolack wird dann mit einer Lackmaske belichtet und entwickelt.
  • Dann wird ein elektrisch leitendes Material unter Verwendung eines elektrochemischen Prozesses mit externem Strom hergestellt und zum Füllen der Durchverbindungen 128, 130 und 132 verwendet. Beispielsweise kann die Schicht aus elektrisch leitendem Material eine Dicke von über etwa 20 μm besitzen. Das elektrisch leitende Material ist auch über der Rückseite 118 der Halbleiterchips 108 angeordnet.
  • Unter Bezugnahme auf 1F werden, nachdem elektrisch leitendes Material die Durchverbindungen 128, 130 und 132 füllt und auf der Rückseite 118 der Halbleiterchips 108 angeordnet ist, Teile der elektrisch leitenden Materialschicht entfernt, um elektrische Kontaktelemente 134, 136 und 138 auszubilden. Um Teile des elektrisch leitenden Materials zu entfernen, wird der Photolack abgelöst und die Barrieren- und/oder Keimschicht werden beispielsweise durch Nassätzen chemisch entfernt.
  • Nachdem Teile der elektrisch leitenden Materialschicht entfernt sind, liefern die elektrischen Kontaktelemente 134 einen elektrischen Kontakt von außerhalb des Ausformmaterials 120 durch Durchverbindungen 128, 130 und LF-Verbindungselemente 104 zu Sourceelektroden 110 der Halbleiterchips 108. Ebenfalls liefern bei diesem Beispiel elektrische Kontaktelemente 136 einen elektrischen Kontakt von außerhalb des Ausformmaterials 120 über Durchverbindungen 132 und LF-Verbindungselemente 106 zu Gateelektroden 112 der Halbleiterchips 108. Weiterhin liefern elektrische Kontaktelemente 138 einen elektrischen Kontakt von außerhalb des Ausformmaterials 120 zu Drainelektroden 116, der nicht verarbeitet ist und ohne Metallisierung und auf der zweiten Oberfläche 118 der Halbleiterchips 108 angeordnet ist.
  • Bei dem obigen Beispiel können Teile der elektrisch leitenden Materialschicht durch Nassätzen entfernt werden. Teile der elektrisch leitenden Materialschicht können jedoch unter Verwendung anderer Verfahren entfernt werden. Nachdem elektrische Kontaktelemente 134, 136 und 138 ausgebildet sind, um einen elektrischen Kontakt zu Elektroden der Halbleiterchips 108 bereitzustellen, kann ein stromloser Plattierungsprozess durchgeführt werden, um das elektrische Bonden der elektrischen Kontaktelemente 134, 136 und 138 zu verbessern. Eine aus Metallen wie etwa Ni, Pd, Au, NiAu usw. bestehende Beschichtung kann über den Kontaktelementen 134, 136 und 138 aufgebracht werden, um eine bessere elektrische Leitfähigkeit zu den elektrischen Kontaktelementen 134, 136 und 138 bereitzustellen.
  • Nachdem der stromlose Plattierungsprozess abgeschlossen ist, werden Halbleiterpackages durch Vereinzelung ausgebildet. Bei einem Beispiel erfolgt die Vereinzelung durch Vereinzeln des Ausformmaterials 120 und des Systemträgers 102 entlang Linien 140. Die Vereinzelung entlang anderen Positionen oder durch andere Mittel kann jedoch verwendet werden.
  • Die 2A bis 2E sind Diagramme, die einen beispielhaften Prozess zum Herstellen eines dünnen Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen. Wie in 2A gezeigt, wird ein Träger 200 bereitgestellt und ein Systemträger 202 wird auf dem Träger 200 fixiert. Der Systemträger 202 kann ein gestanzter Systemträger oder ein geätzter Systemträger sein. Die Gestalt des Systemträgers 202 ist nicht auf irgendeine Größe oder geometrische Gestalt begrenzt, beispielsweise kann der Systemträger 202 rund, quadratisch oder endlos sein. Bei einer Ausführungsform kann der Systemträger 202 durch Einsatz eines Klebers wie etwa eines Klebebands an dem Träger 200 fixiert werden. Zum Fixieren des Systemträgers 202 an dem Träger 200 können jedoch andere Verfahren oder Materialien verwendet werden. Der Systemträger 202 kann aus einem Metall wie etwa Kupfer, Kupferlegierung, mit Nickel, Gold oder irgendeinem anderen metallischen Material plattierten Kupfer bestehen. Der Systemträger 202 kann auch ein vorplattierter Systemträger (PPF – pre-plated lead frame) sein.
  • Bei einer Ausführungsform weist der Systemträger 202 mehrere Systemträger-(LF – lead frame)Verbindungselemente wie etwa LF-Verbindungselemente 204 und 206 auf, die auf einer ersten Oberfläche 203 des Trägers 200 abgeschieden werden. Bei einem Beispiel kann es sich bei den LF-Verbindungselementen 204 um Sourceverbindungselemente und den LF-Verbindungselementen 206 um Gate-Verbindungselemente handeln. LF-Verbindungselemente von anderen Arten können jedoch implementiert werden. Bei dieser Ausführungsform können Anschlussbänder 205 auf der ersten Oberfläche 203 des Trägers 200 angeordnet sein, um LF-Verbindungselemente von unterschiedlichen Systemträgern 202 zu verbinden, beispielsweise LF-Verbindungselemente 204 eines Systemträgers 202 und LF-Verbindungselemente 206 eines anderen Systemträgers 202. Unter Bezugnahme auf 2B werden ein oder mehrere Halbleiterchips 208 über den LF-Verbindungselementen 204, 206 des Systemträgers 202 platziert. Die Halbleiterchips 208 sind in einer nicht erfindungegemäßen Variante vertikale Leistungsdioden oder IGBTs und erfindungsgemäß Leistungstransistoren wie etwa Leistungs-MOSFETs. Die Halbleiterchips 208 können auf einem aus einem Halbleitermaterial hergestellten Wafer hergestellt werden. Nach dem Zerlegen des Wafer und Trennen individueller Halbleiterchips 208 können Halbleiterchips 208 in größeren Abständen, als sie sich in dem Waferbond befunden haben, an einem Systemträger angebracht werden. Halbleiterchips 208 können auf dem gleichen Wafer oder verschiedenen Wafern hergestellt werden. Halbleiterchips 208 können identische Chips oder Chips mit anderen integrierten Schaltungen sein.
  • Halbleiterchips 208 können Sourceelektroden 210 und Gateelektroden 212 aufweisen, die auf einer ersten Oberfläche 214 der Halbleiterchips 208 angeordnet sind. Bei einer Ausführungsform sind LF-Verbindungselemente 204 elektrisch an Sourceelektroden 210 und LF-Verbindungselemente 206 elektrisch an Gateelektroden 212 gekoppelt. Die erste Oberfläche 214 kann auch als eine Vorderseite der Halbleiterchips 208 bezeichnet werden. Bei einer Ausführungsform können elektrische Verbindungen zwischen LF-Verbindungselementen 204, 206 des Systemträgers 202 und der Sourceelektroden 210, Gateelektroden 212 der Halbleiterchips 208 beispielsweise durch Diffusionslöten hergestellt werden.
  • Ein Diffusionslötmaterial kann auf dem Systemträger 202 und/oder Sourceelektroden 210 und Gateelektroden 212 der Halbleiterchips 208 durch Sputtern oder andere angemessene physikalische oder chemische Abscheidungsverfahren abgeschieden werden. Das Lötmaterial kann eine Dicke in einem Bereich von etwa 500 nm und etwa 10 μm besitzen, beispielsweise zwischen etwa 1 μm und 3 μm. Während des Lötbetriebs diffundiert das Lötmaterial in die benachbarten Materialien auf der Systemträgeroberfläche 207, was an der Grenzfläche zwischen den LF-Verbindungselementen 204, 206 auf der Systemträgeroberfläche 207 und Sourceelektroden 210, Gateelektroden 212 der Halbleiterchips 208 zu einer intermetallischen Phase führt. Das Lötmaterial kann beispielsweise aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn oder Schichtstapeln mit oder ohne Diffusionsbarriere und/oder Haftschicht bestehen.
  • Außerdem können die elektrischen Verbindungen zwischen LF-Verbindungselementen 204, 206 des Systemträgers 202 und Sourceelektroden 210, Gateelektroden 212 der Halbleiterchips 208 beispielsweise durch einen Flip-Chip-Prozess hergestellt werden, bei dem das Lötmaterial auf den Halbleiterchips 208 und LF-Verbindungselementen 204, 206 auf der Systemträgeroberfläche 207 abgeschieden wird, bevor die Halbleiterchips 208 von dem Wafer entfernt und über der Systemträgeroberfläche 207 platziert werden.
  • Alternativ können die elektrischen Verbindungen zwischen LF-Verbindungselementen 204, 206 des Systemträgers 202 und Sourceelektroden 210, Gateelektroden 212 der Halbleiterchips 208 durch Verbindungstechniken wie etwa Weichlöten oder Lötpaste oder adhäsives Bonden mit Hilfe eines elektrisch leitenden adhäsiven Klebers hergestellt werden. Bei Verwendung einer Weichlöttechnik bleibt das Lötmaterial nach dem Löten an den Grenzflächen zwischen den Halbleiterchips 208 und der Systemträgeroberfläche 207. Wenn Lötpaste oder adhäsives Bonden verwendet wird, können elektrisch leitendes adhäsives Material wie etwa gefüllte oder ungefüllte Polyimide, Epoxidharze, Acrylatharze, Silikonharze oder Mischungen davon verwendet und mit Gold, Silber, Nickel, Kupfer oder/und CNT angereichert werden, um eine elektrische Leitfähigkeit herzustellen.
  • Die Halbleiterchips 208 können auch Drainelektroden 216 aufweisen, die auf einer zweiten Oberfläche 218 der Halbleiterchips 208 angeordnet sind. Die zweite Oberfläche 218 kann auch als eine Rückseite der Halbleiterchips 208 bezeichnet werden. Im Gegensatz zu Sourceelektroden 210 und Gateelektroden 212 jedoch, die auf der ersten Oberfläche 214 angeordnet sind, werden Drainelektroden 216 nicht verarbeitet und befinden sich ohne jegliche Metallisierung auf der zweiten Oberfläche 218 der Halbleiterchips 208.
  • Unter Bezugnahme auf 2C werden, nachdem Halbleiterchips 208 auf dem gestanzten oder geätzten Systemträger 202 platziert werden, Halbleiterchips 208 und der Systemträger 202 von einem Kapselungsmaterial gekapselt, beispielsweise einem Ausformmaterial 220, um ein Formteil auszubilden. Das Ausformmaterial 220 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Partikeln aus Glas (SiO2) besteht, oder ein anderes elektrisch isolierendes mineralisches Füllmaterial wie etwa Al2O3, AlN, Bornitrid oder/und organische Füllmaterialien. Die Dicke des Ausformmaterials 220 kann im Bereich von 200 μm bis 1500 μm liegen. Zusätzlich dazu, dass die zweite Oberfläche 218 von dem Ausformmaterial 120 bedeckt ist, können auf Seitenoberflächen der Halbleiterchips 208 von dem Ausformmaterial 220 bedeckt sein.
  • Unter Bezugnahme auf 2D werden nach dem Ausformen des Formteils 220 die Halbleiterchips 208 verdünnt oder geschliffen. Bei einer Ausführungsform werden die Halbleiterchips 208 auf eine Dicke 216 von unter etwa 150 μm, beispielsweise 100 μm, geschliffen. Während des Verdünnens oder Schleifens der Halbleiterchips 208 wird auch die Dicke 217 des Ausformmaterials 220 und des Systemträgers 202 derart reduziert, dass alle Grenzflächen von Systemträger 202, Ausformmaterial 220 und Halbleiterchips 208 im Wesentlichen koplanar sind oder sich etwa auf der gleichen Höhe befinden. Beispielsweise können das Ausformmaterial 220, der Systemträger 202 und die Halbleiterchips 208 auf eine Dicke von unter etwa 150 μm verdünnt oder geschliffen werden. Außerdem kann gleichzeitig mehr als ein Halbleiterchip 208 verdünnt werden.
  • Um die Halbleiterchips 208, das Ausformmaterial 220 und den Systemträger 202 zu verdünnen oder zu schleifen, können Schleifmaschinen verwendet werden, die Waferschleifmaschinen ähneln. Bei einer Ausführungsform kann Ätzen verwendet werden, um die Dicke der Halbleiterchips 208 zu reduzieren. Nach dem Schleifen kann ein Damage-Ätzprozess durchgeführt werden, um durch das Schleifen verursachte Übergangs- und Risszonen zu beseitigen. Alternativ kann ein chemisch-mechanischer Polierprozess ausgeführt werden. Nach dem Dünnen oder Schleifen ist die Deckoberfläche 222 des Ausformmaterials 220 im Wesentlichen koplanar mit der exponierten zweiten Oberfläche 218 der Halbleiterchips 208 und der exponierten Oberfläche 219 des Systemträgers 202.
  • Nachdem die Halbleiterchips 208, der Systemträger 202 und das Ausformmaterial 220 geschliffen oder verdünnt sind, kann an dem dünnen Halbleiterbauelement ein Finishing-Prozess durchgeführt werden. Unter Bezugnahme auf 2E kann bei einer Ausführungsform zuerst eine Barrierenschicht auf der hinteren Oberfläche 218 der Halbleiterchips 208, der Deckoberfläche 222 des Ausformmaterials 220 und der exponierten Oberfläche 219 des Systemträgers 202 (oder LF-Verbindungselementen 204, 206) abgeschieden werden. Die Barrierenschicht kann aus einem elektrisch leitenden Material wie etwa Titan oder Wolfram bestehen. Bei einem Beispiel kann die Dicke der Barrierenschicht zwischen etwa 50 μm und etwa 400 μm liegen. Dann kann eine Keimschicht auf die Barrierenschicht gesputtert werden. Die Keimschicht kann aus einem elektrisch leitenden Material wie etwa Kupfer bestehen. Bei einem Beispiel kann die Dicke der Keimschicht zwischen etwa 50 μm und etwa 400 μm betragen.
  • Nachdem die Barrieren- und/oder Keimschicht abgeschieden ist, wird eine andere Schicht aus elektrisch leitendem Material wie etwa Kupfer galvanisch abgeschieden. Ein Photolack kann zuerst über der Barrierenschicht und/oder Keimschicht aufgebracht werden. Der Photolack bedeckt die ganze Barrieren- und/oder Keimschicht mit Ausnahme der hinteren Oberfläche 218 der Halbleiterchips 208. Der Photolack erzielt eine gute Haftung an der leitenden Barrieren- und/oder Keimschicht und kann mit einer üblichen Nassätztechnik leicht entfernt werden. Der Photolack wird dann mit einer Lackmaske belichtet und entwickelt.
  • Ein elektrisches Material wie etwa Kupfer kann dann unter Verwendung des elektromechanischen Prozesses mit externem Strom hergestellt werden und wird über der Rückseite 218 der Halbleiterchips 208 abgeschieden. Die Schicht aus elektrisch leitendem Material kann über 20 μ m betragen. Nachdem das elektrisch leitende Material abgeschieden ist, werden danach Teile der elektrisch leitenden Materialschicht entfernt, um elektrische Kontaktelemente 238 auszubilden. Um Teile des elektrisch leitenden Materials zu entfernen, wird der Photolack abgelöst und die Barrieren- und/oder Keimschicht werden beispielsweise durch Nassätzen chemisch entfernt. Nachdem Teile des elektrisch leitenden Materials entfernt sind, liefern elektrische Kontaktelemente 238 einen elektrischen Kontakt von außerhalb des Ausformmaterials 220 zu Drainelektroden 216, der nicht verarbeitet ist und ohne Metallisierung und auf der zweiten Oberfläche 218 der Halbleiterchips 208 angeordnet ist.
  • Bei der obigen Ausführungsform können Teile der elektrisch leitenden Materialschicht durch Nassätzen entfernt werden. Jedoch können Teile der elektrisch leitenden Materialschicht unter Verwendung anderer Verfahren entfernt werden. Nachdem elektrische Kontaktelemente 238 ausgebildet sind, um einen elektrischen Kontakt zu Drainelektroden 216 der Halbleiterchips 208 bereitzustellen, kann ein stromloser Plattierungsprozess durchgeführt werden, um das elektrische Bonden von elektrischen Kontaktelementen 238 zu verbessern. Eine aus Ni, Pd, Au, NiAu usw. bestehende Beschichtung kann über elektrischen Kontaktelementen 238 aufgebracht werden, um eine bessere elektrische Leitfähigkeit bereitzustellen.
  • Nachdem der stromlose Plattierungsprozess abgeschlossen ist, werden Halbleiterpackages durch Vereinzelung ausgebildet. Bei einer Ausführungsform erfolgt die Vereinzelung durch Vereinzeln des Ausformmaterials 220 und des Systemträgers 202 entlang Linien 240. Die Vereinzelung entlang anderen Positionen oder durch andere Mittel kann jedoch verwendet werden.
  • In einem Beispiel 1 wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt, das Folgendes aufweist: Bereitstellen eines Systemträgers über einem Träger; Bereitstellen mindestens eines Halbleiterchips auf dem Systemträger; Kapseln des mindestens einen Halbleiterchips mit einem Kapselungsmaterial; Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials; Ausbilden mindestens einer Durchverbindung in dem Kapselungsmaterial; und Ausbilden mindestens eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung.
  • In einem Beispiel 2, das alle Merkmale des Beispiels 1 aufweist, wird die mindestens eine Durchverbindung in dem Kapselungsmaterial nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials ausgebildet.
  • In einem Beispiel 3, das alle Merkmale des Beispiels 2 aufweist, weist das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials auf unter etwa 150 μm auf.
  • In einem Beispiel 4, das alle Merkmale eines der Beispiele 1 bis 3 aufweist, weist der Träger mindestens ein Verbindungssystemträgerelement auf, das mit mindestens einer auf einer Frontseite des mindestens einen Halbleiterchips angeordneten Elektrode elektrisch verbunden wird.
  • In einem Beispiel 5, das alle Merkmale des Beispiels 4 aufweist, erstreckt sich die mindestens eine Durchverbindung von einer Deckoberfläche des Kapselungsmaterials zu einer Deckoberfläche des Systemträgers.
  • In einem Beispiel 6, das alle Merkmale des Beispiels 5 aufweist, ist die Deckoberfläche des Kapselungsmaterials mit einer Rückseite des mindestens einen Halbleiterchips nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials im Wesentlichen koplanar.
  • In einem Beispiel 7, das alle Merkmale eines der Beispiele 1 bis 6 aufweist, weist das Ausbilden mindestens eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung Folgendes auf: Ausbilden einer Barrierenschicht über der mindestens einen Durchverbindung und einer Rückseite des mindestens einen Halbleiterchips; Füllen der mindestens einen Durchverbindung mit einem leitenden Material; Ausbilden einer elektrisch leitenden Schicht über der Barrierenschicht; und Entfernen von Teilen der elektrisch leitenden Schicht, um das mindestens eine elektrische Kontaktelement auszubilden.
  • In Beispiel 8 wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt, aufweisend: Bereitstellen eines Systemträgers mit mindestens einem Verbindungselement; Bereitstellen mindestens eines Halbleiterchips auf dem Systemträger; Kapseln des mindestens einen Halbleiterchips und des Systemträgers mit einem Kapselungsmaterial; Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials; und Ausbilden eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip.
  • In einem Beispiel 9, das alle Merkmale des Beispiels 8 aufweist, weist das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials das Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials auf unter etwa 150 μm auf.
  • In einem Beispiel 10, das alle Merkmale eines der Beispiele 8 oder 9 aufweist, wird die Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials nach dem Kapseln des mindestens einen Halbleiterchips und des Systemträgers mit einem Kapselungsmaterial reduziert.
  • In einem Beispiel 11, das alle Merkmale eines der Beispiele 8 bis 10 aufweist, ist der Systemträger einer eines gestanzten oder geätzten Systemträgers.
  • In einem Beispiel 12, das alle Merkmale eines der Beispiele 8 bis 11 aufweist, weist der mindestens eine Halbleiterchip eine erste Oberfläche und eine zweite Oberfläche auf, wobei mindestens zwei Elektroden auf der ersten Oberfläche angeordnet sind und mindestens eine Elektrode auf der zweiten Oberfläche angeordnet ist.
  • In einem Beispiel 13, das alle Merkmale des Beispiels 12 aufweist, ist das mindestens eine Verbindungselement elektrisch mit den mindestens zwei Elektroden verbunden.
  • In einem Beispiel 14, das alle Merkmale eines der Beispiele 12 oder 13 aufweist, weist das Ausbilden eines elektrischen Kontaktelements über dem mindestens einen Halbleiterchip Folgendes auf: Ausbilden einer Barrierenschicht über der zweiten Oberfläche der Halbleiterchips und des Kapselungsmaterials; Ausbilden einer elektrisch leitenden Schicht über der Barrierenschicht; und Entfernen von Teilen der elektrisch leitenden Schicht, um das mindestens eine elektrische Kontaktelement über der mindestens einen Elektrode auszubilden.
  • In einem Beispiel 15, das alle Merkmale eines der Beispiele 12 bis 14 aufweist, ist eine Deckoberfläche des Kapselungsmaterials nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips und des Kapselungsmaterials mit der zweiten Oberfläche des mindestens einen Halbleiterchips im Wesentlichen koplanar.
  • In einem Beispiel 16 wird ein Halbleiterbauelement bereitgestellt, aufweisend: einen auf einem Träger angeordneten Systemträger, wobei der Systemträger mindestens ein Verbindungselement aufweist; mindestens einen auf dem Systemträger angeordneten Halbleiterchip; ein über dem mindestens einen Halbleiterchip und dem Träger angeordnetes Kapselungsmaterial; mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung; und mindestens ein über dem mindestens einen Halbleiterchip und der mindestens einen Durchverbindung angeordnetes elektrisches Kontaktelement.
  • In einem Beispiel 17, das alle Merkmale des Beispiels 16 aufweist, ist die mindestens eine Durchverbindung zwischen einer Deckoberfläche des Systemträgers und einer Deckoberfläche des Kapselungsmaterials ausgebildet.
  • In einem Beispiel 18, das alle Merkmale eines der Beispiele 16 oder 17 aufweist, sind der mindestens eine Halbleiterchip und das Kapselungsmaterial auf eine Dicke von unter etwa 150 μm reduziert.
  • In einem Beispiel 19 wird ein Halbleiterbauelement bereitgestellt, aufweisend: einen Systemträger, der mindestens ein Verbindungselement aufweist, wobei der Systemträger auf einem Träger fixiert ist; mindestens einen über dem Systemträger angeordneten Halbleiterchip; ein über dem mindestens einen Halbleiterchip und dem Systemträger angeordnetes Kapselungsmaterial; und ein über dem mindestens einen Halbleiterchip angeordnetes elektrisches Kontaktelement.
  • In einem Beispiel 20, das alle Merkmale des Beispiels 19 aufweist, sind der mindestens eine Halbleiterchip und das Kapselungsmaterial auf eine Dicke von unter etwa 150 μm reduziert.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims (7)

  1. Verfahren zum Ausbilden eines Halbleiterbauelements, das Folgendes aufweist: • Bereitstellen eines Systemträgers (202) über einem Träger (200), wobei der Systemträger (202) ein Lead Frame mit mehreren Lead Frame-Verbindungselementen ist; • Bereitstellen mindestens eines Halbleiterchips (208) auf dem Systemträger (202), wobei der Halbleiterchip (208) ein Leistungstransistor ist, der eine erste Elektrode und eine zweite Elektrode aufweist, wobei die erste Elektrode elektrisch an ein erstes Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird, wobei die zweite Elektrode elektrisch an ein zweites Lead Frame-Verbindungselement der mehreren Lead Frame-Verbindungselemente gekoppelt wird; • Kapseln des mindestens einen Halbleiterchips (208) mit einem Kapselungsmaterial (220); • Reduzieren der Dicke des mindestens einen gekapselten Halbleiterchips (208) und des Kapselungsmaterials (220), so dass dadurch eine Oberfläche (219) des ersten Lead Frame-Verbindungselements und eine Oberfläche (219) des zweiten Lead Frame-Verbindungselements exponiert werden und die Oberflächen koplanar mit dem Kapselungsmaterial (220) reduzierter Dicke sind, so dass dadurch Durchverbindungen in dem Kapselungsmaterial (220) gebildet werden; und • Ausbilden mindestens eines elektrischen Kontaktelements (238) über dem mindestens einen Halbleiterchip (208) und der mindestens einen Durchverbindung.
  2. Verfahren gemäß Anspruch 1, wobei das Reduzieren der Dicke des mindestens einen Halbleiterchips (208) und des Kapselungsmaterials (220) das Reduzieren der Dicke des mindestens einen Halbleiterchips (208) und des Kapselungsmaterials (220) auf unter etwa 150 μm aufweist.
  3. Verfahren gemäß einem der Ansprüche 1 oder 2, wobei der Träger (200) mindestens ein Verbindungssystemträgerelement (204, 206) aufweist, das mit mindestens einer auf einer Frontseite des mindestens einen Halbleiterchips (208) angeordneten Elektrode elektrisch verbunden wird.
  4. Verfahren gemäß Anspruch 3, wobei sich die mindestens eine Durchverbindung von einer Deckoberfläche des Kapselungsmaterials (220) zu einer Deckoberfläche des Systemträgers (202) erstreckt.
  5. Verfahren gemäß Anspruch 4, wobei die Deckoberfläche des Kapselungsmaterials (220) mit einer Rückseite des mindestens einen Halbleiterchips (208) nach dem Reduzieren der Dicke des mindestens einen Halbleiterchips (208) und des Kapselungsmaterials (220) koplanar ist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei das Ausbilden mindestens eines elektrischen Kontaktelements (238) über dem mindestens einen Halbleiterchip (208) und der mindestens einen Durchverbindung Folgendes aufweist: • Ausbilden einer Barrierenschicht über der mindestens einen Durchverbindung und einer Rückseite des mindestens einen Halbleiterchips (208); • Füllen der mindestens einen Durchverbindung mit einem leitenden Material; • Ausbilden einer elektrisch leitenden Schicht über der Barrierenschicht; und • Entfernen von Teilen der elektrisch leitenden Schicht, um das mindestens eine elektrische Kontaktelement (238) auszubilden.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, • wobei das erste Lead Frame-Verbindungselement ein Sourceverbindungselement ist; • wobei das zweite Lead Frame-Verbindungselement ein Gateverbindungselement ist; • wobei die erste Elektrode eine Sourceelektrode ist; und • wobei die zweite Elektrode eine Gateelektrode ist.
DE102011123040.1A 2010-06-01 2011-04-04 Verfahren zum Ausbilden eines dünnen Halbleiterbauelements Expired - Fee Related DE102011123040B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/790,998 US8723299B2 (en) 2010-06-01 2010-06-01 Method and system for forming a thin semiconductor device
US12/790,998 2010-06-01

Publications (1)

Publication Number Publication Date
DE102011123040B3 true DE102011123040B3 (de) 2017-03-09

Family

ID=44924813

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102011123040.1A Expired - Fee Related DE102011123040B3 (de) 2010-06-01 2011-04-04 Verfahren zum Ausbilden eines dünnen Halbleiterbauelements
DE102011001770A Ceased DE102011001770A1 (de) 2010-06-01 2011-04-04 Verfahren und System zum Ausbilden eines dünnen Halbleiterbauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102011001770A Ceased DE102011001770A1 (de) 2010-06-01 2011-04-04 Verfahren und System zum Ausbilden eines dünnen Halbleiterbauelements

Country Status (2)

Country Link
US (2) US8723299B2 (de)
DE (2) DE102011123040B3 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
DE102011057169A1 (de) * 2011-12-29 2013-07-04 Maxim Integrated Products, Inc. Mikroelektromechanisches System
US8815651B2 (en) * 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
US8980687B2 (en) * 2012-02-08 2015-03-17 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US8877555B2 (en) * 2012-11-16 2014-11-04 Alpha & Omega Semiconductor, Inc. Flip-chip semiconductor chip packing method
US9395404B2 (en) * 2012-12-14 2016-07-19 Infineon Technologies Ag Method for testing semiconductor chips or semiconductor chip modules
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
DE102016106137B4 (de) * 2016-04-04 2023-12-28 Infineon Technologies Ag Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404063B2 (en) * 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
DE19707503B4 (de) * 1997-02-25 2007-01-04 Infineon Technologies Ag Drucksensor-Bauelement und Verfahren zur Herstellung
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
US6600651B1 (en) * 2001-06-05 2003-07-29 Macronix International Co., Ltd. Package with high heat dissipation
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003209179A (ja) 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
US7579681B2 (en) 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US7582901B2 (en) 2004-03-26 2009-09-01 Hitachi, Ltd. Semiconductor device comprising metal insulator metal (MIM) capacitor
US7301217B2 (en) 2004-04-23 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor design
US20060216868A1 (en) * 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
DE102005056906B4 (de) 2005-11-29 2010-01-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7867878B2 (en) 2007-09-21 2011-01-11 Infineon Technologies Ag Stacked semiconductor chips
US7858440B2 (en) 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US8507320B2 (en) 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US7911070B2 (en) * 2008-09-25 2011-03-22 Stats Chippac Ltd. Integrated circuit packaging system having planar interconnect
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure

Also Published As

Publication number Publication date
US20140220742A1 (en) 2014-08-07
US8723299B2 (en) 2014-05-13
US20110291252A1 (en) 2011-12-01
US8993381B2 (en) 2015-03-31
DE102011001770A1 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
DE102011123040B3 (de) Verfahren zum Ausbilden eines dünnen Halbleiterbauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
US8916421B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
DE102009015722B4 (de) Halbleitermodul
DE102010000269B4 (de) Halbleiter-Package-on-Package-Stapel
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013106577A1 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102008023127A1 (de) Halbleiterbauelement
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE102013102893B4 (de) Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R129 Divisional application from

Ref document number: 102011001770

Country of ref document: DE

R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee