JP2015072946A - リードフレームおよびその製造方法、ならびに半導体装置の製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2015072946A
JP2015072946A JP2013206649A JP2013206649A JP2015072946A JP 2015072946 A JP2015072946 A JP 2015072946A JP 2013206649 A JP2013206649 A JP 2013206649A JP 2013206649 A JP2013206649 A JP 2013206649A JP 2015072946 A JP2015072946 A JP 2015072946A
Authority
JP
Japan
Prior art keywords
lead
width direction
portions
flat
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013206649A
Other languages
English (en)
Other versions
JP6319644B2 (ja
Inventor
田 幸 治 冨
Koji Tomita
田 幸 治 冨
崎 聡 柴
Satoshi Shibazaki
崎 聡 柴
崎 雅 樹 矢
Masaki Yazaki
崎 雅 樹 矢
田 昌 博 永
Masahiro Nagata
田 昌 博 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013206649A priority Critical patent/JP6319644B2/ja
Publication of JP2015072946A publication Critical patent/JP2015072946A/ja
Application granted granted Critical
Publication of JP6319644B2 publication Critical patent/JP6319644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】ソーイング加工時に、リード部に金属バリが発生することを防止するとともに、リード部やコネクティングバーに変形が生じることを防止することが可能なリードフレームを提供する。【解決手段】リードフレーム１０の隣接するリードフレーム要素１４間において、対応する一対の長リード部１６Ａおよび一対の短リード部がそれぞれコネクティングバー１７を介して連結されている。コネクティングバー１７は、一対の長リード部１６Ａ間に位置する複数の長リード連結部１８Ａと、一対の短リード部間に位置する複数の短リード連結部とを有している。長リード連結部１８Ａは、その表面及び裏面の少なくとも一方の面にハーフエッチング凹部５１を有し、表面及び裏面の両方に平坦部５２、５４を有する。【選択図】図２

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置の製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加することにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなる課題があった。また、パッケージが大きくなることにより、内部端子と半導体チップとの間の距離が長くなり、金製のボンディングワイヤの使用量が増加し、パッケージの製造コストが増加するという問題がある。また、ボンディングワイヤが長くなることにより、パッケージ組立ての際に不具合が発生するおそれもある。
これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したＤＲ−ＱＦＮ（Dual Row QFN）とよばれるパッケージの開発が進められている（特許文献１〜３）。
特許３７３２９８７号公報 特開２００１−１８９４０２号公報 特開２００６−１９７６７号公報
このようなＤＲ−ＱＦＮパッケージにおいては、相対的に長いリード部と相対的に短いリード部とが交互に配置されており、各リード部に設けられた外部端子が裏面から見て千鳥状に配列されている。ＤＲ−ＱＦＮパッケージを製造する場合、外部端子の変形を防止するとともにパッケージの組み立てを容易にするため、各パッケージを個々のモールドで樹脂封止することが行われている（個別モールド方式）。
一方、ＤＲ−ＱＦＮパッケージの製造効率を高めるために、複数のパッケージを一括して樹脂封止し、その後パッケージ毎に封止樹脂を切断（ソーイング加工）して、パッケージを製造することが検討されている（ＭＡＰ方式）。ＤＲ−ＱＦＮパッケージの外部端子は上述したように千鳥状に配列されており、このうち内側の端子は、相対的に長いリード部で保持されてコネクティングバー（グリッドリード）に連結されている。そして当該リード部にハーフエッチング加工された部分を設けることにより、リード部を切断した後、切断部の周囲に金属バリが発生することを防止している。
しかしながら、ＤＲ−ＱＦＮパッケージにおいては、パッケージサイズが例えば７ｍｍ〜１４ｍｍ角と大きく、ハーフエッチング加工されたリード部の数も多いため、従来のＱＦＮパッケージに比べてコネクティングバーへの応力が大きくなり、変形を誘発しやすいという問題がある。このため、とりわけＭＡＰ方式でＤＲ−ＱＦＮパッケージを製造する場合、リード部やコネクティングバーに変形が発生しやすいことが課題となっている。
本発明はこのような点を考慮してなされたものであり、ソーイング加工時に、リード部に金属バリが発生することを防止するとともに、リード部やコネクティングバーに変形が生じることを防止することが可能な、リードフレームおよびその製造方法、ならびに半導体装置の製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレームにおいて、それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有することを特徴とするリードフレームである。
本発明は、前記長リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレームである。
本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を形成する工程と、前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有することを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂により封止する工程と、前記コネクティングバーに沿って、前記封止樹脂および前記リードフレームを前記リードフレーム要素毎に切断する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、ソーイング加工時に、リード部に金属バリが発生することを防止するとともに、リード部やコネクティングバーに変形が生じることを防止することができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面（表面）図。 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。 図３は、本発明の一実施の形態によるリードフレームを示す底面（裏面）図。 図４（ａ）は、長リード部の長手方向に沿う断面図（図１のIVA−IVA線断面図）、図４（ｂ）は、短リード部の長手方向に沿う断面図（図１のIVB−IVB線断面図）。 図５は、半導体装置を示す平面（表面）図。 図６は、半導体装置を示す断面図（図５のＶ−Ｖ線断面図）。 図７（ａ）−（ｇ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図８（ａ）−（ｆ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。 図９（ａ）は、本発明の一変形例（変形例１）による長リード部の長手方向に沿う断面図、図９（ｂ）は、短リード部の長手方向に沿う断面図。 図１０（ａ）は、本発明の一変形例（変形例２）による長リード部の長手方向に沿う断面図、図１０（ｂ）は、短リード部の長手方向に沿う断面図。 図１１（ａ）は、本発明の一変形例（変形例３）による長リード部の長手方向に沿う断面図、図１１（ｂ）は、短リード部の長手方向に沿う断面図。 図１２（ａ）は、本発明の一変形例（変形例４）による長リード部の長手方向に沿う断面図、図１２（ｂ）は、短リード部の長手方向に沿う断面図。 図１３（ａ）は、本発明の一変形例（変形例５）による長リード部の長手方向に沿う断面図、図１３（ｂ）は、短リード部の長手方向に沿う断面図。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。
リードフレームの構成
まず、図１乃至図４により、本実施の形態によるリードフレームの概略について説明する。図１乃至図４は、本実施の形態によるリードフレームを示す図である。
図１乃至図４に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、縦横にマトリックス状に配置された複数のリードフレーム要素１４を備えている。
各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。このリードフレーム要素１４は、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを含んでいる。なお、図１および図３において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。
各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面略矩形形状を有している。また、各長リード部１６Ａおよび各短リード部１６Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。
また図１および図３に示すように、各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれＸ方向又はＹ方向のいずれかに沿って延びており、各長リード部１６Ａは、各短リード部１６Ｂよりも長く構成されている。また各長リード部１６Ａと各短リード部１６Ｂとは、ダイパッド１５の周囲に沿って交互に配置されている。なお、各長リード部１６Ａおよび各短リード部１６Ｂの内部端子部１６ａには、それぞれボンディングワイヤ２２との密着性を向上させるためのめっき部２５が設けられている。
各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれ相対的に広い幅を有するとともにボンディングワイヤ２２に接続される内部端子部１６ａと、相対的に狭い幅を有する連結部１６ｂとを有している。また、各内部端子部１６ａの裏面側には、図示しない外部の配線基板に接続される外部端子部１６ｃが設けられている（図２参照）。この場合、表面側において内部端子部１６ａは千鳥状に配列されており（図１参照）、裏面側において外部端子部１６ｃは千鳥状に配列されている（図３参照）。
なお、本実施の形態において、少なくともダイパッド１５の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１５の中央部分の厚みは、半導体装置２０の構成にもよるが、０．１０ｍｍ〜０．３０ｍｍとすることができる。
一方、リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、その表面と裏面とで互いに同一であっても良く、互いに異なっていても良い。後者の場合、各コネクティングバー１７の表面側の幅を例えば０．１５ｍｍ〜０．２０ｍｍとし、裏面側の幅を例えば０．０３ｍｍ〜０．１０ｍｍとすることができる。
また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の角部から延びる４本の吊りリード４３と、各吊りリード４３に連結された連結リード４４とを介して、コネクティングバー１７に連結されている。
さらに、隣接するリードフレーム要素１４間において、対応する一対の長リード部１６Ａがコネクティングバー１７を介して連結され、対応する一対の短リード部１６Ｂがコネクティングバー１７を介して連結されている。各コネクティングバー１７は、当該コネクティングバー１７に連結された長リード部１６Ａおよび短リード部１６Ｂの長手方向に対して直交して延びている。例えば、Ｙ方向に延びるコネクティングバー１７には、Ｘ方向に延びる複数の長リード部１６Ａおよび複数の短リード部１６Ｂが連結されている。ここで、対応する一対の長リード部１６Ａ（短リード部１６Ｂ）とは、コネクティングバー１７を介して長リード部１６Ａ（短リード部１６Ｂ）の長手方向に隣接する、一対の長リード部１６Ａ（短リード部１６Ｂ）をいう。例えば、図２において、対応する一対の長リード部１６Ａとは、コネクティングバー１７を介してＸ方向に隣接する一対の長リード部１６Ａをいう。
本実施の形態において、図２および図３に示すように、各コネクティングバー１７は、複数の長リード連結部１８Ａと、複数の短リード連結部１８Ｂと、複数の補強部１９とを有している。
このうち各長リード連結部１８Ａは、隣接するリードフレーム要素１４同士の間であって、対応する一対の長リード部１６Ａの間に位置している。例えば図４（ａ）に示すように、長リード連結部１８Ａは、左右（Ｘ方向）に配置された一対の長リード部１６Ａ間に配置されている。
また各短リード連結部１８Ｂは、隣接するリードフレーム要素１４同士の間であって、対応する一対の短リード部１６Ｂの間に位置している。例えば図４（ｂ）に示すように、短リード連結部１８Ｂは、左右（Ｘ方向）に配置された一対の短リード部１６Ｂ間に配置されている。
さらに、図１および図３に示すように、各補強部１９は、互いに隣接する長リード連結部１８Ａと短リード連結部１８Ｂとの間に位置している。すなわち長リード連結部１８Ａと補強部１９と短リード連結部１８Ｂとは、コネクティングバー１７の長手方向に沿って、長リード連結部１８Ａ、補強部１９、短リード連結部１８Ｂ、補強部１９、長リード連結部１８Ａ・・・という順に配置されている。
本実施の形態において、長リード連結部１８Ａは、その表面及び裏面の両方に、ハーフエッチングが施されたハーフエッチング凹部５１、５３を有し、かつその表面及び裏面の両方に、ハーフエッチングが施されない平坦部５２、５４を有している。
すなわち、図４（ａ）に示すように、長リード連結部１８Ａの表面において、幅方向（Ｘ方向）中央部にハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。
また、図４（ａ）に示すように、長リード連結部１８Ａの裏面において、幅方向中央部に平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。なお、各ハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までそれぞれＸ方向に連続して延びている。
一方、図４（ｂ）に示すように、短リード連結部１８Ｂの表面において、幅方向（Ｘ方向）中央部にハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。なお、短リード連結部１８Ｂの裏面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５４が形成されている。
なお、ハーフエッチング凹部５１、５３は、長リード連結部１８Ａの表面及び裏面のうち少なくとも一方の面に設けられていれば良い。
ところで、上述したハーフエッチング凹部５１は、各コネクティングバー１７の表面側の幅方向中央部に形成されている。このハーフエッチング凹部５１は、コネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている（図１参照）。
このように、長リード連結部１８Ａの表面および短リード連結部１８Ｂの表面において、幅方向中央部にハーフエッチング凹部５１が形成され、長リード連結部１８Ａの裏面において、幅方向両端部にハーフエッチング凹部５３が形成されている。これにより、封止樹脂部２４およびリードフレーム１０を切断する際（ソーイング加工、図８（ｅ）参照）、切断作業を容易にするとともに、金属バリの発生を抑えることができる。
さらに、長リード連結部１８Ａの表面および短リード連結部１８Ｂの表面において、幅方向両端部にそれぞれ平坦部５２が形成され、長リード連結部１８Ａの裏面および短リード連結部１８Ｂの裏面において、幅方向中央部に平坦部５４が形成されている。これにより、ソーイング加工時に、表面の平坦部５２側からコネクティングバー１７に応力が加わった際、裏面の平坦部５４がバックテープ３６（図８（ｅ）参照）に密着する。このため、上記応力によって長リード部１６Ａ、短リード部１６Ｂおよびコネクティングバー１７に変形が生じることを防止することができる。
長リード連結部１８Ａの表面および短リード連結部１８Ｂの全体厚みｔ（図４（ａ）（ｂ））は上述したダイパッド１５の中央部分の厚みと同様であり、例えば０．１０ｍｍ〜０．３０ｍｍとすることができる。前記厚みを０．１０ｍｍ以上としたことにより、ハーフエッチングを施した後にリードフレーム１０の厚みが薄くなりすぎて取り扱いが困難になる不具合や、ハーフエッチング部が狭すぎて封止樹脂が充填されなくなる不具合を防止することができる。また、前記厚みを０．３０ｍｍ以下としたことにより、長リード部１６Ａと短リード部１６Ｂとの間隔を狭め、外部端子部１６ｃを高密度で配置することが可能となる。
なお、図１および図３に示す図において、ハーフエッチング加工が施された箇所（ハーフエッチング凹部５１、５３等）を斜線で示している。なお、ハーフエッチングとは、被エッチング材料である金属板をその厚み方向に途中までエッチングすることをいう。
このようなリードフレーム１０は、１枚の金属基板をエッチング加工することにより形成されたものである。リードフレーム１０の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。
半導体装置の構成
次に、図５および図６により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図５および図６は、本実施の形態によるリードフレーム１０を用いて作製された半導体装置を示す図である。
図５および図６に示す半導体装置２０（ＤＲ−ＱＦＮ（Dual Row QFN）パッケージ）は、ダイパッド１５と、長リード部１６Ａおよび短リード部１６Ｂと、ダイパッド１５上に載置された半導体素子２１と、長リード部１６Ａおよび短リード部１６Ｂと半導体素子２１の端子部２１ａとを電気的に接続するボンディングワイヤ（接続部）２２とを備えている。
また、ダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２４によって封止されている。
ダイパッド１５、長リード部１６Ａおよび短リード部１６Ｂは、上述したリードフレーム１０（図１乃至図４）に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。
半導体素子２１としては、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。
また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の各端子部２１ａに接続されるとともに、その他端が各長リード部１６Ａおよび各短リード部１６Ｂに接続されている。
封止樹脂部２４としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。なお、図５において、便宜上、封止樹脂部２４は透明なものとして示しているが、黒色等の不透明な樹脂からなっていても良い。
リードフレームの製造方法
次に、図１乃至図４に示すリードフレーム１０の製造方法について、図７（ａ）−（ｇ）を用いて説明する。図７（ａ）−（ｇ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図２に対応する図である。
まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。また金属基板３１の厚みは、例えば０．１０ｍｍ〜０．３０ｍｍとしても良い。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。
具体的には、金属基板３１の表面側および裏面側において、貫通エッチングを行う部分に加え、ハーフエッチング凹部５１、５３等のハーフエッチング加工を行う部分（図１および図３の斜線部分）に対応する箇所に開口部３３ｂが形成される。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。
これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを含む、複数のリードフレーム要素１４が形成される。
またこのとき、隣接するリードフレーム要素１４同士の間に、長リード連結部１８Ａと、短リード連結部１８Ｂと、補強部１９とを有するコネクティングバー１７が形成される。さらに、長リード部１６Ａおよび短リード部１６Ｂの表面にそれぞれハーフエッチング凹部５１が形成され、長リード部１６Ａの裏面にハーフエッチング凹部５３が形成される。
次いで、エッチング用レジスト層３２、３３を剥離して除去する（図７（ｅ））。
次に、ボンディングワイヤ２２との密着性を向上させるため、長リード部１６Ａおよび短リード部１６Ｂの内部端子部１６ａにそれぞれメッキ処理を施し、めっき部２５を形成する（図７（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。また、めっき部２５は、内部端子１５のうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム１０の全面に施してもよい。このようにして、図１乃至図４に示すリードフレーム１０が得られる。
次いで、リードフレーム１０をバックテープ３７上に載置して固定する（図７（ｇ））。
半導体装置の製造方法
次に、図５および図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）により説明する。図８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、上述した工程により（図７（ａ）−（ｇ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを備えたリードフレーム１０を作製する（図８（ａ））。このときリードフレーム１０はバックテープ３７上に載置されている。
次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。
次いで、半導体素子２１の端子部２１ａと、リードフレーム１０の各長リード部１６Ａおよび各短リード部１６Ｂとを、それぞれボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。
その後、封止樹脂部２４によりダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２を封止する（図８（ｄ））。
続いて、バックテープ３７を剥離し、リードフレーム１０の裏面に新たなバックテープ３６を貼着する。
次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図８（ｅ））。
このとき、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。なお、切断をスムーズに行うため、ブレード３８の幅はコネクティングバー１７の幅と同一又はそれより太くすることが好ましい。
このようにして、図５および図６に示す半導体装置２０を得ることができる（図８（ｆ））。
本実施の形態の作用効果
本実施の形態によれば、コネクティングバー１７のうち応力変形が生じやすい箇所である長リード連結部１８Ａは、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部５１、５３を有し、かつその表面及び裏面の両方に、ハーフエッチングが施されない平坦部５２、５４を有している。
これにより、ソーイング加工時に（図８（ｅ）参照）、コネクティングバー１７の表面の平坦部５２側から応力が加わった際、表面の平坦部５２および裏面の平坦部５４によってこの応力を受け止めることができる。このように応力変形が生じやすい長リード連結部１８Ａの強度を高めたことにより、コネクティングバー１７の全体の強度が高められ、ソーイング加工時に長リード部１６Ａ、短リード部１６Ｂおよびコネクティングバー１７がＸ方向、Ｙ方向、Ｚ方向のいずれにも変形しにくくなっている。
また、長リード連結部１８Ａの表面および短リード連結部１８Ｂの表面にそれぞれハーフエッチング凹部５１を設け、かつ長リード連結部１８Ａの裏面にハーフエッチング凹部５３を設けたことにより、長リード連結部１８Ａおよび短リード連結部１８Ｂ周囲の金属の量を減らすことができ、ソーイング加工時（図８（ｅ））のストレスを減少させて切断性を向上させるとともに、ソーイング加工時に長リード部１６Ａおよび短リード部１６Ｂの周囲に生じるバリの量を抑えることができる。これにより、半導体装置２０において、互いに隣接する長リード部１６Ａと短リード部１６Ｂとがバリによって短絡する不具合を防止することができる。
とりわけ、多ピン化により半導体装置２０のパッケージサイズを大型化した場合（例えば７ｍｍ〜１４ｍｍ角とした場合）に、上述したコネクティングバー１７の変形防止や、長リード部１６Ａおよび短リード部１６Ｂの短絡防止という効果を顕著に得ることができる。
このように本実施の形態によれば、ソーイング加工時におけるバリの発生を抑えつつ、長リード部１６Ａ、短リード部１６Ｂおよびコネクティングバー１７の変形を防止することが可能となる。
変形例
次に、図９乃至図１３により、本実施の形態によるリードフレームの変形例について説明する。図９乃至図１３に示す各種変形例は、長リード部１６Ａおよび短リード部１６Ｂの構成が異なるものであり、他の構成は上述した実施の形態と略同一である。図９乃至図１３において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
変形例１
図９（ａ）（ｂ）は、本実施の形態の一変形例（変形例１）によるリードフレーム１０Ａを示している。図９（ａ）は、リードフレーム１０Ａの長リード部１６Ａを示す、長手方向に沿う垂直断面図（図４（ａ）に対応する図）であり、図９（ｂ）は、リードフレーム１０Ａの短リード部１６Ｂを示す、長手方向に沿う垂直断面図（図４（ｂ）に対応する図）である。
図９（ａ）に示すように、長リード連結部１８Ａの裏面において、幅方向中央部に平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。各ハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までそれぞれＸ方向に連続して延びている。なお、長リード連結部１８Ａの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
図９（ｂ）に示すように、短リード連結部１８Ｂの裏面において、幅方向中央部に平坦部５４が形成され、当該平坦部５４の両側にそれぞれハーフエッチング凹部５３が形成され、幅方向両端部にそれぞれ平坦部５４が形成されている。なお、短リード連結部１８Ｂの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
この場合、ハーフエッチング凹部５３は、各コネクティングバー１７の裏面側に２本平行に形成される。この２本のハーフエッチング凹部５３は、それぞれコネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている。このように、コネクティングバー１７の裏面に２本のハーフエッチング凹部５３が形成されているので、コネクティングバー１７の金属の量を大幅に減らし、ソーイング加工時のストレスをより大きく減少させて切断性を向上させることができる。
また、コネクティングバー１７の補強部１９は、長手方向に垂直な断面が台形形状であり、この台形形状は、裏面の幅より表面の幅の方が広い形状となっている。これにより、コネクティングバー１７の垂直断面の面積を小さくし、ソーイング加工（ダイシング加工とも言う）時に生じる金属バリの量を抑えることができる。このほか、図１乃至図８に示す実施の形態と略同様の効果を得ることができる。
変形例２
図１０（ａ）（ｂ）は、本実施の形態の一変形例（変形例２）によるリードフレーム１０Ｂを示している。図１０（ａ）は、リードフレーム１０Ｂの長リード部１６Ａを示す、長手方向に沿う垂直断面図（図４（ａ）に対応する図）であり、図１０（ｂ）は、リードフレーム１０Ｂの短リード部１６Ｂを示す、長手方向に沿う垂直断面図（図４（ｂ）に対応する図）である。
図１０（ａ）に示すように、長リード部１６Ａの裏面において、幅方向中央部にハーフエッチング凹部５３が形成され、当該ハーフエッチング凹部５３の両側にそれぞれ平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。この場合、幅方向両端部に位置するハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までＸ方向にそれぞれ連続して延びている。なお、長リード連結部１８Ａの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
図１０（ｂ）に示すように、短リード連結部１８Ｂの裏面において、幅方向中央部にハーフエッチング凹部５３が形成され、幅方向両端部にそれぞれ平坦部５４が形成されている。なお、短リード連結部１８Ｂの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
この場合、ハーフエッチング凹部５３は、各コネクティングバー１７の裏面側の幅方向中央部に形成されている。このハーフエッチング凹部５３は、コネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている。
図１０（ａ）（ｂ）において、図１乃至図８に示す実施の形態と同様の効果が得られる。
変形例３
図１１（ａ）（ｂ）は、本実施の形態の一変形例（変形例３）によるリードフレーム１０Ｃを示している。図１１（ａ）は、リードフレーム１０Ｃの長リード部１６Ａを示す、長手方向に沿う垂直断面図（図４（ａ）に対応する図）であり、図１１（ｂ）は、リードフレーム１０Ｃの短リード部１６Ｂを示す、長手方向に沿う垂直断面図（図４（ｂ）に対応する図）である。
図１１（ａ）に示すように、長リード連結部１８Ａの裏面において、幅方向中央部に平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。この場合、各ハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までＸ方向にそれぞれ連続して延びている。なお、長リード連結部１８Ａの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
図１１（ｂ）に示すように、短リード連結部１８Ｂの裏面において、幅方向中央部にハーフエッチング凹部５３が形成され、幅方向両端部にそれぞれ平坦部５４が形成されている。なお、短リード連結部１８Ｂの表面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５２が形成されている。
この場合、各長リード連結部１８Ａの裏面の平坦部５４は、コネクティングバー１７の長手方向に沿ってドット状に一定間隔で配置されている。また、コネクティングバー１７の補強部１９は、その裏面がハーフエッチングにより薄肉化されている。
これにより、コネクティングバー１７のうち応力変形が生じやすい箇所である長リード連結部１８Ａの強度を高めているので、ソーイング加工時（図８（ｅ））にコネクティングバー１７に変形が生じることを防止することができる。また、補強部１９を薄肉化することにより、コネクティングバー１７の金属の量を減らし、ソーイング加工時のストレスを減少させて切断性を向上させることができる。また封止樹脂部２４により樹脂封止を行う際に（図８（ｄ））、樹脂充填の安定性を高めることができるという効果が得られる。すなわち、コネクティングバー１７とバックテープ３７との密着性を保ちつつ、コネクティングバー１７の底面側から封止樹脂部２４を円滑に流れ込ませることができる。このほか、図１乃至図８に示す実施の形態と略同様の効果を得ることができる。
変形例４
図１２（ａ）（ｂ）は、本実施の形態の一変形例（変形例４）によるリードフレーム１０Ｄを示している。図１２（ａ）は、リードフレーム１０Ｄの長リード部１６Ａを示す、長手方向に沿う垂直断面図（図４（ａ）に対応する図）であり、図１２（ｂ）は、リードフレーム１０Ｄの短リード部１６Ｂを示す、長手方向に沿う垂直断面図（図４（ｂ）に対応する図）である。
図１２（ａ）に示すように、長リード連結部１８Ａの表面において、幅方向中央部に平坦部５２が形成され、当該平坦部５２の両側にそれぞれハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。また、長リード連結部１８Ａの裏面において、幅方向中央部にハーフエッチング凹部５３が形成され、当該ハーフエッチング凹部５３の両側にそれぞれ平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。この場合、幅方向両端部に位置するハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までＸ方向にそれぞれ連続して延びている。
図１２（ｂ）に示すように、短リード連結部１８Ｂの表面において、幅方向中央部に平坦部５２が形成され、当該平坦部５２の両側にそれぞれハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。また、短リード連結部１８Ｂの裏面において、幅方向中央部にハーフエッチング凹部５３が形成され、幅方向両端部にそれぞれ平坦部５４が形成されている。
この場合、ハーフエッチング凹部５１は、各コネクティングバー１７の表面側に２本平行に形成される。この２本のハーフエッチング凹部５１は、それぞれコネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている。
さらに、ハーフエッチング凹部５３は、各コネクティングバー１７の裏面側の幅方向中央部に形成されている。このハーフエッチング凹部５３は、コネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている。
この場合、コネクティングバー１７には、その表面に２本のハーフエッチング凹部５１が形成され、その裏面に１本のハーフエッチング凹部５３が形成されているので、コネクティングバー１７の金属の量を減らし、ソーイング加工時のストレスを減少させて切断性を向上させることができる。このほか、図１乃至図８に示す実施の形態と略同様の効果を得ることができる。
変形例５
図１３（ａ）（ｂ）は、本実施の形態の一変形例（変形例５）によるリードフレーム１０Ｅを示している。図１３（ａ）は、リードフレーム１０Ｅの長リード部１６Ａを示す、長手方向に沿う垂直断面図（図４（ａ）に対応する図）であり、図１３（ｂ）は、リードフレーム１０Ｅの短リード部１６Ｂを示す、長手方向に沿う垂直断面図（図４（ｂ）に対応する図）である。
図１３（ａ）に示すように、長リード連結部１８Ａの表面において、幅方向中央部に平坦部５２が形成され、当該平坦部５２の両側にそれぞれハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。また、長リード連結部１８Ａの裏面において、幅方向中央部に平坦部５４が形成され、幅方向両端部にそれぞれハーフエッチング凹部５３が形成されている。この場合、幅方向両端部に位置するハーフエッチング凹部５３は、長リード連結部１８Ａから長リード部１６Ａの途中までＸ方向にそれぞれ連続して延びている。
図１３（ｂ）に示すように、短リード連結部１８Ｂの表面において、幅方向中央部に平坦部５２が形成され、当該平坦部５２の両側にそれぞれハーフエッチング凹部５１が形成され、幅方向両端部にそれぞれ平坦部５２が形成されている。なお、短リード連結部１８Ｂの裏面には、ハーフエッチングが施されることなく、その全域にわたって平坦部５４が形成されている。
この場合、ハーフエッチング凹部５１は、各コネクティングバー１７の表面側に２本平行に形成される。この２本のハーフエッチング凹部５１は、それぞれコネクティングバー１７の長手方向に沿って、コネクティングバー１７の全域にわたって直線状に延びている。
この場合、コネクティングバー１７には、その表面に２本のハーフエッチング凹部５１が形成されているので、コネクティングバー１７の金属の量を減らし、ソーイング加工時のストレスをより減少させて切断性を向上させることができる。このほか、図１乃至図８に示す実施の形態と略同様の効果を得ることができる。
１０、１０Ａ〜１０Ｅ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１６Ａ 長リード部
１６Ｂ 短リード部
１６ａ 内部端子部
１６ｂ 連結部
１６ｃ 外部端子部
１７ コネクティングバー
１８Ａ 長リード連結部
１８Ｂ 短リード連結部
１９ 補強部
２０ 半導体装置
２１ 半導体素子
２１ａ 端子部
２２ ボンディングワイヤ（接続部）
２４ 封止樹脂部
２６ 固着材
４３ 吊りリード
４４ 連結リード
５１ ハーフエッチング凹部
５２ 平坦部
５３ ハーフエッチング凹部
５４ 平坦部

Claims (9)

  1. 半導体装置用のリードフレームにおいて、
    それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
    隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
    前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
    前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
    前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有することを特徴とするリードフレーム。
  2. 前記長リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
    前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  3. 前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  4. 前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  5. 前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  6. 前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
    前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
    前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  7. 前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
    前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
    前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とする請求項１記載のリードフレーム。
  8. リードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
    前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を形成する工程と、
    前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、
    隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
    前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
    前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有することを特徴とするリードフレームの製造方法。
  9. 半導体装置の製造方法において、
    請求項８記載のリードフレームの製造方法によりリードフレームを製造する工程と、
    前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、
    前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂により封止する工程と、
    前記コネクティングバーに沿って、前記封止樹脂および前記リードフレームを前記リードフレーム要素毎に切断する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2013206649A 2013-10-01 2013-10-01 リードフレームおよびその製造方法、ならびに半導体装置の製造方法 Active JP6319644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013206649A JP6319644B2 (ja) 2013-10-01 2013-10-01 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206649A JP6319644B2 (ja) 2013-10-01 2013-10-01 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015072946A true JP2015072946A (ja) 2015-04-16
JP6319644B2 JP6319644B2 (ja) 2018-05-09

Family

ID=53015146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206649A Active JP6319644B2 (ja) 2013-10-01 2013-10-01 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6319644B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122811A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP2017069236A (ja) * 2015-09-28 2017-04-06 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP6327732B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2018129405A (ja) * 2017-02-08 2018-08-16 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2018133533A (ja) * 2017-02-17 2018-08-23 新光電気工業株式会社 リードフレーム及びその製造方法
JP2018133532A (ja) * 2017-02-17 2018-08-23 新光電気工業株式会社 リードフレーム及びその製造方法
JP2019041062A (ja) * 2017-08-28 2019-03-14 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP2020053420A (ja) * 2018-09-21 2020-04-02 新光電気工業株式会社 リードフレーム及びリードフレームの製造方法
KR102586967B1 (ko) * 2022-04-05 2023-10-11 해성디에스 주식회사 리드 프레임

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077279A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2005158771A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
US7186588B1 (en) * 2004-06-18 2007-03-06 National Semiconductor Corporation Method of fabricating a micro-array integrated circuit package
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077279A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
JP2005158771A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7186588B1 (en) * 2004-06-18 2007-03-06 National Semiconductor Corporation Method of fabricating a micro-array integrated circuit package
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012114354A (ja) * 2010-11-26 2012-06-14 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122811A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP2017069236A (ja) * 2015-09-28 2017-04-06 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
CN108417553B (zh) * 2017-02-08 2022-04-26 大口电材株式会社 引线框及其制造方法
JP2018129405A (ja) * 2017-02-08 2018-08-16 大口マテリアル株式会社 リードフレーム及びその製造方法
CN108417553A (zh) * 2017-02-08 2018-08-17 大口电材株式会社 引线框及其制造方法
JP2018133532A (ja) * 2017-02-17 2018-08-23 新光電気工業株式会社 リードフレーム及びその製造方法
JP2018133533A (ja) * 2017-02-17 2018-08-23 新光電気工業株式会社 リードフレーム及びその製造方法
TWI733981B (zh) * 2017-02-17 2021-07-21 日商新光電氣工業股份有限公司 導線架
JP2019009239A (ja) * 2017-06-22 2019-01-17 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6327732B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2019041062A (ja) * 2017-08-28 2019-03-14 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP2020053420A (ja) * 2018-09-21 2020-04-02 新光電気工業株式会社 リードフレーム及びリードフレームの製造方法
US10985094B2 (en) 2018-09-21 2021-04-20 Shinko Electric Industries Co., Ltd. Lead frame and method of manufacturing lead frame
JP7193284B2 (ja) 2018-09-21 2022-12-20 新光電気工業株式会社 リードフレーム及びリードフレームの製造方法
KR102586967B1 (ko) * 2022-04-05 2023-10-11 해성디에스 주식회사 리드 프레임

Also Published As

Publication number Publication date
JP6319644B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP7044142B2 (ja) リードフレームおよびその製造方法
JP5899614B2 (ja) リードフレームおよびリードフレームの製造方法
JP6205816B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP2015095597A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6379448B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6071034B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
JP6350683B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6436202B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018191012A (ja) リードフレームおよびリードフレームの製造方法
JP2019047036A (ja) リードフレームおよび半導体装置の製造方法
JP2019004081A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6319644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150